WO2009122521A1 - データ転送装置、情報処理装置および制御方法 - Google Patents

データ転送装置、情報処理装置および制御方法 Download PDF

Info

Publication number
WO2009122521A1
WO2009122521A1 PCT/JP2008/056393 JP2008056393W WO2009122521A1 WO 2009122521 A1 WO2009122521 A1 WO 2009122521A1 JP 2008056393 W JP2008056393 W JP 2008056393W WO 2009122521 A1 WO2009122521 A1 WO 2009122521A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
route table
route
data transfer
port
Prior art date
Application number
PCT/JP2008/056393
Other languages
English (en)
French (fr)
Inventor
貴行 木下
義和 岩見
秀和 小佐野
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2008/056393 priority Critical patent/WO2009122521A1/ja
Publication of WO2009122521A1 publication Critical patent/WO2009122521A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric

Definitions

  • the present invention relates to a data transfer apparatus, an information processing apparatus, and a control method, and more particularly to a data transfer apparatus, an information processing apparatus, and a control method that can dynamically change a data transmission / reception path according to a change in load during operation. .
  • a CPU Central Processing Unit
  • an input / output control apparatus In recent years, in information processing apparatuses such as server apparatuses, a CPU (Central Processing Unit) and an input / output control apparatus are often connected via a high-speed switch.
  • a CPU and an input / output control device are connected by a bus
  • the bus is occupied.
  • the CPU and the input / output control device could not exchange information.
  • a combination of a plurality of CPUs and input / output devices can exchange information in parallel, and the throughput of the system is greatly improved.
  • a technology for improving availability in a system having a crossbar switch such as a data transfer device is also known. Specifically, a plurality of nodes constituting an information processing apparatus are interconnected via a crossbar switch, and when a failure occurs in the connection between certain nodes, the routing table of the crossbar switch is dynamically rewritten. Thus, it is a technology that makes it possible to exchange information on a route that bypasses another node.
  • the above prior art is for solving a problem at the time of failure, and cannot solve the problem at the time of normal operation.
  • a load on a path between specific nodes may increase during operation, which may cause a decrease in throughput.
  • the present invention has been made to solve the above-described problems caused by the prior art, and is a data transfer apparatus and information processing apparatus capable of dynamically changing a data transmission / reception path according to a change in load during operation. And providing a control method.
  • an information processing device disclosed in the present application is, in one aspect, a system control device that controls a system, a processing device that transmits and receives data, and data transmission and reception.
  • the third data transfer apparatus having the first and second data transfer apparatuses to be performed, the processing apparatus, and a third data transfer apparatus connected to the first and second data transfer apparatuses, the third data transfer apparatus
  • the first port to which the processing device for transmitting and receiving data is connected, the second port to which the first data transfer device is connected, and the third port to which the second data transfer device is connected A port, a first load measuring unit that measures a first load state representing a data passing amount per unit time in the second port, and data per unit time in the third port.
  • a second load measuring unit that measures a second load state representing the passage amount of the first, a first route table that defines a destination of data received by the first to third ports, and the first to third A second route table that defines a destination of data received by the third port, one of the first route table and the second route table is set as the active system, and the other is set as the standby system.
  • the route table switching unit the first to third ports received from the first route table and the second route table based on the route table set as the active system by the route table switching unit.
  • a switch unit that transfers data to any of the first to third ports, and the system control device switches the route table based on the first load status and the second load status. Present To instruct the switching of the system and the standby system.
  • a component, expression, or any combination of components of the information processing apparatus disclosed in the present application is applied to a method, apparatus, system, computer program, recording medium, data structure, and the like. It is effective for.
  • the data transmission / reception path can be dynamically changed according to a change in load during operation.
  • FIG. 1 is a diagram illustrating the configuration of the information processing apparatus according to the present embodiment.
  • FIG. 2 is a diagram illustrating the load status of each port before and after the path switching.
  • FIG. 3 is a diagram showing the configuration of XB.
  • FIG. 4 is a diagram illustrating an example of the route table.
  • FIG. 5 is a flowchart showing the processing procedure of the load status confirmation processing.
  • FIG. 6 is a flowchart illustrating a processing procedure of the route switching processing.
  • FIG. 1 is a diagram illustrating the configuration of the information processing apparatus according to the present embodiment.
  • the information processing apparatus according to this embodiment includes CPU boards 10a to 10d, I / O boards 20a to 20d, crossbar switches (hereinafter referred to as “XB”) 30a to 30d, and service processors. Board 40.
  • the CPU board 10 when it is not necessary to specify any of the CPU boards 10a to 10d, they are expressed as the CPU board 10.
  • the I / O boards 20a to 20d when it is not necessary to specify any of the I / O boards 20a to 20d, the I / O boards 20a to 20d are represented as I / O boards 20, and when it is not necessary to specify any of the XBs 30a to 30d, they are expressed as XB30. I will write it.
  • XBs 30a to 30d may be expressed as XB # 0, XB # 1, XB # 2, and XB # 3, respectively.
  • the CPU board 10 is a processing device that is equipped with a CPU and a memory and executes various arithmetic processes.
  • the I / O board 20 is an input / output device that executes various input / output processes, and includes, for example, types such as a magnetic disk control module and a network interface module.
  • the XB 30 is a high-speed data transfer device that connects the CPU board 10 and the I / O board 20.
  • the XB 30 has ports 300 to 303, and is connected to the CPU board 10, the I / O board 20, or another XB 30 via these ports. In the present application, the ports 300 to 303 may be referred to as P # 0, P # 1, P # 2, and P # 3, respectively.
  • the information processing apparatus is configured such that the CPU board 10 and the I / O board 20 can be increased or decreased in order to realize high scalability. That is, in the example shown in FIG. 1, four CPU boards 10 and four I / O boards 20 are mounted. However, if more processing performance is required, the CPU board 10 can be added and data can be added. If more processing performance or data input / output bandwidth is required, the I / O board 20 can be expanded. Further, when the performance becomes excessive, the CPU board 10 and the I / O board 20 can be removed.
  • the XB 30 has a multistage configuration.
  • the information processing apparatus according to the present embodiment does not connect the CPU board 10 and the I / O board 20 with one XB 30, but interconnects a plurality of XBs 30, and the CPU board 10 and the I / O board there. 20 is connected.
  • a large-scale information processing apparatus capable of connecting a large number of CPU boards 10 and I / O boards 20 from a small-scale information processing apparatus capable of connecting a small number of CPU boards 10 and I / O boards 20.
  • information processing apparatuses of various scales can be easily realized.
  • the service processor board 40 is a system control device that executes various types of control necessary for properly operating the information processing apparatus.
  • the service processor board 40 is connected to the CPU boards 10a to 10d, the I / O boards 20a to 20d, and the XBs 30a to 30d via control lines (lines indicated by dotted lines in FIG. 1), and via these control lines. Exchange information for control.
  • the service processor board 40 includes a load monitoring unit 41 and a path change control unit 42.
  • the load monitoring unit 41 is a processing unit that monitors the load status of each port included in the XB 30.
  • the route change control unit 42 is a processing unit that executes a route change so that the load of the port becomes equal to or less than the threshold when the load monitoring unit 41 determines that the load on the port is equal to or greater than the predetermined threshold. .
  • the XB 30 has two routing tables, an active system and a standby system. Then, the XB 30 transfers a signal received at a certain port to another port according to the working path table. For example, in the active route table of the XB 30c, a setting is made to transfer the signal from the CPU board 10d input at the port 301 to the port 303. If the setting is made to transfer the signal from the CPU board 10d to the port 301, the signal from the CPU board 10d is transferred to the I / O boat 20d through the path 1 shown in FIG.
  • a setting is made to transfer the signal from CPU board 10c input at port 300 to port 303, and input at port 303 in the active route table of XB 30d.
  • the signal from the CPU board 10c is set to be transferred to the port 302, and the signal from the CPU board 10c input at the port 302 is transferred to the port 301 in the active route table of the XB 30b.
  • the signal from the CPU board 10c is transferred to the I / O boat 20b through the path 2 shown in FIG.
  • the path change control unit 42 Finds an alternative route.
  • the route change control unit 42 relates so that the signal from the CPU board 10c is transferred to the I / O boat 20b by the route 3. Rewrite the standby route table of XB30.
  • the path change control unit 42 notifies the related XB 30 and the CPU board 10 and the I / O board 20 connected to these XBs 30 to stop issuing requests. Then, after receiving the response to the notification, the path change control unit 42 instructs the related XB 30 to switch the path table between the active system and the standby system, and the related XB 30 and the CPU board connected to those XB 30 10 and the I / O board 20 are notified of permission to issue a request.
  • FIG. 2 is a diagram showing the load status of each port before and after the path switching (the load portion that changes before and after the path switching in the path of the CPU board 10 ⁇ I / O board path).
  • the load factor of the port 303 (P # 3) of the XB 30c (XB # 3) is saturated with 100%, by executing the path switching, 303 (P Information that could not be transmitted due to the portion of # 3) can be transmitted, and the throughput of the entire system is improved.
  • the throughput of the route from the CPU board (10c) to the I / O board (10b) and the route from the CPU board (10d) to the I / O board (10d) is improved by 10%, respectively.
  • the active route table and the standby route table are switched while the request issuance is stopped.
  • the path can be switched in a short time without causing a failure in the exchange of information between the board 10 and the I / O board 20.
  • FIG. 3 is a diagram illustrating the configuration of the XB 30c.
  • the XB 30 c includes ports 300 to 303, load measuring units 310 to 313, a switch unit 320, route tables 331 and 332, a route table switching unit 340, and a management port 350.
  • Ports 300 to 303 are ports for connecting the XB 30c to the CPU board 10 or another XB 30.
  • the I / O board 20 can be connected to the ports 300 to 303.
  • the load measuring units 310 to 313 measure the load status of the ports 300 to 303, respectively. As the load status, for example, the passing amount of valid data per unit time is measured as a load factor.
  • the switch unit 320 transfers the signal received at any of the ports 300 to 303 to any of the ports 300 to 303.
  • the route tables 331 and 332 are tables that define how the switch unit 320 should transfer signals. One of the routing tables 331 and 332 is the active system and the other is the standby system, and the switch unit 320 transfers signals according to the definition of the active one of the routing tables 331 and 332.
  • the route table switching unit 340 switches which of the route tables 331 and 332 is the active system and which is the standby system.
  • FIG. 3 An example of the route tables 331 and 332 is shown in FIG. This example shows the contents of the route tables 331 and 332 before and after the route 2 shown in FIG. In this example, only the definition relating to the transfer of the signal input from the CPU board 10c or 10d is shown to simplify the description.
  • a definition for realizing the route 2 was set in the route table 331 and the route table 331 was an active system, but after the route is switched, the route 3 is realized in the route table 332. For this reason, the definition for the path table 332 is set to be the active system.
  • the management port 350 is a port connected to the service processor board 40.
  • the service processor board 40 acquires the load status of the ports 300 to 303 from the load measuring units 310 to 313 via the management port 350. Further, the service processor board 40 instructs rewriting of the settings of the route tables 331 and 332 via the management port 350 and instructs the route table switching unit 340 to switch between the active system and the standby system.
  • FIG. 5 is a flowchart showing the processing procedure of the load status confirmation processing.
  • the load status confirmation process is repeatedly executed during operation of the information processing apparatus shown in FIG.
  • the load monitoring unit obtains the result of the load measuring units 310 to 313 of each XB 30 measuring the load factor of the corresponding port (step S101). If there is no section where the load factor is equal to or greater than the threshold in the section connecting the XB 30 (No in step S102), the process is restarted from step S101.
  • the path change control unit 42 extracts all the used paths that pass through the section (step S103). Then, the route change control unit 42 sorts the extracted routes in descending order of load factor (step S104).
  • the load factor of the route is, for example, the larger value of the load factors of the ports (ports to which the CPU board 10 and the I / O board 20 are connected) at both ends of the route.
  • the route change control unit 42 selects a route having the largest load factor from the extracted routes (step S105). Subsequently, the route change control unit 42 extracts an alternative route for the selected route (step S106).
  • An alternative route is a route that does not pass through a section with a load factor equal to or greater than a threshold among routes that can connect ports at both ends of a selected route.
  • the service processor board 40 stores information indicating how the CPU board 10, the I / O board 20, and the XB 30 are connected, and the path change control unit 42 refers to the information. Extract alternative routes.
  • the route change control unit 42 selects the route with the maximum margin rate from the extracted alternative routes (Step S108).
  • the margin factor of the route can be calculated, for example, by subtracting the maximum load factor from 100 among the load factors of the ports connecting the XBs 30 on the route.
  • the margin ratio of the path 3 shown in FIG. 1 is 30% for all of the load ratios of the port 302 of the XB 30c, the ports 302 and 303 of the XB 30a, and the port 303 of the XB 30b. Then, it becomes 70%.
  • the route change control unit 42 determines whether the route can be switched by comparing the load factor and the margin rate. This determination is intended to prevent a new route set by switching from becoming a bottleneck again. For example, it is determined that switching is possible if the margin rate is larger than the load factor.
  • Step S109 a path switching process described later is executed (Step S112), and then the process is resumed from Step S101.
  • the route change control unit 42 selects the route with the next highest load factor from the routes extracted at Step S103 (Step S110). ).
  • the route change control unit 42 re-executes the processing procedure after Step S106.
  • the process is resumed from Step S101.
  • step S106 If there is no alternative route in step S106 (No in step S107), the route change control unit 42 selects the route having the next highest load factor from the routes extracted in step S103 (step S110). . When there is a corresponding route (Yes at Step S111), the route change control unit 42 re-executes the processing procedure after Step S106. When there is no corresponding route, that is, when no alternative route that can be switched to any route is found (No at Step S111), the process is resumed from Step S101.
  • FIG. 6 is a flowchart showing a processing procedure of the path switching process shown in FIG.
  • the route change control unit 42 sets a new route in the standby route table of the route change target XB 30 (step S201), and the route change target XB 30 and the CPU board connected thereto. 10 and the I / O board 20 are notified of the request issuance stop (step S202). As a result, the exchange of information via the route change target XB 30 is stopped.
  • the route change control unit 42 waits for a completion response (step S203), and after receiving all completion responses, instructs the route change target XB 30 to switch between the active system, the standby system, and the route table. (Step S204). Then, the route change control unit 42 notifies the route change target XB 30 and the CPU board 10 and the I / O board 20 connected thereto with permission to issue a request (step S205).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Hardware Redundancy (AREA)

Abstract

　運用中の負荷の変動に応じてデータ送受信経路を動的に変更することを可能にするため、負荷監視部は、ＸＢ（クロスバスイッチ）の各ポートの負荷状況を監視する。そして、経路変更制御部は、負荷状況が閾値よりも高い経路があった場合に、代替の経路を探索し、代替の経路への経路切り替えを実行するためにＸＢが有する経路テーブルを更新する。経路テーブルの更新に先立ってＸＢを介するデータのやりとりが禁止され、経路テーブルの更新完了後にＸＢを介するデータのやりとりが許可される。

Description

データ転送装置、情報処理装置および制御方法
　この発明は、データ転送装置、情報処理装置および制御方法に関し、特に、運用中の負荷の変動に応じてデータ送受信経路を動的に変更することができるデータ転送装置、情報処理装置および制御方法に関する。
　近年、サーバ装置等の情報処理装置においては、ＣＰＵ（Central　Processing　Unit）と入出力制御装置が、高速なスイッチを介して接続されることが多くなっている。ＣＰＵと入出力制御装置の間をバスで接続する従来のシステムでは、１つのＣＰＵと１つの入出力制御装置が情報のやりとりを開始するとバスが占有されてしまい、そのやりとりが完了するまで、他のＣＰＵと入出力制御装置は情報をやりとりすることができなかった。スイッチを用いたシステムでは、複数のＣＰＵと入出力装置の組合せが並行して情報をやりとりすることが可能になっており、システムのスループットが大幅に向上されている。
　データ転送装置等のクロスバスイッチを有するシステムにおいて、可用性を向上させるための技術も知られている。具体的には、情報処理装置を構成する複数のノード間を、クロスバスイッチを介して相互接続し、あるノード間の接続に障害が発生した場合に、クロスバスイッチがもつルーティングテーブルを動的に書き換えることにより、他のノードを迂回する経路で情報のやりとりをおこなうことを可能にする技術である。
特開２０００－２５３０６０号公報
　しかしながら、上記の従来技術は、障害発生時の問題を解決するためのものであり、通常の運用時の問題を解決することはできなかった。例えば、複数のノードを相互接続して構成された情報処理装置の場合、運用中に特定のノード間の経路の負荷が増大し、それがネックとなってスループットが低下してしまうことがある。このような場合、他の経路を利用して負荷を分散させることが考えられるが、上記の従来技術ではそのような機能を実現することはできなかった。
　この発明は、上述した従来技術による問題点を解消するためになされたものであり、運用中の負荷の変動に応じてデータ送受信経路を動的に変更することができるデータ転送装置、情報処理装置および制御方法を提供することを目的とする。
　上述した課題を解決し、目的を達成するため、本願の開示する情報処理装置は、一つの態様において、システムの制御を行うシステム制御装置と、データの送受信を行う処理装置と、データの送受信を行う第１及び第２のデータ転送装置と、前記処理装置並びに前記第１及び第２のデータ転送装置に接続された第３のデータ転送装置を有する情報処理装置において、前記第３のデータ転送装置は、データの送受信を行う処理装置が接続される第１のポートと、前記第１のデータ転送装置が接続される第２のポートと、前記第２のデータ転送装置が接続される第３のポートと、前記第２のポートにおける単位時間当たりのデータの通過量を表す第１の負荷状況を測定する第１の負荷測定部と、前記第３のポートにおける単位時間当たりのデータの通過量を表す第２の負荷状況を測定する第２の負荷測定部と、前記第１乃至第３のポートが受信したデータの送信先を定義する第１の経路テーブルと、前記第１乃至第３のポートが受信したデータの送信先を定義する第２の経路テーブルと、前記第１の経路テーブルと前記第２の経路テーブルの一方を現用系と設定し、他方を待機系と設定する経路テーブル切替部と、前記第１の経路テーブルと前記第２の経路テーブルのうち、前記経路テーブル切替部によって現用系と設定された経路テーブルに基づいて前記第１乃至第３のポートが受信したデータを前記第１乃至第３のポートのいずれかに転送するスイッチ部とを有し、前記システム制御装置は、前記第１の負荷状況及び前記第２の負荷情況に基づいて、前記経路テーブル切替部に現用系と待機系の切り替えを指示する。
　なお、本願の開示する情報処理装置の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも上述した課題を解決するために有効である。
　本願の開示するデータ転送装置、情報処理装置および制御方法の一つの態様によれば、運用中の負荷の変動に応じてデータ送受信経路を動的に変更することができるという効果を奏する。
図１は、本実施例に係る情報処理装置の構成を示す図である。 図２は、経路の切替前後の各ポートの負荷状況を示す図である。 図３は、ＸＢの構成を示す図である。 図４は、経路テーブルの一例を示す図である。 図５は、負荷状況確認処理の処理手順を示すフローチャートである。 図６は、経路切替処理の処理手順を示すフローチャートである。
符号の説明
　　１～３　経路
　１０ａ～１０ｄ　ＣＰＵボード
　２０ａ～２０ｄ　Ｉ／Ｏボード
　３０ａ～３０ｄ　ＸＢ（クロスバスイッチ）
３００～３０３　ポート
３１０～３１３　負荷測定部
３２０　スイッチ部
３３１、３３２　経路テーブル
３４０　経路テーブル切替部
３５０　管理ポート
　４０　サービスプロセッサボード
　４１　負荷監視部
　４２　経路変更制御部
　以下に、本願の開示するデータ転送装置、情報処理装置および制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
　まず、本実施例に係る情報処理装置の概要について説明する。図１は、本実施例に係る情報処理装置の構成を示す図である。図１に示すように、本実施例に係る情報処理装置は、ＣＰＵボード１０ａ～１０ｄと、Ｉ／Ｏボード２０ａ～２０ｄと、クロスバスイッチ（以下、「ＸＢ」という）３０ａ～３０ｄと、サービスプロセッサボード４０とを有する。
　なお、本願では、ＣＰＵボード１０ａ～１０ｄについて、いずれかを特定する必要がない場合はＣＰＵボード１０と表記することとする。同様に、Ｉ／Ｏボード２０ａ～２０ｄについても、いずれかを特定する必要がない場合はＩ／Ｏボード２０と表記し、ＸＢ３０ａ～３０ｄについても、いずれかを特定する必要がない場合はＸＢ３０と表記することとする。また、ＸＢ３０ａ～３０ｄを、それぞれ、ＸＢ＃０、ＸＢ＃１、ＸＢ＃２、ＸＢ＃３と表記することもある。
　ＣＰＵボード１０は、ＣＰＵやメモリが搭載され、各種演算処理を実行する処理装置である。Ｉ／Ｏボード２０は、各種入出力処理を実行する入出力装置であり、例えば、磁気ディスク制御モジュールや、ネットワークインターフェースモジュール等の種類がある。ＸＢ３０は、ＣＰＵボード１０とＩ／Ｏボード２０を接続させる高速なデータ転送装置である。ＸＢ３０は、それぞれ、ポート３００～３０３を有し、これらのポートを介して、ＣＰＵボード１０、Ｉ／Ｏボード２０、もしくは、他のＸＢ３０と接続される。なお、本願では、ポート３００～３０３を、それぞれ、Ｐ＃０、Ｐ＃１、Ｐ＃２、Ｐ＃３と表記することもある。
　本実施例に係る情報処理装置は、高いスケーラビリティを実現するため、ＣＰＵボード１０とＩ／Ｏボード２０を増減設できるように構成されている。すなわち、図１に示した例では、ＣＰＵボード１０とＩ／Ｏボード２０がそれぞれ４枚搭載されているが、演算処理性能がさらに必要になれば、ＣＰＵボード１０を増設することができ、データ処理性能やデータ入出力用の帯域がさらに必要になれば、Ｉ／Ｏボード２０を増設することができる。また、性能が過剰となった場合には、ＣＰＵボード１０やＩ／Ｏボード２０を減設することもできる。
　また、本実施例に係る情報処理装置は、ＸＢ３０が多段構成となっている。すなわち、本実施例に係る情報処理装置は、１つのＸＢ３０でＣＰＵボード１０とＩ／Ｏボード２０を接続するのではなく、複数のＸＢ３０を相互接続し、そこにＣＰＵボード１０やＩ／Ｏボード２０を接続する構成となっている。このような構成により、少数のＣＰＵボード１０とＩ／Ｏボード２０を接続可能な小規模な情報処理装置から、多数のＣＰＵボード１０とＩ／Ｏボード２０を接続可能な大規模な情報処理装置まで、様々な規模の情報処理装置を容易に実現することができる。
　サービスプロセッサボード４０は、情報処理装置を適正に稼動させるために必要な各種制御を実行するシステム制御装置である。サービスプロセッサボード４０は、ＣＰＵボード１０ａ～１０ｄ、Ｉ／Ｏボード２０ａ～２０ｄ、および、ＸＢ３０ａ～３０ｄと制御用回線（図１において点線で示された回線）で接続され、この制御用回線を介して制御用の情報のやりとりをおこなう。
　サービスプロセッサボード４０は、負荷監視部４１と、経路変更制御部４２とを有する。負荷監視部４１は、ＸＢ３０が有する各ポートの負荷状況を監視する処理部である。経路変更制御部４２は、負荷監視部４１によってあるポートの負荷が所定の閾値以上であると判定された場合に、そのポートの負荷が閾値以下となるように経路変更を実行する処理部である。
　ここで、経路変更制御部４２による経路変更処理についてより詳細に説明する。ＸＢ３０は、現用系と待機系の２つの経路テーブルを有する。そして、ＸＢ３０は、現用系の経路テーブルに従って、あるポートにおいて受信された信号を他のポートへ転送する。例えば、ＸＢ３０ｃの現用系の経路テーブルにおいて、ポート３０１にて入力されたＣＰＵボード１０ｄからの信号はポート３０３へ転送する旨の設定がなされ、ＸＢ３０ｄの現用系の経路テーブルにおいて、ポート３０３にて入力されたＣＰＵボード１０ｄからの信号はポート３０１へ転送する旨の設定がなされていた場合、ＣＰＵボード１０ｄからの信号は、図１に示した経路１によってＩ／Ｏボート２０ｄへ転送される。
　また、ＸＢ３０ｃの現用系の経路テーブルにおいて、ポート３００にて入力されたＣＰＵボード１０ｃからの信号はポート３０３へ転送する旨の設定がなされ、ＸＢ３０ｄの現用系の経路テーブルにおいて、ポート３０３にて入力されたＣＰＵボード１０ｃからの信号はポート３０２へ転送する旨の設定がなされ、ＸＢ３０ｂの現用系の経路テーブルにおいて、ポート３０２にて入力されたＣＰＵボード１０ｃからの信号はポート３０１へ転送する旨の設定がなされていた場合、ＣＰＵボード１０ｃからの信号は、図１に示した経路２によってＩ／Ｏボート２０ｂへ転送される。
　このとき、経路１と経路２の共有部分であるＸＢ３０ｃとＸＢ３０ｄの接続部分の負荷が高くなり、帯域が不足する状態となったことが負荷監視部４１の監視によって判明すると、経路変更制御部４２は、代替経路を探し出す。そして、経路２の代替経路として図１に示した経路３がみつかると、経路変更制御部４２は、ＣＰＵボード１０ｃからの信号が経路３によってＩ／Ｏボート２０ｂへ転送されるように、関連するＸＢ３０の待機系の経路テーブルを書き換える。
　続いて、経路変更制御部４２は、関連するＸＢ３０と、それらのＸＢ３０に接続されたＣＰＵボード１０およびＩ／Ｏボード２０へリクエストの発行停止を通知する。そして、通知に対する応答を受信した後、経路変更制御部４２は、関連するＸＢ３０に現用系と待機系の経路テーブルを切り替えるように指示し、関連するＸＢ３０と、それらのＸＢ３０に接続されたＣＰＵボード１０およびＩ／Ｏボード２０へリクエストの発行許可を通知する。
　このように、各ポートの負荷状況を監視し、負荷の高くなっている経路を別経路へ切り替えることにより、本実施例に係る情報処理装置は、システム全体のスループットを向上させることができる。図２は、経路の切替前後の各ポートの負荷状況（ＣＰＵボード１０→Ｉ／Ｏボードの経路の負荷において、経路の切替前後で変化する負荷の部分）を示す図である。図２に示すように、ＸＢ３０ｃ（ＸＢ＃３）のポート３０３（Ｐ＃３）の負荷率が１００％と飽和状態となっているときに、経路切替を実行することにより、それまで３０３（Ｐ＃３）の部分がネックとなって送信できなかった情報が送信可能になり、システム全体のスループットが向上する。ここでは、ＣＰＵボード（１０ｃ）→Ｉ／Ｏボード（１０ｂ）の経路とＣＰＵボード（１０ｄ）→Ｉ／Ｏボード（１０ｄ）の経路のスループットが、それぞれ１０％向上する。
　また、上記の制御方法では、待機系の経路テーブルに新経路を設定した後、リクエストの発行を停止させている間に現用系の経路テーブルと待機系の経路テーブルを切り替えることとしたので、ＣＰＵボード１０とＩ／Ｏボード２０の間の情報のやりとりに障害を発生させることなく、短時間で経路の切替を実現することができる。
　次に、図１に示したＸＢ３０ｃの構成についてより詳細に説明する。なお、ＸＢ３０ｃ以外のＸＢ３０の構成も、ＸＢ３０ｃと同様である。図３は、ＸＢ３０ｃの構成を示す図である。図３に示すように、ＸＢ３０ｃは、ポート３００～３０３と、負荷測定部３１０～３１３と、スイッチ部３２０と、経路テーブル３３１および３３２と、経路テーブル切替部３４０と、管理ポート３５０とを有する。
　ポート３００～３０３は、ＸＢ３０ｃをＣＰＵボード１０もしくは他のＸＢ３０と接続させるためのポートである。なお、ポート３００～３０３にＩ／Ｏボード２０を接続することもできる。負荷測定部３１０～３１３は、それぞれ、ポート３００～３０３の負荷状況を測定する。負荷状況としては、例えば、有効データの単位時間当たりの通過量を負荷率として測定する。
　スイッチ部３２０は、ポート３００～３０３のいずれかにおいて受信された信号を、ポート３００～３０３のいずれかへ転送する。経路テーブル３３１および３３２は、スイッチ部３２０がどのように信号を転送すべきかが定義されたテーブルである。経路テーブル３３１および３３２は、一方が現用系、他方が待機系となり、スイッチ部３２０は、経路テーブル３３１および３３２のうち、現用系となっている方の定義に従って信号の転送をおこなう。経路テーブル切替部３４０は、経路テーブル３３１および３３２のうち、どちらが現用系となり、どちらが待機系となるかを切り替える。
　経路テーブル３３１および３３２の一例を図４に示す。この例は、図１に示した経路２が経路３へ切り替えられる前後の経路テーブル３３１および３３２の内容を示している。なお、この例では、説明を簡略化するため、ＣＰＵボード１０ｃもしくは１０ｄから入力された信号の転送に関する定義のみを示している。この例では、当初は、経路テーブル３３１に経路２を実現するための定義が設定され、経路テーブル３３１が現用系となっていたが、経路の切替後は、経路テーブル３３２に経路３を実現するための定義が設定され、経路テーブル３３２が現用系となったことを示している。
　管理ポート３５０は、サービスプロセッサボード４０と接続されるポートである。サービスプロセッサボード４０は、管理ポート３５０を介して、負荷測定部３１０～３１３からポート３００～３０３の負荷状況を取得する。また、サービスプロセッサボード４０は、管理ポート３５０を介して、経路テーブル３３１および３３２の設定の書き換えを指示し、経路テーブル切替部３４０に現用系と待機系の切り替えを指示する。
　次に、図１に示した情報処理装置の動作について説明する。図５は、負荷状況確認処理の処理手順を示すフローチャートである。負荷状況確認処理は、図１に示した情報処理装置の稼働中に繰り返して実行される。
　図１に示すように、負荷監視部は、各ＸＢ３０の負荷測定部３１０～３１３が、対応するポートの負荷率を測定した結果を取得する（ステップＳ１０１）。そして、ＸＢ３０を接続する区間の中に負荷率が閾値以上の区間がなければ（ステップＳ１０２否定）、ステップＳ１０１から処理が再開される。
　一方、ＸＢ３０を接続する区間の中に負荷率が閾値以上の区間があれば（ステップＳ１０２肯定）、経路変更制御部４２が、該当区間を通る使用中の経路を全て抽出する（ステップＳ１０３）。そして、経路変更制御部４２は、抽出した経路を負荷率の大きい順にソートする（ステップＳ１０４）。経路の負荷率とは、例えば、経路の両端のポート（ＣＰＵボード１０やＩ／Ｏボード２０が接続されたポート）の負荷率のうち大きい方の値である。
　そして、経路変更制御部４２は、抽出した経路から負荷率が最も大きい経路を選択する（ステップＳ１０５）。続いて、経路変更制御部４２は、選択した経路の代替経路を抽出する（ステップＳ１０６）。代替経路とは、選択した経路の両端のポートを接続可能な経路のうち、負荷率が閾値以上の区間を通らない経路である。サービスプロセッサボード４０には、ＣＰＵボード１０、Ｉ／Ｏボード２０、および、ＸＢ３０がどのように接続されているかを示す情報が記憶されており、経路変更制御部４２は、その情報を参照して代替経路を抽出する。
　ここで、代替経路を抽出することができた場合は（ステップＳ１０７肯定）、経路変更制御部４２は、抽出された代替経路の中から余裕率が最大の経路を選択する（ステップＳ１０８）。経路の余裕率は、例えば、経路上でＸＢ３０同士を接続するポートの負荷率のうち最大の負荷率を１００から減じることにより算出することができる。この方式で余裕率を算出する場合、図１に示した経路３の余裕率は、ＸＢ３０ｃのポート３０２と、ＸＢ３０ａのポート３０２および３０３と、ＸＢ３０ｂのポート３０３の負荷率がいずれも３０％であるとすると、７０％となる。
　そして、経路変更制御部４２は、負荷率と余裕率を比較することにより、経路の切り替えが可能であるかを判定する。この判定は、切り替えによって設定された新たな経路が再びボトルネックとなることを防止することを目的としており、例えば、余裕率が負荷率よりも大きければ切り替えが可能であると判定される。そして、経路の切り替えが可能であると判定された場合には（ステップＳ１０９肯定）、後述する経路切替処理が実行され（ステップＳ１１２）、その後、ステップＳ１０１から処理が再開される。
　一方、経路の切り替えが可能でないと判定された場合には（ステップＳ１０９否定）、経路変更制御部４２は、ステップＳ１０３で抽出した経路の中から次に負荷率が大きい経路を選択する（ステップＳ１１０）。そして、該当する経路があった場合には（ステップＳ１１１肯定）、経路変更制御部４２は、ステップＳ１０６以降の処理手順を再実行する。該当する経路がなかった場合、すなわち、どの経路にも切り替え可能な代替経路がみつからなかった場合には（ステップＳ１１１否定）、ステップＳ１０１から処理が再開される。
　また、ステップＳ１０６において代替経路が１つもなかった場合も（ステップＳ１０７否定）、経路変更制御部４２は、ステップＳ１０３で抽出した経路の中から次に負荷率が大きい経路を選択する（ステップＳ１１０）。そして、該当する経路があった場合には（ステップＳ１１１肯定）、経路変更制御部４２は、ステップＳ１０６以降の処理手順を再実行する。該当する経路がなかった場合、すなわち、どの経路にも切り替え可能な代替経路がみつからなかった場合には（ステップＳ１１１否定）、ステップＳ１０１から処理が再開される。
　図６は、図５に示した経路切替処理の処理手順を示すフローチャートである。図６に示すように、経路変更制御部４２は、経路変更対象のＸＢ３０の待機系の経路テーブルに新経路を設定し（ステップＳ２０１）、経路変更対象のＸＢ３０と、そこに接続されたＣＰＵボード１０およびＩ／Ｏボード２０にリクエスト発行停止を通知する（ステップＳ２０２）。これにより、経路変更対象のＸＢ３０を介しての情報のやりとりは停止される。
　そして、経路変更制御部４２は、完了応答を待ち受け（ステップＳ２０３）、全ての完了応答を受信した後に、経路変更対象のＸＢ３０に対して、現用系と待機系と経路テーブルを切り替えるように指示する（ステップＳ２０４）。そして、経路変更制御部４２は、経路変更対象のＸＢ３０と、そこに接続されたＣＰＵボード１０およびＩ／Ｏボード２０にリクエスト発行許可を通知する（ステップＳ２０５）。
　この処理手順では、ステップＳ２０３～Ｓ２０４の間だけ、経路変更対象のＸＢ３０を介しての情報のやりとりができなくなるだけで、経路の切り替えは、ほぼ一瞬で完了する。また、経路変更と関係のないＸＢ３０を介しての情報のやりとりは、経路切替処理の実行中も、通常通り可能である。
　なお、上記の処理手順では負荷率が大きい経路から切替可能な代替経路を探索することとなっているが、負荷率が小さい経路から切替可能な代替経路を探索することとしてもよい。

Claims (9)

  1. 　システムの制御を行うシステム制御装置を有する情報処理装置に搭載されるデータ転送装置において、
    　データの送受信を行う処理装置が接続される第１のポートと、
    　データの送受信を行う第１の他のデータ転送装置が接続される第２のポートと、
    　データの送受信を行う第２の他のデータ転送装置が接続される第３のポートと、
    　前記第２のポートにおける単位時間当たりのデータの通過量を表す第１の負荷状況を測定する第１の負荷測定部と、
    　前記第３のポートにおける単位時間当たりのデータの通過量を表す第２の負荷状況を測定する第２の負荷測定部と、
    　前記第１乃至第３のポートが受信したデータの送信先を定義する第１の経路テーブルと、
    　前記第１乃至第３のポートが受信したデータの送信先を定義する第２の経路テーブルと、
    　前記第１の負荷状況及び前記第２の負荷情況を取得する前記システム制御装置の指示に基づいて、前記第１の経路テーブルと前記第２の経路テーブルの一方を現用系と設定し、他方を待機系と設定する経路テーブル切替部と、
    　前記第１の経路テーブルと前記第２の経路テーブルのうち、前記経路テーブル切替部によって現用系と設定された経路テーブルに基づいて前記第１乃至第３のポートが受信したデータを前記第１乃至第３のポートのいずれかに転送するスイッチ部と
    　を有することを特徴とするデータ転送装置。
  2. 　前記経路テーブル切替部は、前記システム制御装置からデータの送信の停止指示が送信された後に、現用系と待機系の設定を切り替えることを特徴とする請求項１記載のデータ転送装置。
  3. 　前記スイッチ部は、前記システム制御装置からデータの送信の停止指示が送信された後、データの送信の許可が送信さるまでデータの転送を停止することを特徴とする請求項２記載のデータ転送装置。
  4. 　システムの制御を行うシステム制御装置と、データの送受信を行う処理装置と、データの送受信を行う第１及び第２のデータ転送装置と、前記処理装置並びに前記第１及び第２のデータ転送装置に接続された第３のデータ転送装置を有する情報処理装置において、
    　前記第３のデータ転送装置は、
    　データの送受信を行う処理装置が接続される第１のポートと、
    　前記第１のデータ転送装置が接続される第２のポートと、
    　前記第２のデータ転送装置が接続される第３のポートと、
    　前記第２のポートにおける単位時間当たりのデータの通過量を表す第１の負荷状況を測定する第１の負荷測定部と、
    　前記第３のポートにおける単位時間当たりのデータの通過量を表す第２の負荷状況を測定する第２の負荷測定部と、
    　前記第１乃至第３のポートが受信したデータの送信先を定義する第１の経路テーブルと、
    　前記第１乃至第３のポートが受信したデータの送信先を定義する第２の経路テーブルと、
    　前記第１の経路テーブルと前記第２の経路テーブルの一方を現用系と設定し、他方を待機系と設定する経路テーブル切替部と、
    　前記第１の経路テーブルと前記第２の経路テーブルのうち、前記経路テーブル切替部によって現用系と設定された経路テーブルに基づいて前記第１乃至第３のポートが受信したデータを前記第１乃至第３のポートのいずれかに転送するスイッチ部とを有し、
    　前記システム制御装置は、前記第１の負荷状況及び前記第２の負荷情況に基づいて、前記経路テーブル切替部に現用系と待機系の切り替えを指示することを特徴とする情報処理装置。
  5. 　前記システム制御装置は、前記処理装置並びに前記第１及び第２のデータ転送装置とさらに接続され、前記処理装置並びに前記第１乃至第３のデータ転送装置に対して、データの送信の停止を指示した後に、前記経路テーブル切替部に対して、現用系と待機系の切り替えを指示することを特徴とする請求項４記載の情報処理装置。
  6. 　前記システム制御装置は、前記経路テーブル切替部による現用系と待機系の切り替えが完了した後に、前記処理装置並びに前記第１乃至第３のデータ転送装置に対して、データの送信の開始を指示することを特徴とする請求項５記載の情報処理装置。
  7. 　システムの制御を行うシステム制御装置と、データの送受信を行う処理装置と、データの送受信を行う第１及び第２のデータ転送装置と、前記処理装置が接続される第１のポートと前記第１のデータ転送装置が接続される第２のポートと前記第２のデータ転送装置が接続される第３のポートを備える第３のデータ転送装置とを有する情報処理装置が実行する制御方法において、
    　第１の負荷測定部が、前記第２のポートにおける単位時間当たりのデータの通過量を表す第１の負荷状況を測定するステップと、
    　第２の負荷測定部が、前記第３のポートにおける単位時間当たりのデータの通過量を表す第２の負荷状況を測定するステップと、
    　前記システム制御装置が、前記第１の負荷状況及び前記第２の負荷情況に基づいて、それぞれが前記第１乃至第３のポートにおいて受信されたデータの送信先を定義する第１及び第２の経路テーブルのうち、待機系と設定されている前記第２の経路テーブルを書き換えさせるステップと、
    　前記システム制御装置が、前記第１及び第２の経路テーブルのうち、いずれが現用系となるかを切り替える経路テーブル切替部に対して、前記第２の経路テーブルを現用系とするように指示するステップと
    　を有することを特徴とする制御方法。
  8. 　前記制御方法は、前記第２の経路テーブルを現用系とするように指示するステップの前に、前記システム制御装置が、前記処理装置並びに前記第１乃至第３のデータ転送装置に対して、データの送信の停止を指示するステップをさらに有することを特徴とする請求項７記載の制御方法。
  9. 前記制御方法は、前記第２の経路テーブルを現用系とするように指示するステップの後に、前記システム制御装置が、前記処理装置並びに前記第１乃至第３のデータ転送装置に対して、データの送信の開始を指示するステップをさらに有することを特徴とする請求項８記載の制御方法。
PCT/JP2008/056393 2008-03-31 2008-03-31 データ転送装置、情報処理装置および制御方法 WO2009122521A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056393 WO2009122521A1 (ja) 2008-03-31 2008-03-31 データ転送装置、情報処理装置および制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056393 WO2009122521A1 (ja) 2008-03-31 2008-03-31 データ転送装置、情報処理装置および制御方法

Publications (1)

Publication Number Publication Date
WO2009122521A1 true WO2009122521A1 (ja) 2009-10-08

Family

ID=41134942

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/056393 WO2009122521A1 (ja) 2008-03-31 2008-03-31 データ転送装置、情報処理装置および制御方法

Country Status (1)

Country Link
WO (1) WO2009122521A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161153A (ja) * 1983-03-04 1984-09-11 Hitachi Ltd パケツト交換機の切替方式
JPS6027256A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd パケツト交換機の切替方式
JPH0498942A (ja) * 1990-08-17 1992-03-31 Hitachi Ltd ルーチング方法および無瞬断テーブル変更方法
JPH05136810A (ja) * 1991-04-10 1993-06-01 Fujitsu Ltd Ａｔｍ交換機の内部ルート選択システム
JPH05145572A (ja) * 1991-11-22 1993-06-11 Nec Corp 回線二重化装置の呼の引き継ぎ方式
JPH08242240A (ja) * 1995-03-06 1996-09-17 Hitachi Ltd Ａｔｍ交換機およびパス切替方法
JPH11112657A (ja) * 1997-10-08 1999-04-23 Fujitsu Ltd 交換装置
JP2000253060A (ja) * 1999-03-01 2000-09-14 Nec Corp ファブリックおよびファブリック相互接続システム
JP2007258855A (ja) * 2006-03-22 2007-10-04 Hitachi Ltd ルータ装置における論理的冗長化構成を実現する仮想ルータ方式

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161153A (ja) * 1983-03-04 1984-09-11 Hitachi Ltd パケツト交換機の切替方式
JPS6027256A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd パケツト交換機の切替方式
JPH0498942A (ja) * 1990-08-17 1992-03-31 Hitachi Ltd ルーチング方法および無瞬断テーブル変更方法
JPH05136810A (ja) * 1991-04-10 1993-06-01 Fujitsu Ltd Ａｔｍ交換機の内部ルート選択システム
JPH05145572A (ja) * 1991-11-22 1993-06-11 Nec Corp 回線二重化装置の呼の引き継ぎ方式
JPH08242240A (ja) * 1995-03-06 1996-09-17 Hitachi Ltd Ａｔｍ交換機およびパス切替方法
JPH11112657A (ja) * 1997-10-08 1999-04-23 Fujitsu Ltd 交換装置
JP2000253060A (ja) * 1999-03-01 2000-09-14 Nec Corp ファブリックおよびファブリック相互接続システム
JP2007258855A (ja) * 2006-03-22 2007-10-04 Hitachi Ltd ルータ装置における論理的冗長化構成を実現する仮想ルータ方式

Similar Documents

Publication Publication Date Title
US9401875B2 (en) Packet transfer processing method and packet transfer processing device
US7334070B2 (en) Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
US7623444B2 (en) Apparatus and method for redundancy control of duplex switch board
KR100867640B1 (ko) 다중 접근 경로를 가지는 이미지 프로세싱 메모리를포함하는 시스템 온 칩
US7539129B2 (en) Server, method for controlling data communication of server, computer product
US11914440B2 (en) Protocol level control for system on a chip (SoC) agent reset and power management
US8392737B2 (en) System for controlling power consumption of a network
JP2007310710A (ja) クラスタシステム、負荷分散方法、最適化クライアントプログラム、及び調停サーバプログラム
US10007629B2 (en) Inter-processor bus link and switch chip failure recovery
US20120027022A1 (en) Multiple source virtual link reversion in safety critical switched networks
US9148337B2 (en) System and method for rapid peer node failure detection
US20050273633A1 (en) Hardware coordination of power management activities
US20140019525A1 (en) Virtual desktop system, network processing device, and management method and management program thereof
US9225535B2 (en) System and method for conserving power in link aggregation groups
US7706259B2 (en) Method for implementing redundant structure of ATCA (advanced telecom computing architecture) system via base interface and the ATCA system for use in the same
US20180181536A1 (en) Cpu interconnect apparatus and system, and cpu interconnect control method and control apparatus
CN113254205A (zh) 负载均衡系统、方法、装置、电子设备及存储介质
CN105763488B (zh) 数据中心汇聚核心交换机及其背板
JP2006039897A (ja) マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム
JP5900115B2 (ja) 情報処理装置、演算装置、及び情報処理装置の制御方法
WO2012160641A1 (ja) 管理装置、情報処理装置、情報処理システム、データ転送方法、経路選択プログラム及び転送要求プログラム
JP2009282917A (ja) サーバ間通信機構及びコンピュータシステム
WO2009122521A1 (ja) データ転送装置、情報処理装置および制御方法
JP2015045905A (ja) 情報処理システム、情報処理システムの障害処理方法
KR20130066401A (ko) 칩 멀티 프로세서, 및 칩 멀티 프로세서를 위한 라우터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08739506

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08739506

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP