JPH08242240A - Ａｔｍ交換機およびパス切替方法 - Google Patents

Ａｔｍ交換機およびパス切替方法

Info

Publication number
JPH08242240A
JPH08242240A JP7045249A JP4524995A JPH08242240A JP H08242240 A JPH08242240 A JP H08242240A JP 7045249 A JP7045249 A JP 7045249A JP 4524995 A JP4524995 A JP 4524995A JP H08242240 A JPH08242240 A JP H08242240A
Authority
JP
Japan
Prior art keywords
header
output
output line
information
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7045249A
Other languages
English (en)
Inventor
Noboru Endo
昇 遠藤
Masataka Takano
真隆 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7045249A priority Critical patent/JPH08242240A/ja
Priority to US08/608,561 priority patent/US5764624A/en
Publication of JPH08242240A publication Critical patent/JPH08242240A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/557—Error correction, e.g. fault recovery or fault tolerance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/555—Error detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

(57)【要約】 【目的】 障害発生時に迅速に迂回動作できるＡＴＭ交
換機およびパス切替方法を提供する。 【構成】 各ＡＴＭ交換機Ｎ１〜Ｎ６が、コネクション
設定時に、通常経路の変換用ヘッダ情報を回線インター
フェイス１０２のルーティングテーブル２１に、迂回経
路のヘッダ情報を迂回ルーティングテーブル２５に設定
しておく。各回線インターフェイスは、セル到着時に、
障害回線および障害ＶＰＩを記憶するビットマップメモ
リ２６４を参照して出力回線の障害の有無を検査し、障
害なしの場合はルーティングテーブル２１に格納されて
いるヘッダ情報を適用し、出力回線に障害有りの場合
は、迂回ルーティングテーブル２５に格納されているヘ
ッダ情報を適用してヘッダ変換を行い、セルをＡＴＭス
イッチ１０１に出力する。 【効果】 網の障害時に迂回路の選択を迅速に行えるた
め、障害による廃棄セル数を削減できる、多重障害が発
生しても迂回動作可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は非同期転送モード（ＡＴ
Ｍ）交換機に関し、特に、通信路の障害に応じた迂回路
選択機能を備えたＡＴＭ交換機、ＡＴＭレイヤ処理回路
およびパス切替方法に関する。
【０００２】
【従来の技術】非同期転送モード（ＡＴＭ）ネットワー
クにおけるノード装置を構成するＡＴＭ交換機は、例え
ば図２１に示すように、複数の入出力ポートを備えたＡ
ＴＭスイッチ１０１と、入出力回線対応に設けられた複
数の回線インタフェース１０２（１０２ａ〜１０２ｎ）
と、呼制御用の制御装置１０３からなり、各回線インタ
フェース１０２は、例えば、図２２に示すように、ＡＴ
Ｍスイッチの入力ポートに接続される入力インターフェ
イス（入力ＡＴＭレイヤ処理回路）２と、出力ポートに
接続される出力インターフェイス（出力ＡＴＭレイヤ処
理回路）９３と、入出力回線と上記各インターフェイス
との間に接続される障害監視回路４と、制御プロセッサ
５からなっている。
【０００３】回線インタフェース１０２に入力されたＡ
ＴＭセルは、障害監視回路４において入力セルが障害管
理用のＯＡＭ(Operation, Administration And Mainten
ance）セルか否かがチェックされる。入力セルがＯＡＭ
セルの場合は、セル内に設定されている障害情報が読み
出され、その他のセルの場合は、入力セルは障害監視回
路を通過して入力ＡＴＭレイヤ処理回路２に入力され
る。入力ＡＴＭレイヤ処理回路２は、入力セルのヘッダ
情報であるバーチャルパス識別子（ＶＰＩ）とバーチャ
ルチャネル（またはコネクション）識別子（ＶＣＩ）を
それぞれ出力回線用のＶＰＩ、ＶＣＩの値に変換し、Ａ
ＴＭスイッチの内部ルーチング情報となる出力回線情報
（出力ポート識別子）を付加した形で、入力セルをＡＴ
Ｍスイッチ１０１に出力する。
【０００４】ＡＴＭスイッチ１０１は、入力されたＡＴ
Ｍセルをそれぞれの出力回線情報によって決まる回線イ
ンタフェース１０２に振り分ける。放送モードのＡＴＭ
セルで、出力回線情報が複数の出力先をしている場合
は、ＡＴＭスイッチ１は、入力セルから必要個数のコピ
ーを生成し、宛先となる複数の回線インタフェース１０
２に転送動作する。ＡＴＭスイッチ１０１からの出力セ
ルを受信した各回線インタフェース１０２は、受信した
ＡＴＭセルをおよび障害監視回路４を経由して、出力回
線に送出する。尚、不要となった出力回線情報は、出力
ＡＴＭ処理回路３において除去される。
【０００５】入力ＡＴＭレイヤ処理回路２は、例えば図
２３に示すように、ルーティングテーブル２１と、セル
ヘッダ書換え部２２と、セルバッファメモリで２３とか
らなっている。ルーティングテーブル２１には、入力Ｖ
ＰＩと入力ＶＣＩとの組に対応して、例えば図２に示す
ように、出力ＶＰＩ２１ａと、出力ＶＣＩ２１ｂと、出
力回線情報２１ｃとが記憶してあり、入力セルのヘッダ
部に設定された入力ＶＰＩ／ＶＣＩをアドレスとしてヘ
ッダ変換後の出力ＶＰＩ／ＶＣＩ、および出力回線情報
が読み出されるようになっている。また、各回線インタ
ーフェイス１０２の制御プロセッサ５は、コネクション
対応に、例えば図３に示すように、迂回先の出力回線情
報２５ｃと、該出力回線における出力ＶＰＩ２５ａおよ
び出力ＶＣＩ２５ｂの値を記憶している。
【０００６】入力回線インタフェース２に入力されたセ
ルは、セルバッファメモリ２３に一時的に格納される。
この時、ヘッダ部に含まれるＶＰＩ／ＶＣＩをアドレス
としてルーティングテーブル２１から出力ＶＰＩ／出力
ＶＣＩおよび出力回線情報が読み出され、ＡＴＭセルヘ
ッダ書き換え部２２に供給される。セルヘッダ書換え部
２２は、バッファメモリから入力されたＡＴＭセルのヘ
ッダ部にあるＶＰＩ／ＶＣＩをルーティングテーブル２
１から読み出された出力用のＶＰＩ／ＶＣＩに置き換
え、出力回線情報を付加してＡＴＭスイッチ１０１に送
る。尚、ＡＴＭスイッチ１０１の構成によっては、ルー
ティングテーブル２１から読み出した出力回線情報を、
ＡＴＭセルと切り離した形でＡＴＭスイッチ１０１に供
給するようにしてもよい。
【０００７】障害監視回路４は、前述したＯＡＭセルか
らの障害情報の抽出動作の他に、回線、バーチャルパス
（ＶＰ）、バーチャルチャネル（ＶＣ）の状態を監視
し、障害を検出した場合は、制御プロセッサ５を経由し
て制御装置１０３へ障害通知動作を行う。また、上記制
御プロセッサ５は、制御装置１０３からの指令に基づい
て、ルーティングテーブル２１に記憶されている出力回
線情報、出力ＶＰＩ、出力ＶＣＩをそれぞれ迂回先の出
力回線情報、出力ＶＰＩ、出力ＶＣＩに書き変える。こ
のルーティングテーブルの書換えにより、入力ＡＴＭレ
イヤ処理回路２でのＡＴＭセルのヘッダ変換の内容が切
替られ、出力セルの迂回動作が実現されることになる。
【０００８】
【発明が解決しようとする課題】従来のＡＴＭ交換機で
は、上述したように、障害発生時の迂回動作が、回線イ
ンターフェイスの制御プロセッサによるルーティングテ
ーブルの書き換えによって実現されていたため、迂回す
べきコネクション数が多くなった場合、迂回制御に時間
を要し、障害が検出されてから実際にＡＴＭセルの迂回
動作が実行されるまでの間に多くのセルが廃棄されてし
まうという問題があった。本発明の目的は、障害発生時
に迅速に迂回動作を実現できるＡＴＭ交換機、ＡＴＭレ
イヤ処理装置およびパス切替方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるＡＴＭ交換機は、複数の入出力回線を
収容したスイッチ手段と、各コネクション毎に、正常時
の出力回線と障害時に迂回路となるべき出力回線とに対
応付けられた複数のヘッダ情報を記憶するヘッダ情報記
憶手段と、上記各入力回線から受信した入力セル毎に、
当該入力セルを出力すべき出力回線での障害有無に応じ
て、上記記憶手段から読み出されたヘッダ情報のうちの
少なくとも１つを選択する選択手段と、上記選択手段に
よって選択されたヘッダ情報に基づいて、入力セルのヘ
ッダ部の内容を変換するためのヘッダ変換手段とを有
し、各入力セルを上記変換されたヘッダ情報と対応する
出力回線に出力するようにしたことを特徴とする。
【００１０】更に詳述すると、上記ヘッダ情報記憶手
段、選択手段およびヘッダ変換手段は、ＡＴＭ交換機の
入出力回線毎に設けられた各回線インターフェイス内、
例えば、ヘッダ変換機能をもつＡＴＭレイヤ処理回路部
に形成される。また、上記ヘッダ情報は、例えば、出力
回線上で有効となる出力コネクション情報（ＶＰＩ／Ｖ
ＣＩ）と、出力回線を特定するための出力回線情報とか
らなり、上記ヘッダ変換手段が、各入力セルのヘッダ部
に含まれるコネクション情報を上記選択手段によって選
択されたヘッダ情報が示す出力コネクション情報に置き
換えると共に、ヘッダ部に上記ヘッダ情報が示す出力回
線情報を付加した形式で各入力セルをスイッチ手段に入
力し、上記スイッチ手段が、各入力セルを上記出力回線
情報によって特定される出力回線に振り分ける。なお、
スイッチ手段の構成によっては、上記出力回線情報をセ
ルとは独立した形でスイッチ手段に入力してもよい。
【００１１】本発明のパス切替方法は、複数の入出力回
線を収容したＡＴＭ交換機において、コネクション設定
の際に、通常用方路となる出力回線の他に、該出力回線
に障害が発生した場合に迂回用方路となるべき少なくと
も１つの出力回線を予めに指定しておき、該通常用およ
び迂回用の各出力回線と対応して、入力セルのヘッダ変
換に適用すべき複数のヘッダ情報を記憶手段に予め記憶
し、上記各入力回線からの入力セルの受信の都度、当該
入力セルを出力すべき通常用方路の出力回線における障
害の有無に応じて、上記記憶手段に記憶してある通常用
の出力回線または迂回用の出力回線と対応した何れかの
ヘッダ情報を選択的に適用して、上記入力セルのヘッダ
変換を行い、上記入力セルを上記ヘッダ変換に適用され
たヘッダ情報と対応する出力回線に出力するようにした
ことを特徴とする。
【００１２】
【作用】本発明の構成によれば、入力インタフェース部
が、コネクション毎に、少なくとも１つの迂回路を含む
複数の出力回線と対応して複数のヘッダ情報を予め記憶
し、出力回線に状態に応じてヘッダ変換に適用すべきヘ
ッダ情報を選択するようにしているため、出力回線に障
害が発生した時、あるいは出力回線上の特定のＶＰで障
害が発生した時、ヘッダ変換に適用するヘッダ情報を迂
回路用のものに切替ることによって、入力セルを障害の
ない迂回路用出力回線に迅速に転送することができる。
また、呼設定時に、１つのコネクションに対して複数の
迂回路を用意し、各迂回路毎の複数に迂回用ヘッダ情報
を予め記憶しておくことによって、当初の出力回線と迂
回中の出力回線の双方に障害（多重障害）が発生した場
合でも、更に他の迂回路を自動的に選択して、迅速なパ
ス切替を実現することができる。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明のＡＴＭ交換機において各回線イ
ンターフェイスが備える入力ＡＴＭレイヤ処理回路２の
１実施例を示すブロック図である。入力ＡＴＭレイヤ処
理回路２は、ルーティングテーブル２１と、セルヘッダ
書換え部２２と、セルバッファメモリ２３と、迂回ルー
ティングテーブル２５と、迂回対象セル検出部２６と、
セレクタ２７と、テーブルアドレス生成部２８とからな
っている。
【００１４】ルーティングテーブル２１は、入力ＶＰＩ
と入力ＶＣＩとの組合せに対応して、図２に示すよう
に、出力ＶＰＩ２１ａと、出力ＶＣＩ２１ｂと、出力回
線情報２１ｃとからなる変換用ヘッダ情報を記憶してお
り、これらのヘッダ情報は入力ＶＰＩ／ＶＣＩの組をア
ドレスとして読み出される。迂回ルーティングテーブル
２５は、コネクション対応に、例えば図３に示すよう
に、迂回先の出力ＶＰＩ２５ａと、出力ＶＣＩ２５ｂ
と、出力回線情報２５ｃとからなる迂回用ヘッダ情報を
記憶しており、これらのヘッダ情報は、テーブルアドレ
ス生成部２８が有効信号を出力した場合に、テーブルア
ドレス生成部２８から出力されるアドレス情報に基づい
て読み出される。なお、テーブルアドレス生成部２８が
無効信号を出力した場合は、迂回ルーティングテーブル
２５からは無効データが出力される。
【００１５】入力回線インタフェース２に入力されたＡ
ＴＭセルは、セルバッファ２３に一時的に格納される。
この時、入力セルのヘッダ部から抽出された入力ＶＰＩ
と入力ＶＣＩが、ルーティングテーブル２１と迂回対象
セル検出部２６に供給される。これによって、上記入力
ＶＰＩ／ＶＣＩと対応するヘッダ情報がルーティングテ
ーブル２１から読み出され、セレクタ２７に供給され
る。また、上記ヘッダ情報のうち、出力回線情報と出力
ＶＰＩが迂回対象セル検出部２６に供給される。
【００１６】図４は、迂回対象セル検出部２６の１実施
例を示す。迂回対象セル検出部２６は、迂回対象セル検
出回路２６１と、切替端指示テーブル２６２と、出力回
線ビットマップメモリ２６３と、障害ＶＰＩビットマッ
プメモリ２６４と、障害回線ビットマップレジスタ２６
５とからなり、必要に応じて出力回線ビットマップメモ
リ２６３が設けられる。切替え端指示テーブル２６２に
は、出力回線に障害が発生時、その入力ＡＴＭレイヤ処
理回路が迂回処理を行うべきか否かを示す指示情報がコ
ネクション単位で記憶してあり、これらの指示情報は入
力ＶＰＩ／ＶＣＩの組をアドレスとして読み出せるよう
になっている。指示情報が「１」の場合は迂回処理を行
い、「０」の場合は迂回処理を行わない。
【００１７】出力回線ビットマップメモリ２６３は、各
コネクションの出力回線情報を後述するテーブルアドレ
ス生成部２８に対してビットマップ形式で通知するため
に用意されるものであり、ルーティングテーブル２１か
ら読み出された出力回線情報が既にビットマップ形式と
なっている場合は、このビットマップメモリ２６３は不
要であり、ルーティングテーブル２１からの出力回線情
報を迂回対象セル検出回路２６１に直接供給すればよ
い。本実施例では、ルーティングテーブル２１の出力回
線情報が既にビットマップ形式、すなわち、それぞれが
ＡＴＭスイッチ１０１の複数の出力ポートと対応する複
数のビットからなり、入力セルの出力先となる回線と対
応したビット位置に「１」、それ以外のビット位置に
「０」が設定された形式でとなっているものとする。出
力回線情報が、入力セルの出力先となる回線（または出
力ポート）を各回線に固有の番号で示している場合は、
上記出力回線ビットマップメモリ２６３によって、回線
番号を上述したビットマップ形式に変換してから、迂回
対象セル検出回路２６１に供給する。
【００１８】障害ＶＰＩビットマップメモリ２６４は、
後述する障害ＶＰＩ情報をビットマップ形式で保持し、
障害回線ビットマップレジスタ２６５は、障害回線情報
をビットマップ形式で保持する。障害ＶＰＩビットマッ
プメモリ２６４と障害回線ビットマップレジスタ２６５
には、初期状態においてオール０が設定される。或る出
力回線の特定の出力ＶＰＩに障害が発生した場合、障害
ＶＰＩビットマップメモリ２６４において、上記障害出
力回線／出力ＶＰＩと対応するビット位置に「１」がセ
ットされる。出力回線に障害が発生した場合、障害回線
ビットマップレジスタ２６５において、障害出力回線と
対応するビット位置に「１」がセットされる。尚、障害
から復旧した場合は、対応するビット位置が「０」にリ
セットされる。
【００１９】各回線インターフェイスにおいて、制御プ
ロセッサ５は、呼制御装置１０３から障害情報の通知を
受けると、障害内容に応じて上記障害ＶＰＩビットマッ
プメモリ２６４および障害回線ビットマップレジスタ２
６５の内容を更新する。回線障害が通知された場合は、
障害回線が上記障害回線ビットマップレジスタ２６５に
おいて記憶され、ＶＰ障害が通知された場合は、障害が
発生した出力回線と障害ＶＰＩが上記障害ＶＰＩビット
マップメモリ２６４において記憶される。
【００２０】入力回線インタフェース（ＡＴＭレイヤ処
理回路）２がＡＴＭセルを受信し、ルーティングテーブ
ル２１から変換ヘッダ情報が読み出され、迂回対象セル
検出部２６に出力回線情報と出力ＶＰＩが入力される
と、迂回対象セル検出部２６は、出力回線情報を迂回対
象セル検出回路２６１に入力すると共に、障害ＶＰＩビ
ットマップメモリ２６４および障害回線ビットマップレ
ジスタ２６５から上記出力ＶＰＩに対応するビットマッ
プデータを読み出し、これらを迂回対象セル検出回路２
６１に入力する。
【００２１】図５は、上記迂回対象セル検出回路２６１
の構成の１例を示す。図において、３０１、３０２、３
０３、３０９はラッチ回路、３０４（３０４ａ〜３０４
ｎ）、３０５（３０５ａ〜３０５ｎ）および３０６はＡ
ＮＤ回路、３０７、３０８（３０８ａ〜３０８ｎ）はＯ
Ｒ回路を示す。出力回線情報（出力回線ビットマップメ
モリ２６３の出力）はラッチ３０２に、障害ＶＰＩビッ
トマップメモリ２６４からの読み出しデータはラッチ３
０１に、また、障害回線ビットマップレジスタ２６５か
らの読み出しデータはラッチ３０３にそれぞれ保持され
る。
【００２２】ＡＮＤ回路３０４（３０４ａ〜３０４ｎ）
は、上記ラッチ３０１、３０２の互いに対応する位置関
係にあるビット毎の論理積を算出する。これによって、
ＡＮＤ回路３０４の出力は、入力セルを出力すべき回線
のうち回線障害となっているものをビットマップ形式で
示すことになる。同様に、ＡＮＤ回路３０５（３０５ａ
〜３０５ｎ）は、ラッチ３０２、３０３の互いに対応す
る位置関係にあるのビット毎の論理積を算出し、入力セ
ルを出力すべき回線のうちＶＰＩ障害となっているもの
をビットマップ形式で示す。ＯＲ回路３０８（３０８ａ
〜３０８ｎ）は、上記ＡＮＤ回路３０４と３０５の出力
の各ビット毎の論理和を計算し、入力セルを出力すべき
回線のうち、回線障害、ＶＰＩ障害の何れかの障害状態
にあるものをビットマップ形式で示す。上記ＯＲ回路３
０８の出力は、ラッチ３０９経由でテーブルアドレス生
成部２８に送られる。
【００２３】一方、ＯＲ回路３０７は、ＡＮＤ回路３０
４、３０５の出力ビットの論理和を計算する。上記ＯＲ
回路３０７の出力が「１」の場合は、入力回線インター
フェイス２に受信したＡＴＭセルの出力先となる回線に
おいて、回線障害、ＶＰＩ障害の何れかの障害が発生し
ていることを意味している。上記ＯＲ回路３０７の出力
は、切替端指示テーブル２６２からの出力と共に、ＡＮ
Ｄ回路３０６に入力される。入力セルの出力回線が障害
状態にあり、その入力セル（この例では回線インターフ
ェイス）に関して切替端指示が出ている場合に、上記Ａ
ＮＤ回路３０６からセレクタ２７に供給される迂回指示
信号が「１」となる。
【００２４】図６は、連想メモリを用いたインデックス
ＣＡＭ（Content AddressableMemory）から構成された
テーブルアドレス生成部２８の１実施例を示す。インデ
ックスＣＡＭ２８は、ＣＡＭ部２８１とＲＡＭ部２８２
からなり、ＲＡＭ部２８２に読み出すべきデータが格納
され、ＣＡＭ部２８１に上記データを一意に識別するた
めの「タグ」と呼ばれる情報が格納されている。インデ
ックスＣＡＭに検索キーを与えられると、上記検索キー
に一致するタグを持ったデータがＲＡＭ部２８２から読
み出される。すなわち、連想メモリは、タグとデータと
の組み合わせを蓄積しておき、通常のメモリアクセスに
おける読み出しアドレスの代わりに、意味のあるデータ
を与えて内容を読み出すようになっている。
【００２５】本実施例では、上記インデックスＣＡＭに
対して、入力ＶＰＩと、入力ＶＣＩと、迂回対象セル検
出部２６から与えられた障害回線情報とからなる検索キ
ーを与え、ＣＡＭ部に上記検索キーと一致するタグがあ
った場合に、ＲＡＭ部から所望のデータが読み出される
ようにしている。ＲＡＭ部から読み出されたデータは、
迂回ルーティングテーブル２５の読み出しアドレスとな
る。この時、有効信号が迂回ルーティングテーブル２５
とセレクタ２７に送られる。ＣＡＭ部に一致するタグが
ない場合は、無効アドレスが迂回ルーティングテーブル
２５に送られ、無効信号が迂回ルーティングテーブル２
５とセレクタ２７に送られる。
【００２６】セレクタ２７は、迂回対象セル検出回路２
６１から迂回指示が通知され、且つテーブルアドレス生
成部２８から有効信号が入力された場合は、迂回ルーテ
ィングテーブル２５の出力データ（出力ＶＰＩ、出力Ｖ
ＣＩおよび出力回線情報）を選択し、それ以外の場合
は、ルーティングテーブル２１の出力データ（出力ＶＰ
Ｉ、出力ＶＣＩおよび出力回線情報）を選択し、ＡＴＭ
セルヘッダ書換え部２２に供給する。セルヘッダ書換え
部２２は、入力ＡＴＭセルのＶＰＩ、ＶＣＩをセレクタ
２７から入力された出力ＶＰＩ／ＶＣＩの値に書き換
え、出力回線情報を付加した形でＡＴＭスイッチ１に送
る。なお、ＡＴＭスイッチ１の構成が、例えば、複数の
出力回線のポートインターフェイスを共通バスで接続
し、アドレスバス上に出力されたアドレスに一致するポ
ートインターフェイスがデータバス上のＡＴＭセルを取
り込むバス型構造をもつ場合は、上記出力回線情報をセ
ルヘッダから分離した形でＡＴＭスイッチ１に供給する
ようにしてもよい。
【００２７】次に、本発明のＡＴＭ交換機におけるＡＴ
Ｍセルの出力パスの切替え動作について説明する。ここ
では、説明を容易にするために、ＡＴＭ交換機内で用い
られる出力回線情報が各出力回線と対応するビットマッ
プで表現され、セルを送信すべき出力回線と対応したビ
ット位置には「１」が設定され、それ以外の回線と対応
するビット位置には「０」が設定されるものとする。ま
た、出力回線ビットマップメモリ２６３は、ルーティン
グテーブルから送られた出力回線情報、つまり出力回線
ビットマップをスルーで迂回対象セル検出回路２６１に
送るものとする。
【００２８】図７は、本発明の迂回動作を説明するため
のネットワークの１例を示す。図において、Ｓ１はマル
チキャストコネクションの送信端末、Ｒ１、Ｒ２はマル
チキャストコネクションの受信端末、Ｎ１、Ｎ２、Ｎ
３、Ｎ４、Ｎ５、Ｎ６は本発明の構成を備えるＡＴＭ交
換機（ノード装置）、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、
Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０、Ｌ１１はＡＴＭ交換
機間を接続する通信回線を示す。ここでは、送信端末Ｓ
１から受信端末Ｒ１、Ｒ２に、図８の太線で示すパスに
沿って、マルチキャストコネクションＣ１を設定した場
合を想定する。送信端末Ｓ１からＡＴＭ交換機Ｎ１に入
力されたＡＴＭセルは、回線Ｌ３とＬ４にマルチキャス
トされる。
【００２９】今、ＡＴＭ交換機Ｎ１に入力されるＡＴＭ
セル（入力セル）のＶＰＩ、ＶＣＩの値をそれぞれ
「３」、「４１」とし、ＡＴＭ交換機Ｎ１から出力され
るＡＴＭセル（出力セル）のＶＰＩ、ＶＣＩの値をそれ
ぞれ「７」、「「５４」とすると、ＡＴＭ交換機Ｎ１の
回線Ｌ１に接続された入力回線インターフェイス（入力
ＡＴＭレイヤ処理回路）２のルーティングテーブル２１
には、上記マルチキャストコネクションＣ１に対応し
て、図１０に示す変換用ヘッダ情報が設定される。ここ
では、ＡＴＭ交換機Ｎ１の出力回線数を８とし（図で
は、そのうちの５本が示してある）、出力回線情報（８
ビット）のビット位置１、２、３、４、５、…がそれぞ
れ通信回線Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、……に対応
している。
【００３０】図１０の出力回線情報は、ビット位置３、
４が「１」となっているため、コネクションＣ１（ＶＰ
Ｉ＝「７」、ＶＣＩ＝「５４」）の入力セルは、回線Ｌ
３とＬ４に出力すべきことを示している。本発明では、
上記マルチキャストコネクションＣ１に対して、例えば
図９に示すように、迂回路を予め設定しておく。
【００３１】図９の（Ａ）は、出力回線Ｌ３に障害が発
生した場合（回線Ｌ７またはＡＴＭ交換機Ｎ２の障害を
含む）に、ＡＴＭ交換機ＮＩが選択する迂回路を示す。
この場合、受信端末Ｒ１に向かうＡＴＭセルは、回線Ｌ
２に出力され、ＡＴＭ交換機Ｎ５と通信回線Ｌ６を経由
して、ＡＴＭ交換機Ｎ４に到達する。図９の（Ｂ）は、
回線Ｌ４に障害が発生した場合の迂回路を示す。受信端
末Ｒ２に向かうＡＴＭセルは、回線Ｌ５に出力され、Ａ
ＴＭ交換機Ｎ６と通信回線Ｌ９を経由して、ＡＴＭ交換
機Ｎ３に到達する。図９の（Ｃ）は、上記（Ａ）と
（Ｂ）の障害が同時に発生した場合の迂回路を示す。受
信端末Ｒ１に向かうＡＴＭセルは、（Ａ）に示した迂回
路Ｌ２に出力され、受信端末Ｒ２に向かうＡＴＭセル
は、（Ｂ）に示した迂回路Ｌ５に出力される。
【００３２】回線障害時に上述した迂回動作を実現する
ためには、ＡＴＭ交換機Ｎ３、Ｎ４、Ｎ５、Ｎ６におい
て、それぞれのルーティングテーブル２１に、迂回コネ
クションのルーティング情報を通常コネクションの場合
と同様に設定する。また、ＡＴＭ交換機Ｎ１の回線イン
タフェース１０２において、以下に述べるように情報設
定をしておく。
【００３３】先ず、迂回ルーティングテーブル２５に、
図１１の（Ａ）、(Ｂ）、(Ｃ）に示すような迂回用ヘッ
ダ情報を予め設定しておく。これらの迂回用ヘッダ情報
は、それぞれ図９の（Ａ）、(Ｂ）、(Ｃ）と対応した迂
回動作を行うためのものであり、それぞれ迂回ルーティ
ングテーブル２５のアドレス「６」、「８」、「１１」に
設定されている。上記迂回用ヘッダ情報に対応させて、
テーブルアドレス生成部２８に、図１２の（Ａ）、
(Ｂ）、(Ｃ）に示す情報を設定しておく。また、迂回対
象セル検出部２６の切替端指示テーブル２６２で、コネ
クションＣ１に対応する値を「１」に設定しておく。
尚、テーブルアドレス生成部２８には、ＣＡＭ部の障害
回線情報が全て「０」のデータは設定されていないもの
とする。ＡＴＭ交換機Ｎ１では、初期設定時に、障害回
線ビットマップレジスタ２６５と障害ＶＰＩビットマッ
プメモリ２６４が、それぞれ図１３の（Ａ）、(Ｂ）に
示すように、全て「０」に設定されている。
【００３４】出力回線Ｌ３、Ｌ４に障害が発生していな
い状態では、回線Ｌ１からコネクションＣ１のＡＴＭセ
ルが受信されると、ルーティングテーブル２１から、図
１０に示した変換用ヘッダ情報（出力ＶＰＩ、ＶＣＩ、
出力回線情報）が読み出され、セレクタ２７に供給され
る。また、上記変換用ヘッダ情報のうち、出力ＶＰＩと
出力回線情報が迂回対象セル検出部２６に入力される。
このとき、障害回線ビットマップレジスタ２６５の出力
は全て「０」となっているため、迂回対象セル検出回路
２６１では、ＡＮＤ回路３０４の各出力ビットは全て
「０」となる。また、障害ＶＰＩビットマップメモリ２
６４の出力も全て「０」となっているため、ＡＮＤ回路
３０５の各出力ビットの値も同様に全て「０」になる。
切替端指示テーブル２６２の出力は「１」となっている
が、ＯＲ回路３０７の出力が「０」であるため、ＡＮＤ
回路３０６の出力は「０」となり、セレクタ２７への迂
回指示信号は「０」となる。
【００３５】また、ラッチ３０９の値は全て「０」であ
り、このラッチ出力を検索キーとして受け取ったテーブ
ルアドレス生成部２８では、ＣＡＭ部にこれと一致する
値が存在しないため、迂回ルーティングテーブル２５に
無効信号と無効アドレスを出力することになる。従っ
て、迂回ルーティングテーブル２５は、セレクタ２７に
対して無効データを送る。上記セレクタ２７は、迂回対
象セル検出部２６からの迂回指示信号が「０」であるこ
とから、ルーティングテーブル２１の出力を選択して、
セルヘッダ書換え部２２に送る。従って、ＡＴＭ交換機
Ｎ１は、図８に示すように、コネクションＣ１のＡＴＭ
セルを回線Ｌ３とＬ４に送出するよう動作する。
【００３６】回線障害が発生した場合、ＡＴＭ交換機Ｎ
１は次のように動作する。今、回線Ｌ３と接続された回
線インタフェース１０２において、障害監視回路４が回
線障害を検出したと仮定する。この場合、制御プロセッ
サ５と制御装置１０３を経由して、各回線インタフェー
ス１０２に回線障害情報が通知される。制御プロセッサ
５は、図１２の（Ａ）に示すように、迂回対象セル検出
部２６の障害回線ビットマップレジスタ２６５のビット
位置３を「１」に設定する。
【００３７】この状態で、通信回線Ｌ１からコネクショ
ンＣ１のＡＴＭセルを受信すると、迂回対象セル検出回
路２６１のＡＮＤ回路３０４の出力の各ビットの値は、
図１５の（Ａ）のようになる。また、障害ＶＰＩビット
マップメモリ２６４の出力は全て「０」であるから、Ａ
ＮＤ回路３０５の出力ビットの値は全て「０」になる。
この場合、切替端指示テーブル２６２の出力は「１」、
ＯＲ回路３０７の出力も「１」であるので、ＡＮＤ回路
３０６の出力が「１」になり、セレクタ２７に迂回指示
信号「１」が供給される。
【００３８】また、ラッチ３０９には、図１５の（Ａ）
に示す値が設定され、これが検索キーとしてテーブルア
ドレス生成部２８に送られる。テーブルアドレス生成部
２８では、ＣＡＭ部の内容が上記検索キーと一致する図
１２の（Ａ）に示したＲＡＭ部の内容（アドレス＝
「６」）が読み出され、有効信号と共に、迂回ルーティ
ングテーブル２５に送られる。迂回ルーティングテーブ
ル２５からは、上記アドレスと対応して、図１１の
（Ａ）に示した迂回用ヘッダ情報が読み出され、セレク
タ２７に供給される。セレクタ２７は、迂回対象セル検
出部２６から迂回指示信号が「１」で、且つ、テーブル
アドレス生成部から有効信号が出力されているため、迂
回ルーティングテーブル２５の出力（出力ＶＰＩ＝
「7」、ＶＣＩ＝「54」、出力回線情報＝「01010000」）をセ
ルヘッダ書換え部２２に与える。従って、入力ＡＴＭセ
ルは、図９の（Ａ）に示すように、出力回線Ｌ２とＬ４
に送出されることになる。
【００３９】通信回線Ｌ３の回線障害が復旧した場合
は、制御プロセッサ５、制御装置１０３を経由して各回
線インタフェース１０２に回線復旧情報が通知される。
制御プロセッサ５は迂回対象セル検出部２６の障害回線
ビットマップレジスタ２６５のビット位置３を「０」に
設定する。
【００４０】次に、ＶＰ障害発生の場合の動作について
説明する。通信回線Ｌ４が接続されている回線インタフ
ェース１０２の障害監視回路４がＶＰＩの値が「７」の
ＶＰ障害を検出した場合、制御プロセッサ５、制御装置
１０３を経由して各回線インタフェース１０２にＶＰ障
害情報が通知される。制御プロセッサ５は図１２（ｂ）
に示すように迂回対象セル検出部２６の障害ＶＰＩビッ
トマップメモリ２６４のＶＰＩの値が７に対応するビッ
トマップのビット位置４を「１」に設定する。
【００４１】障害ＶＰＩビットマップモリ２６４のＶＰ
Ｉ＝「７」に対応するビットマップが、図１４の（Ｂ）
の状態にあるとき、回線Ｌ１からコネクションＣ１のＡ
ＴＭセルを受信すると、障害回線ビットマップレジスタ
２６５の出力は全て「０」であるから、迂回対象セル検
出回路２６１のＡＮＤ回路３０４の出力の各ビットの値
は全て「０」になる。また、ＡＮＤ回路３０５の出力の
各ビットの値は、図１５の（Ｂ）のようになる。
【００４２】切替端指示テーブル２６２の出力が「１」
で、ＯＲ回路３０７の出力が「１」であるので、ＡＮＤ
回路３０６からセレクタ２７に迂回指示信号「１」が出
力される。また、ラッチ３０９には、図１５の（Ｂ）に
示す出力回線情報が設定され、これが検索キーとしてテ
ーブルアドレス生成部２８に供給される。テーブルアド
レス生成部２８では、ＣＡＭ部が上記検索キーと一致す
る図１２の（Ｂ）に示すＲＡＭ部の値（アドレス＝
「８」）が読み出され、有効信号と共に迂回ルーティン
グテーブル２５に供給される。
【００４３】迂回ルーティングテーブル２５は、上記ア
ドレスに基づいて、図１１の（Ｂ）の迂回ヘッダ情報を
読み出し、セレクタ２７に供給する。セレクタ２７は、
迂回対象セル検出部２６からの迂回指示信号が「１」
で、且つ、テーブルアドレス生成部から有効信号が出力
されているので、迂回ルーティングテーブル２５からの
出力（出力ＶＰＩ＝「7」、ＶＣＩ＝「54」、回線情報＝「00
101000」）をセルヘッダ書替え部２２に供給する。従っ
て、ＡＴＭセルは、図９の（Ｂ）のように、出力回線Ｌ
３とＬ５に送出されることになる。
【００４４】回線Ｌ４においてＶＰＩ＝「７」のＶＰ障
害が復旧した場合は、制御プロセッサ５および制御装置
１０３を経由して、各回線インタフェース１０２にＶＰ
復旧が通知される。この時、制御プロセッサ５は、迂回
対象セル検出部２６の障害ＶＰＩビットマップメモリ２
６４において、ＶＰＩ＝「７」に対応するビットマップ
のビット位置４の値を「０」にリセットする。
【００４５】次に、回線障害とＶＰ障害が同時発生した
場合の動作について説明する。例えば、回線Ｌ３で回線
障害が発生した後、回線Ｌ４と接続されている回線イン
タフェース１０２において、ＶＰＩ値が「７」のＶＰ障
害を検出した場合を考える。この場合、障害回線ビット
マップレジスタ２６５の内容が、図１４の（Ａ）のよう
に変化し、障害ＶＰＩビットマップモリ２６４におい
て、ＶＰＩ＝７に対応するビットマップの内容が、同図
の（Ｂ）のように変化する。
【００４６】ＡＴＭ交換機Ｎ１２では、回線Ｌ１からコ
ネクションＣ１のＡＴＭセルを受信すると、迂回対象セ
ル検出回路２６１におけるＡＮＤ回路３０４の出力ビッ
トの値は、図１５の（Ａ）のようになり、ＡＮＤ回路３
０５の出力ビットの値は、同図の（Ｂ）のようになる。
この場合、切替端指示テーブル２６２の出力が「１」、
ＯＲ回路３０７の出力が「１」となるため、ＡＮＤ回路
３０６の出力が「１」となり、セレクタ２７には迂回指
示信号「１」が供給される。また、ラッチ３０９には、
図１５の（Ｃ）の値が設定され、これがテーブルアドレ
ス生成部２８に検索キーとして供給される。
【００４７】テーブルアドレス生成部２８では、ＣＡＭ
部が上記検索キーと一致する図１２の（Ｃ）に示すテー
ブルアドレス「１１」がＲＡＭ部から読み出され、有効
信号と共に、迂回ルーティングテーブル２５に送られ
る。従って、迂回ルーティングテーブル２５からは、ア
ドレス「１１」に格納してある図１１の（Ｃ）に示した
迂回用ヘッダ情報が読み出され、セレクタ２７に供給さ
れる。セレクタ２７は、迂回対象セル検出部２６からの
迂回指示信号が「１」であり、且つ、テーブルアドレス
生成部から有効信号が入力されているため、迂回ルーテ
ィングテーブル２５の出力（出力ＶＰＩ＝「7」、出力Ｖ
ＣＩ＝「54」、出力回線情報＝「01001000」）がセルヘッダ
書替え部２２に供給される。従って、上記ＡＴＭセル
は、図９の（Ｃ）に示すように、出力回線Ｌ２とＬ５に
送出されることになる。
【００４８】出力回線Ｌ３の回線障害が復旧した場合
は、制御プロセッサ５および制御装置１０３を経由し
て、各回線インタフェース１０２に回線復旧が通知され
る。この時、制御プロセッサ５は、迂回対象セル検出部
２６の障害回線ビットマップレジスタ２６５のビット位
置３の値を「０」にリセットする。また、出力回線Ｌ４
において、ＶＰＩ値＝「７」のＶＰ障害が復旧した場合
は、制御プロセッサ５および制御装置１０３を経由し
て、各回線インタフェース１０２にＶＰ復旧情報が通知
され、制御プロセッサ５が、迂回対象セル検出部２６の
障害ＶＰＩビットマップメモリ２６４に格納されている
ＶＰＩ値＝「７」に対応するビットマップデータにおい
て、ビット位置４の値を「０」にリセットする。
【００４９】次に、障害回線またはＶＰＩ障害回線の迂
回後に迂回先の回線で新たな障害が発生した場合の迂回
動作について説明する。図７と同様の構成をもつ図１６
のネットワークにおいて、送信端末Ｓ１から受信端末Ｒ
２への通信が、太線で示したコネクションＣ２を介して
行われていると仮定する。ここで、回線Ｌ１からＡＴＭ
交換機Ｎ１に入力されるＡＴＭセルのＶＰＩ、ＶＣＩの
値をそれぞれ「５」、「９８」とし、ＡＴＭ交換機Ｎ１
から回線Ｌ３に出力されるＡＴＭセルのＶＰＩ、ＶＣＩ
の値をそれぞれ「８」、「４３」とすると、ＡＴＭ交換
機Ｎ１において、上記回線Ｌ１に接続された入力インタ
ーフェイス（入力ＡＴＭレイヤ処理回路）２のルーティ
ングテーブル２１には、コネクションＣ２に関する変換
用ヘッダ情報が図１８の内容で設定されている。
【００５０】上記コネクションＣ２に対し、回線Ｌ３に
代わる迂回路Ｌ４、Ｌ５を、図１７の（Ａ）、（Ｂ）に
太線で示すにように設定する場合を考える。
【００５１】図１７の（Ａ）は、出力回線Ｌ３、または
その下流側に位置するＡＴＭ交換機Ｎ２または通信回線
Ｌ１１に障害が発生した場合に選択される迂回路を示
す。この場合、受信端末Ｒ２に向かうＡＴＭセルは、出
力回線Ｌ４を経由してＡＴＭ交換機Ｎ４に到達する。図
１７の（Ｂ）は、出力回線Ｌ３（またはその下流側に位
置したＡＴＭ交換機Ｎ２または通信回線Ｌ１１）に障害
が発生し、更に迂回先の出力回線Ｌ４にも障害が発生し
た場合に、選択される第２の迂回路を示し、受信端末Ｒ
２に向かうＡＴＭセルは、出力回線Ｌ５、ＡＴＭ交換機
Ｎ６、通信回線Ｌ９を経由してＡＴＭ交換機Ｎ３に到達
する。
【００５２】上述した２重障害時の迂回動作を行うため
には、下流側のＡＴＭ交換機Ｎ３および迂回路上のＡＴ
Ｍ交換機Ｎ６において、ルーティングテーブル２１に、
迂回路（Ｌ５、Ｌ９）用のヘッダ情報を予め通常コネク
ションの変換用ヘッダ情報と同様に設定しておく。さら
に、発側のＡＴＭ交換機Ｎ１において、入力回線Ｌ１と
接続された回線インタフェース１０２に予め以下のよう
にテーブル情報を設定しておく。
【００５３】図１９の（Ａ）、（Ｂ）は、迂回ルーティ
ングテーブル２５のアドレス「１５」と「３１」に設定
された迂回用ヘッダ情報を示し、それぞれ図１７の
（Ａ）、（Ｂ）に示した迂回動作と対応している。図２
０の（Ａ）、（Ｂ）は、上記迂回用ヘッダ情報と対応し
てテーブルアドレス生成部２８に設定されるアドレス検
索情報を示す。尚、迂回対象セル検出部２６の切替端指
示テーブル２６２では、上記コネクションＣ２に対応す
る値を「１」にしておく。
【００５４】ＡＴＭ交換機Ｎ１において、回線Ｌ３に接
続された回線インタフェース１０２の障害監視回路４が
出力回線Ｌ３に回線障害が発生したことを検出すると、
障害回線Ｌ３に対応して、障害回線ビットマップレジス
タ２６５のビット位置３が「１」にセットされる。従っ
て、図９で説明したのと同様の原理で、テーブルアドレ
ス生成部２８から図２０の（Ａ）に示したアドレス「１
５」が読み出され、これに基づいて図１９の（Ａ）に示
した迂回用ヘッダ情報（出力ＶＰＩ＝「11」、出力ＶＣＩ
＝「103」、出力回線情報＝「00010000」）がセルヘッダ書
替え部２２に供給され、それ以降到着した当該コネクシ
ョンＣ２のＡＴＭセルが、図１７の（Ａ）に示すよう
に、第１の迂回用出力回線Ｌ４に送出されることにな
る。
【００５５】この状態で、回線Ｌ４に接続されている回
線インタフェース１０２の障害監視回路４が出力回線Ｌ
４の回線障害が発生したことを検出すると、障害回線ビ
ットマップレジスタ２６５のビット位置４にも「１」が
セットされ、障害回線ビットマップレジスタ２６５は回
線Ｌ３とＬ４が障害状態にあることを示す。この場合
は、テーブルアドレス生成部２８から図２０の（Ｂ）に
示したアドレス「３１」が読み出され、これに基づいて
図１９の（Ｂ）に示した迂回用ヘッダ情報（出力ＶＰＩ
＝「10」、出力ＶＣＩ＝「204」、出力回線情報＝「0000100
0」）がセルヘッダ書替え部２２に供給され、それ以降到
着した当該コネクションＣ２のＡＴＭセルが、図１７の
（Ｂ）に示すように、第２の迂回用出力回線Ｌ５に送出
されることになる。
【００５６】以上の如く、迂回ルーティングテーブル
に、現用パスに障害が発生した場合に選択すべき第１の
迂回先回線、さらには上記第１の迂回先回線に障害が発
生した場合に選択すべき第２、第３、……の迂回先回線
を予め登録しておくことにより、多重障害が発生した場
合でも迅速に迂回動作を行うことができる。上記実施例
では迂回先で回線障害が発生した場合について説明した
が、迂回先でＶＰ障害が発生した場合にも同様の原理に
よって多重障害の迂回動作を実現できることは明らかで
ある。
【００５７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ＡＴＭ交換機の各回線インターフェイス部
に、障害発生時の迂回先と対応して変換用のヘッダ情報
を予め備えておくことにより、網に障害が発生した場合
に迅速に迂回動作を行うことができ、廃棄セル数を削減
できる。また、コネクション毎に迂回路を多重に設定し
ておき、各迂回路毎のヘッダ情報を予め用意しておくこ
とによって、多重障害発生時にも迂回動作を迅速に行う
ことが可能となる。
【図面の簡単な説明】
【図１】本発明のＡＴＭ交換機に適用される入力インタ
フェース２の１実施例を示すブロック図。
【図２】図１および図２３に示したルーティングテーブ
ル２１に設定される変換用ヘッダ情報の１例を示す図。
【図３】図１に示した本発明の入力インターフェイス２
に含まれる迂回ルーティングテーブル２５に設定される
迂回用ヘッダ情報の１例を示す図。
【図４】図１に示した入力インターフェイス２に含まれ
る迂回対象セル検出部２６の１実施例を示すブロック
図。
【図５】図４に示した迂回対象セル検出部２６に含まれ
る迂回対象セル検出回路２６１の１実施例を示すブロッ
ク図。
【図６】図１に示した入力インターフェイス２に含まれ
るテーブルアドレス生成部２８の１実施例を示す図。
【図７】本発明を適用する通信ネットワークの１例を示
す図。
【図８】図７の通信ネットワーク上に形成されるマルチ
キャストコネクションＣ１の経路を示す図。
【図９】図８のマルチキャストコネクションＣ１におけ
る障害発生時のパス切替動作を説明するための図。
【図１０】図１に示した入力インタフェース２に含まれ
るルーティングテーブル２１に設定される変換用ヘッダ
情報の１例を示す図。
【図１１】図１に示した入力インタフェース２に含まれ
る迂回ルーティングテーブル２５に設定される迂回用ヘ
ッダ情報の１例を示す図。
【図１２】図１に示した入力インタフェース２に含まれ
るテーブルアドレス生成部２８に設定される情報の１例
を示す図。
【図１３】図４に示した障害回線ビットマップレジスタ
２６５と障害ＶＰＩビットマップメモリ２６４の初期状
態における記憶内容を示す図。
【図１４】図４に示した障害回線ビットマップレジスタ
２６５と障害ＶＰＩビットマップメモリ２６４の障害発
生時における記憶内容の１例を示す図。
【図１５】障害発生時に、図１に示した迂回対象セル検
出部２６からテーブルアドレス生成部２８に出力される
検索キーデータの１例を示す図。
【図１６】本発明の第２の実施例である多重障害時のパ
ス切替動作を説明するためのネットワーク上のコネクシ
ョンＣ２を示す図。
【図１７】コネクションＣ２に多重障害が発生した場合
の本発明によるパス切替動作を説明するための図。
【図１８】第２実施例でルーティングテーブル２１に設
定される変換用ヘッダ情報の１例を示す図。
【図１９】第２実施例で迂回ルーティングテーブル２５
に設定される迂回用ヘッダ情報の１例を示す図。
【図２０】第２実施例でテーブルアドレス生成部２８に
設定される検索情報の１例を示す図。
【図２１】本発明を適用するＡＴＭ交換機の１例を示す
構成図。
【図２２】図２１に示したＡＴＭ交換機の回線インタフ
ェース１０２の従来技術における構成の１例を示す図。
【図２３】図２２に示した回線インターフェイスに含ま
れる入力回線インタフェース（入力ＡＴＭレイヤ処理回
路）２の従来技術における構成の１例を示す図。
【符号の説明】
１０１…ＡＴＭスイッチ、１０２…回線インタフェー
ス、１０３…制御装置、２…入力ＡＴＭレイヤ処理回
路、３…出力ＡＴＭレイヤ処理回路、４…障害監視回
路、５…制御プロセッサ、２１…ルーティングテーブ
ル、２２…セルヘッダ書換え部、２３…セルバッファメ
モリ、２５…迂回ルーティングテーブル、２６…迂回対
象セル検出部、２７…セレクタ、２８…テーブルアドレ
ス生成部、２６１…迂回対象セル検出回路、２６２…切
替端指示テーブル、２６３…出力回線ビットマップメモ
リ、２６４…障害ＶＰＩビットマップメモリ、２６５…
障害回線ビットマップレジスタ、２８１…ＣＡＭ部、２
８２…ＲＡＭ部、Ｓ１…送信端末、Ｒ１、Ｒ２…受信端
末、Ｎ１〜Ｎ６…ＡＴＭ交換機、Ｌ１〜Ｌ１１…通信回
線。

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】複数の入出力回線を収容したスイッチ手段
    を備え、各入力回線から受信した入力セルをそれぞれの
    ヘッダ部の内容に応じて決まる少なくとも１つの出力回
    線に振り分ける非同期転送モード（ＡＴＭ）交換機にお
    いて、 各コネクション毎に、正常時の出力回線と障害時に迂回
    路となるべき出力回線とに対応付けられた複数のヘッダ
    情報を記憶するヘッダ情報記憶手段と、 上記各入力回線から受信した入力セル毎に、当該入力セ
    ルを出力すべき出力回線での障害有無に応じて、上記記
    憶手段から読み出されたヘッダ情報のうちの少なくとも
    １つを選択する選択手段と、 上記選択手段によって選択されたヘッダ情報に基づい
    て、入力セルのヘッダ部の内容を変換するためのヘッダ
    変換手段とを有し、 各入力セルを上記変換されたヘッダ情報と対応する出力
    回線に出力するようにしたことを特徴とするＡＴＭ交換
    機。
  2. 【請求項２】前記入出力回線毎に回線インターフェイス
    を有し、各回線インターフェイスが、前記ヘッダ情報記
    憶手段と、前記選択手段と、前記ヘッダ変換手段とを備
    えたことを特徴とする請求項１に記載のＡＴＭ交換機。
  3. 【請求項３】前記ヘッダ情報が、出力回線上で有効な出
    力コネクション情報と、出力回線を特定するための出力
    回線情報とからなり、 前記ヘッダ変換手段が、各入力セルのヘッダ部に含まれ
    るコネクション情報を前記選択手段によって選択された
    ヘッダ情報が示す出力コネクション情報に置き換えると
    共に、上記ヘッダ部に上記ヘッダ情報が示す出力回線情
    報を付加した形式で各入力セルを前記スイッチ手段に入
    力し、 上記スイッチ手段が、各入力セルを上記出力回線情報に
    よって特定される出力回線に振り分けることを特徴とす
    る請求項１または請求項２に記載のＡＴＭ交換機。
  4. 【請求項４】前記ヘッダ情報記憶手段が、入力セルを正
    常時の出力回線に送出するための第１のヘッダ情報群を
    記憶する第１のテーブル手段と、入力セルを迂回路に送
    出するための第２のヘッダ情報群を記憶するための第２
    のテーブル手段とからなり、 前記選択手段が、該ＡＴＭ交換機に収容された複数の出
    力回線について障害の有無を示す状態情報を記憶するた
    めの状態記憶手段と、上記第１のテーブル手段から各入
    力セルのヘッダ部に含まれるコネクション識別情報と対
    応付けられた第１のヘッダ情報を読み出すための手段
    と、上記第１のテーブル手段から読み出された第１のヘ
    ッダ情報で特定される第１の出力回線の状態を上記状態
    記憶手段に記憶された障害状態情報によって判定し、上
    記第１の出力回線が正常な場合は上記第１のヘッダ情報
    を前記ヘッダ変換手段に供給し、上記第１の出力回線に
    障害があった場合は、当該入力セルのコネクション識別
    情報と出力回線の障害状況との組合せによって特定され
    る第２のヘッダ情報を上記第２のテーブル手段から読み
    出して前記ヘッダ変換手段に供給するための選択制御手
    段とからなることを特徴とする請求項１〜請求項３の何
    れかに記載のＡＴＭ交換機。
  5. 【請求項５】前記選択制御手段が、入力セルのコネクシ
    ョン識別情報と出力回線の障害状況との組合せに対応し
    たテーブルアドレスを出力するためのアドレス生成手段
    を有し、上記アドレス生成手段によって出力されたテー
    ブルアドレスに基づいて、前記第２のテーブル手段から
    前記第２のヘッダ情報が読み出されることを特徴とする
    請求項４に記載のＡＴＭ交換機。
  6. 【請求項６】前記第１、第２のテーブル手段に記憶され
    るヘッダ情報が、出力用のコネクション情報と、出力回
    線を特定するための出力回線情報とからなり、 前記選択制御手段が、上記第１または第２のテーブル手
    段から読み出されたヘッダ情報のうち、出力用のコネク
    ション情報を前記ヘッダ変換手段に、出力回線情報を前
    記スイッチ手段にそれぞれ供給し、 前記ヘッダ変換手段が、各入力セルのヘッダ部に含まれ
    るコネクション情報を前記選択手段から与えられた出力
    用のコネクション情報に置き換えて上記スイッチ手段に
    入力し、 上記スイッチ手段が、上記ヘッダ変換手段から入力され
    た各入力セルを、上記選択制御手段から入力された出力
    回線情報によって特定される出力回線に振り分けること
    を特徴とする請求項４または請求項５に記載のＡＴＭ交
    換機。
  7. 【請求項７】前記状態情報記憶手段が、物理的な出力回
    線毎の障害および各出力回線に多重化されたコネクショ
    ン毎の障害の有無を記憶したことを特徴とする請求項４
    〜請求項６の何れかに記載のＡＴＭ交換機。
  8. 【請求項８】前記記憶手段が、何れかのコネクションに
    ついて正常時にセルを出力すべき複数の出力回線と対応
    させて前記ヘッダ情報を記憶しており、該コネクション
    の入力セルが複数の出力回線にブロードキャストされる
    ようにしたことを特徴とする請求項１〜請求項７の何れ
    かに記載のＡＴＭ交換機。
  9. 【請求項９】複数の入出力ポートを備えたスイッチ手段
    と、上記入出力ポートと入出力回線との間に設けられた
    複数の回線インターフェイスと、上記各回線インターフ
    ェイスと上記スイッチ手段とに接続された呼制御装置か
    らなり、各入力回線から受信した入力セルをそれぞれの
    ヘッダ部の内容に応じて決まる少なくとも１つの出力回
    線に振り分ける非同期転送モード（ＡＴＭ）交換機にお
    いて、 各回線インターフェイスが、 入力セルをコネクション対応に予め通常用方路として指
    定された出力回線に振り分けるための第１ヘッダ情報を
    発生する第１のヘッダ生成手段と、 各入力セルをコネクション対応に予め迂回用方路として
    指定された出力回線に振り分けるための第２ヘッダ情報
    を発生する第２のヘッダ生成手段と、 入力回線から受信した入力セル対応に、通常用方路の出
    力回線が正常な場合は上記第１のヘッダ生成手段で生成
    された第１ヘッダ情報を適用し、上記通常用方路の出力
    回線における障害または該出力回線に多重化されたコネ
    クション障害が発生した場合は、上記第２のヘッダ生成
    手段で生成された第２ヘッダ情報を適用して各入力セル
    のヘッダ部を選択的に変換するヘッダ変換手段とを備
    え、 上記スイッチ手段が、上記各入力ポートから受信した入
    力セルをヘッダ変換に適用されたヘッダ情報と対応する
    出力回線に振り分け動作するようにしたことを特徴とす
    るＡＴＭ交換機。
  10. 【請求項１０】前記ヘッダ変換手段が、ＡＴＭ交換機に
    収容された各出力回線毎に障害の有無を記憶するための
    状態記憶手段を備え、各入力セル毎に、前記第１のヘッ
    ダ生成手段で生成された第１ヘッダ情報で特定される出
    力回線の状態を上記状態記憶手段の記憶情報によって判
    定し、上記出力回線が正常な場合は上記第１ヘッダ情報
    を選択し、上記出力回線に障害があった場合は、前記第
    ２のヘッダ生成手段で生成したヘッダ情報を選択してヘ
    ッダ変換を行うことを特徴とする請求項９に記載のＡＴ
    Ｍ交換機。
  11. 【請求項１１】前記ヘッダ変換手段が、 ＡＴＭ交換機に収容された各出力回線毎に障害の有無を
    記憶するための状態記憶手段と、各入力セル毎に、前記
    第１のヘッダ生成手段で生成された第１ヘッダ情報で特
    定される第１の出力回線の状態を上記状態記憶手段の記
    憶情報によって判定するための手段と、前記第２のヘッ
    ダ生成手段に各入力セルのコネクション識別情報と出力
    回線の障害状況とによって決まるアドレス情報を与える
    ための手段とを備え、 上記第１の出力回線が正常な場合は上記第１ヘッダ情報
    を選択し、上記第１の出力回線に障害があった場合は、
    前記第２のヘッダ生成手段が上記アドレス情報に応じて
    生成した第２のヘッダ情報を選択して、ヘッダ変換を行
    うことを特徴とする請求項９に記載のＡＴＭ交換機。
  12. 【請求項１２】前記第２のヘッダ生成手段が、１つのコ
    ネクションについて、異なる迂回用出力回線と対応付け
    られた複数の第２ヘッダ情報のうちの１つを選択的に生
    成する機能を有し、 前記ヘッダ変換手段が、ＡＴＭ交換機に収容された各出
    力回線毎に障害の有無を記憶するための状態記憶手段
    と、各入力セル毎に、前記第１のヘッダ生成手段で生成
    された第１ヘッダ情報で特定される第１の出力回線の状
    態を上記状態記憶手段の記憶情報によって判定するため
    の手段と、前記第２のヘッダ生成手段に各入力セルのコ
    ネクション識別情報と出力回線の障害状況とによって決
    まるアドレス情報を与えるための手段とを備え、上記第
    １の出力回線が正常な場合は、上記第１ヘッダ情報を選
    択し、上記第１の出力回線に障害があった場合は、前記
    第２のヘッダ生成手段が上記アドレス情報に応じて生成
    した障害状況によって異なる第２のヘッダ情報を選択し
    て、ヘッダ変換を行うことを特徴とする請求項９に記載
    のＡＴＭ交換機。
  13. 【請求項１３】複数の入出力回線を収容した非同期転送
    モード（ＡＴＭ）交換機における出力パス切替方法であ
    って、 コネクション設定の際に、通常用方路となる出力回線の
    他に、該出力回線に障害が発生した場合に迂回用方路と
    なるべき少なくとも１つの出力回線を予めに指定してお
    き、該通常用および迂回用の各出力回線と対応して、入
    力セルのヘッダ変換に適用すべき複数のヘッダ情報を記
    憶手段に予め記憶し、 上記各入力回線からの入力セルの受信の都度、当該入力
    セルを出力すべき通常用方路の出力回線における障害ま
    たは該出力回線に多重化されたコネクション障害の有無
    に応じて、上記記憶手段に記憶してある通常用の出力回
    線または迂回用の出力回線と対応した何れかのヘッダ情
    報を選択的に適用して、上記入力セルのヘッダ変換を行
    い、 上記入力セルを上記ヘッダ変換に適用されたヘッダ情報
    と対応する出力回線に出力するようにしたことを特徴と
    するパス切替方法。
  14. 【請求項１４】前記ヘッダ情報をＡＴＭ交換機の各入出
    力回線に接続された回線インターフェイス部において記
    憶することを特徴とする請求項１３に記載のパス切替方
    法。
  15. 【請求項１５】前記ＡＴＭ交換機の何れかの出力回線で
    障害が発生または復旧した時、前記各回線インターフェ
    イス部において出力回線毎の障害状態を示す記憶情報を
    更新しておき、 各入力回線からの入力セルの受信の都度、当該入力セル
    を出力すべき通常用方路の出力回線における障害の有無
    を上記記憶情報に基づいて判断し、上記通常用方路の出
    力回線に障害が発生していた場合に、迂回用として指定
    してある出力回線と対応したヘッダ情報を適用して入力
    セルのヘッダ変換を行うことを特徴とする請求項１４に
    記載のパス切替方法。
  16. 【請求項１６】少なくとも１つのコネクションについ
    て、迂回用方路となるべき複数の出力回線を指定し、迂
    回用の各出力回線と対応して前記ヘッダ変換に適用すべ
    き複数のヘッダ情報を記憶しておき、 各入力回線からの入力セルの受信の都度、当該入力セル
    を出力すべき通常用方路の出力回線における障害の有無
    を上記記憶情報に基づいて判断し、上記通常用方路の出
    力回線に障害が発生していた場合に、迂回用となるべき
    出力回線における障害の発生状況に応じて、迂回用の何
    れかの出力回線と対応したヘッダ情報を選択し、前記入
    力セルのヘッダ変換を行うことを特徴とする請求項１３
    〜請求項１５の何れかに記載のパス切替方法。
  17. 【請求項１７】少なくとも１つのコネクションについ
    て、通常用方路となる複数の出力回線を指定し、各出力
    回線毎に迂回用方路となるべき出力回線を指定し、通常
    用および迂回用の各出力回線と対応して前記ヘッダ変換
    に適用すべきヘッダ情報を記憶しておき、 上記コネクションの入力セルが受信された時、当該入力
    セルを出力すべき通常用方路の複数の出力回線における
    障害の有無を前記障害有無を示す記憶情報に基づいて判
    断し、上記通常用方路の何れかの出力回線に障害が発生
    していた場合に、迂回用として指定してある出力回線と
    対応したヘッダ情報を適用し、障害のない出力回線につ
    いては通常用出力回線と対応したヘッダ情報を適用し、
    １つの入力セルを複数の出力回線にブロードキャストす
    ることを特徴とする請求項１３〜請求項１５の何れかに
    記載のパス切替方法。
  18. 【請求項１８】複数の入出力回線を備えた非同期転送モ
    ード（ＡＴＭ）ノード装置における１つの入力回線に挿
    入されるＡＴＭレイヤ処理装置であって、 コネクション対応に、通常時のヘッダ変換に適用される
    第１ヘッダ情報を発生する第１のヘッダ生成手段と、 コネクション対応に、出力回線障害時のヘッダ変換に適
    用される第２ヘッダ情報を発生する第２のヘッダ生成手
    段と、 入力回線から受信した入力セル対応に、通常時の出力回
    線が正常な場合は上記第１のヘッダ生成手段で生成され
    た第１ヘッダ情報を適用し、上記通常時の出力回線に障
    害が発生した場合は上記第２のヘッダ生成手段で生成さ
    れた第２ヘッダ情報を適用して、各入力セルのヘッダ部
    を選択的に変換するヘッダ変換手段とを備えたことを特
    徴とするＡＴＭレイヤ処理装置。
  19. 【請求項１９】前記ヘッダ変換手段が、前記ノード装置
    の各出力回線毎に障害の有無を記憶するための状態記憶
    手段を備え、各入力セル毎に、前記第１のヘッダ生成手
    段で生成された第１ヘッダ情報で特定される出力回線の
    状態を上記状態記憶手段の記憶情報によって判定し、上
    記出力回線が正常な場合は上記第１ヘッダ情報を選択
    し、上記出力回線に障害があった場合は、前記第２のヘ
    ッダ生成手段で生成したヘッダ情報を選択してヘッダ変
    換を行うことを特徴とする請求項１８に記載のＡＴＭレ
    イヤ処理装置。
  20. 【請求項２０】前記ヘッダ変換手段が、 前記ノード装置の各出力回線毎に障害の有無を記憶する
    ための状態記憶手段と、各入力セル毎に、前記第１のヘ
    ッダ生成手段で生成された第１ヘッダ情報で特定される
    第１の出力回線の状態を上記状態記憶手段の記憶情報に
    よって判定するための手段と、前記第２のヘッダ生成手
    段に各入力セルのコネクション識別情報と出力回線の障
    害状況とによって決まるアドレス情報を与えるための手
    段とを備え、 上記第１の出力回線が正常な場合は上記
    第１ヘッダ情報を選択し、上記第１の出力回線に障害が
    あった場合は、前記第２のヘッダ生成手段が上記アドレ
    ス情報に応じて生成した第２のヘッダ情報を選択して、
    ヘッダ変換を行うことを特徴とする請求項１８に記載の
    ＡＴＭレイヤ処理装置。
  21. 【請求項２１】前記状態記憶手段が、各出力回線の障害
    の有無を出力回線対応に表示ビットをもつビットマップ
    によって記憶し、前記判定手段が、前記第１の出力回線
    の状態を上記ビットマップによって判定することを特徴
    とする請求項２０に記載のＡＴＭレイヤ処理装置。
  22. 【請求項２２】前記ビットマップが、各出力回線の物理
    パスの障害、バーチャルパスまたはバーチャルチャネル
    の障害の状態により決定されることを特徴とする請求項
    ２１に記載のＡＴＭレイヤ処理装置。
JP7045249A 1995-03-06 1995-03-06 Ａｔｍ交換機およびパス切替方法 Pending JPH08242240A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7045249A JPH08242240A (ja) 1995-03-06 1995-03-06 Ａｔｍ交換機およびパス切替方法
US08/608,561 US5764624A (en) 1995-03-06 1996-02-28 Aim switching system and path changing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7045249A JPH08242240A (ja) 1995-03-06 1995-03-06 Ａｔｍ交換機およびパス切替方法

Publications (1)

Publication Number Publication Date
JPH08242240A true JPH08242240A (ja) 1996-09-17

Family

ID=12714000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7045249A Pending JPH08242240A (ja) 1995-03-06 1995-03-06 Ａｔｍ交換機およびパス切替方法

Country Status (2)

Country Link
US (1) US5764624A (ja)
JP (1) JPH08242240A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0866634A2 (en) * 1997-03-18 1998-09-23 Nec Corporation Broadcast packet transfer method in LAN emulation and an LSI device for same
JP2000151647A (ja) * 1998-11-17 2000-05-30 Oki Tsushin System Kk Ａｔｍ通信装置
US7058013B2 (en) 2000-04-12 2006-06-06 Juniper Networks, Inc. Header conversion technique in ATM switch
JP2008236306A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 中継装置、中継方法および中継プログラム
WO2009122521A1 (ja) * 2008-03-31 2009-10-08 富士通株式会社 データ転送装置、情報処理装置および制御方法
JP2022003791A (ja) * 2016-01-27 2022-01-11 オラクル・インターナショナル・コーポレイション 高性能コンピューティング環境においてスケーラブルなビットマップに基づくＰ＿Ｋｅｙテーブルをサポートするためのシステムおよび方法
US11716292B2 (en) 2016-01-27 2023-08-01 Oracle International Corporation System and method for supporting scalable representation of switch port status in a high performance computing environment
US12120043B2 (en) 2016-01-27 2024-10-15 Oracle International Corporation System and method for supporting scalable bit map based P_Key table in a high performance computing environment

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002516042A (ja) * 1996-01-31 2002-05-28 イプシロン ネットワークス インコーポレイテッド 伝送ネットワークにおいてパケットの経路指定とスイッチングとの間をダイナミックにシフトする改良された方法及び装置
US6167025A (en) * 1996-09-11 2000-12-26 Telcordia Technologies, Inc. Methods and apparatus for restoring connections in an ATM network
JP3011130B2 (ja) 1996-10-11 2000-02-21 日本電気株式会社 Ａｔｍ信号切替装置
AU752607B2 (en) * 1996-10-11 2002-09-26 Nec Corporation High speed transfer of failure information in an ATM network
US5898667A (en) * 1996-12-31 1999-04-27 Northern Telecom Limited SS7 network management primeship
ATE315861T1 (de) * 1997-02-18 2006-02-15 Cit Alcatel Leitwegumlenkungsverfahren in hierarchischen strukturierten netzwerken
JPH11127157A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd Ａｔｍ交換機
EP1040415A1 (en) * 1997-11-20 2000-10-04 Crosskeys Systems Corporation Object selection across multiple processes
US6065061A (en) * 1997-12-16 2000-05-16 Lucent Technologies Inc. Internet protocol based network architecture for cable television access with switched fallback
US6999459B1 (en) * 1998-07-10 2006-02-14 Pluris, Inc. System and method for facilitating recovery from communication link failures in a digital data network
KR100297590B1 (ko) * 1998-09-18 2001-08-07 서평원 교환기에서 스위치 네트워크의 경로 시험 방법
US6608813B1 (en) * 1998-11-04 2003-08-19 Agere Systems Inc Method and apparatus for achieving fault tolerance in packet switching systems with inverse multiplexing
US6424629B1 (en) * 1998-11-23 2002-07-23 Nortel Networks Limited Expediting reconvergence in a routing device
US6718415B1 (en) * 1999-05-14 2004-04-06 Acqis Technology, Inc. Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers
US6751190B1 (en) * 1999-05-18 2004-06-15 Cisco Technology, Inc. Multihop nested tunnel restoration
US7233569B1 (en) * 1999-05-19 2007-06-19 Cisco Technology, Inc. Tunnel reroute
US20030142678A1 (en) * 2000-07-28 2003-07-31 Chan Eric L. Virtual path ring protection method and apparatus
US7058009B1 (en) * 2000-09-15 2006-06-06 Pluris, Inc. Router-level automatic protection switching
JP2003338835A (ja) * 2002-05-20 2003-11-28 Fujitsu Ltd パケットスイッチ及び方法
WO2004051957A1 (de) * 2002-11-29 2004-06-17 Siemens Aktiengesellschaft Verfahren zur umleitung von datenpaketen bei lokal erkannten linkausfällen
US7336622B1 (en) 2003-09-08 2008-02-26 Cisco Technology, Inc. Method and system for resolving switch number conflicts in a stackable switch system
JP4485309B2 (ja) * 2004-09-28 2010-06-23 富士通株式会社 ネットワーク障害の影響を解析する装置
JP4428184B2 (ja) * 2004-10-04 2010-03-10 株式会社日立製作所 検索テーブル高速切替方式およびパケット転送装置
US8018844B2 (en) * 2005-08-24 2011-09-13 International Business Machines Corporation Reliable message transfer over an unreliable network
US8677007B2 (en) * 2006-08-03 2014-03-18 Citrix Systems, Inc. Systems and methods for bypassing an appliance
JP4866335B2 (ja) * 2007-11-28 2012-02-01 富士通株式会社 中継装置，試験装置，試験方法，及び試験プログラム
US8885475B2 (en) * 2010-09-10 2014-11-11 Fujitsu Limited Method and system for virtualized forwarding
US9049233B2 (en) 2012-10-05 2015-06-02 Cisco Technology, Inc. MPLS segment-routing
US10587505B1 (en) 2012-12-27 2020-03-10 Sitting Man, Llc Routing methods, systems, and computer program products
US10447575B1 (en) 2012-12-27 2019-10-15 Sitting Man, Llc Routing methods, systems, and computer program products
US10419334B1 (en) 2012-12-27 2019-09-17 Sitting Man, Llc Internet protocol routing methods, systems, and computer program products
US10404583B1 (en) 2012-12-27 2019-09-03 Sitting Man, Llc Routing methods, systems, and computer program products using multiple outside-scope identifiers
US10476787B1 (en) 2012-12-27 2019-11-12 Sitting Man, Llc Routing methods, systems, and computer program products
US10904144B2 (en) 2012-12-27 2021-01-26 Sitting Man, Llc Methods, systems, and computer program products for associating a name with a network path
US10419335B1 (en) 2012-12-27 2019-09-17 Sitting Man, Llc Region scope-specific outside-scope indentifier-equipped routing methods, systems, and computer program products
US10374938B1 (en) 2012-12-27 2019-08-06 Sitting Man, Llc Routing methods, systems, and computer program products
US10397101B1 (en) 2012-12-27 2019-08-27 Sitting Man, Llc Routing methods, systems, and computer program products for mapping identifiers
US10404582B1 (en) 2012-12-27 2019-09-03 Sitting Man, Llc Routing methods, systems, and computer program products using an outside-scope indentifier
US10411998B1 (en) 2012-12-27 2019-09-10 Sitting Man, Llc Node scope-specific outside-scope identifier-equipped routing methods, systems, and computer program products
US10212076B1 (en) 2012-12-27 2019-02-19 Sitting Man, Llc Routing methods, systems, and computer program products for mapping a node-scope specific identifier
US10397100B1 (en) 2012-12-27 2019-08-27 Sitting Man, Llc Routing methods, systems, and computer program products using a region scoped outside-scope identifier
US10411997B1 (en) 2012-12-27 2019-09-10 Sitting Man, Llc Routing methods, systems, and computer program products for using a region scoped node identifier
US9537718B2 (en) 2013-03-15 2017-01-03 Cisco Technology, Inc. Segment routing over label distribution protocol
US9806897B2 (en) 2013-09-17 2017-10-31 Cisco Technology, Inc. Bit indexed explicit replication forwarding optimization
US11451474B2 (en) 2013-09-17 2022-09-20 Cisco Technology, Inc. Equal cost multi-path with bit indexed explicit replication
EP3047604B1 (en) 2013-09-17 2021-03-24 Cisco Technology, Inc. Bit indexed explicit replication
US9438432B2 (en) 2013-09-17 2016-09-06 Cisco Technology, Inc. Bit indexed explicit replication packet encapsulation
US10003494B2 (en) 2013-09-17 2018-06-19 Cisco Technology, Inc. Per-prefix LFA FRR with bit indexed explicit replication
US10461946B2 (en) 2013-09-17 2019-10-29 Cisco Technology, Inc. Overlay signaling for bit indexed explicit replication
US9544230B2 (en) 2013-09-17 2017-01-10 Cisco Technology, Inc. Migration support for bit indexed explicit replication
US10218524B2 (en) 2013-09-17 2019-02-26 Cisco Technology, Inc. Bit indexed explicit replication for layer 2 networking
US9762488B2 (en) 2014-03-06 2017-09-12 Cisco Technology, Inc. Segment routing extension headers
US9807001B2 (en) 2014-07-17 2017-10-31 Cisco Technology, Inc. Segment routing using a remote forwarding adjacency identifier
US9906378B2 (en) 2015-01-27 2018-02-27 Cisco Technology, Inc. Capability aware routing
US10341221B2 (en) 2015-02-26 2019-07-02 Cisco Technology, Inc. Traffic engineering for bit indexed explicit replication
CN107404439B (zh) * 2016-05-18 2020-02-21 华为技术有限公司 用于重定向数据流的方法和系统、网络设备和控制设备
US10263881B2 (en) 2016-05-26 2019-04-16 Cisco Technology, Inc. Enforcing strict shortest path forwarding using strict segment identifiers
US11032197B2 (en) 2016-09-15 2021-06-08 Cisco Technology, Inc. Reroute detection in segment routing data plane
US10630743B2 (en) 2016-09-23 2020-04-21 Cisco Technology, Inc. Unicast media replication fabric using bit indexed explicit replication
US10637675B2 (en) 2016-11-09 2020-04-28 Cisco Technology, Inc. Area-specific broadcasting using bit indexed explicit replication
US10447496B2 (en) 2017-03-30 2019-10-15 Cisco Technology, Inc. Multicast traffic steering using tree identity in bit indexed explicit replication (BIER)
US10164794B2 (en) 2017-04-28 2018-12-25 Cisco Technology, Inc. Bridging of non-capable subnetworks in bit indexed explicit replication
US11140074B2 (en) 2019-09-24 2021-10-05 Cisco Technology, Inc. Communicating packets across multi-domain networks using compact forwarding instructions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434864A (en) * 1991-01-25 1995-07-18 Digital Equipment Corporation Encapsulation of an address within a forwarded frame in a computer communications system
US5398236A (en) * 1993-05-26 1995-03-14 Nec America, Inc. Asynchronous transfer mode link recovery mechanism
JP3095314B2 (ja) * 1993-08-31 2000-10-03 株式会社日立製作所 パス切替方式

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0866634A2 (en) * 1997-03-18 1998-09-23 Nec Corporation Broadcast packet transfer method in LAN emulation and an LSI device for same
EP0866634A3 (en) * 1997-03-18 2000-01-05 Nec Corporation Broadcast packet transfer method in LAN emulation and an LSI device for same
JP2000151647A (ja) * 1998-11-17 2000-05-30 Oki Tsushin System Kk Ａｔｍ通信装置
US7058013B2 (en) 2000-04-12 2006-06-06 Juniper Networks, Inc. Header conversion technique in ATM switch
US8154994B2 (en) 2000-04-12 2012-04-10 Juniper Networks, Inc. Header conversion technique
JP2008236306A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 中継装置、中継方法および中継プログラム
WO2009122521A1 (ja) * 2008-03-31 2009-10-08 富士通株式会社 データ転送装置、情報処理装置および制御方法
JP2022003791A (ja) * 2016-01-27 2022-01-11 オラクル・インターナショナル・コーポレイション 高性能コンピューティング環境においてスケーラブルなビットマップに基づくＰ＿Ｋｅｙテーブルをサポートするためのシステムおよび方法
US11716292B2 (en) 2016-01-27 2023-08-01 Oracle International Corporation System and method for supporting scalable representation of switch port status in a high performance computing environment
US11770349B2 (en) 2016-01-27 2023-09-26 Oracle International Corporation System and method for supporting configurable legacy P_Key table abstraction using a bitmap based hardware implementation in a high performance computing environment
US12120043B2 (en) 2016-01-27 2024-10-15 Oracle International Corporation System and method for supporting scalable bit map based P_Key table in a high performance computing environment

Also Published As

Publication number Publication date
US5764624A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
JPH08242240A (ja) Ａｔｍ交換機およびパス切替方法
KR0136068B1 (ko) Atm통신장치에 사용되는 경로전환방법 및 시스템
JP3445802B2 (ja) Ａｔｍネットワークにおけるマルチポイント・ツー・ポイント通信のための方法及び装置
US6775706B1 (en) Multi-protocol switching system, line interface and multi-protocol processing device
EP0441787B1 (en) Communication switching element for transferring cells divided into subcells
CA2067596C (en) System for monitorimg atm cross-connecting apparatus by inside-apparatus monitoring cell
KR0132959B1 (ko) 비동기 전달모드(atm)망에서 비연결형 데이터 서비스 제공을 위한 비연결형 서버
JP3109591B2 (ja) Ａｔｍ交換機
EP1064749A1 (en) Independently sizable memory pages for a plurality of connection id types in a network switch
JPH08181710A (ja) リング型ａｔｍネットワークシステム
JPH08195745A (ja) パス切替装置およびパス切替方法
US6643267B1 (en) Method and apparatus for tracing a virtual connection
EP0961443B1 (en) Switching system comprising a mask mechanism for altering the internal routing process
US20020075798A1 (en) Atm switching unit
US7061870B2 (en) Method and system of transmitting loopback cells through a switching node of an asynchronous transfer mode (ATM) network
JP3168945B2 (ja) Ａｔｍ伝送回線切替方式
JP2000031986A (ja) パス切替回路及びパス切替方法
JP2856505B2 (ja) バーチャルパス切り替え装置
US6990066B1 (en) Method for using a pre-configured ATM switch and traffic discard to facilitate UPSR selection
JP2950254B2 (ja) Ａｔｍ通信装置
JP3026420B2 (ja) Ａｔｍスイッチ
JPH04222138A (ja) 切替方法
KR930007017B1 (ko) 인터커넥션 네트워크 스위칭소자
US6987759B1 (en) Method for using a pre-configured TDM switch and traffic discard to facilitate UPSR selection
JPH03175846A (ja) パケット交換方式