JP3026420B2 - Ａｔｍスイッチ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡＴＭ(Asychronous
Transfer Mode) 通信網に利用する。本発明はＡＴＭ交
換機に利用するに適する。

【０００２】

【従来の技術】ＡＴＭ通信網では、セルと呼ばれる固定
長パケットを用いて通信を行っている。ＡＴＭスイッチ
は、このセルをそのヘッダに書込まれている宛先情報に
したがって所望の出力方路に交換接続するためのもので
ある。この従来例のＡＴＭスイッチを図２３を参照して
説明する。図２３は従来例装置のブロック構成図であ
る。図２３において符号１−１および１−２はセルベー
スでルーティングを行うセルフルーティングスイッチ、
符号２−１〜２−４は例えば１５０Ｍｂ／ｓの伝送路を
終端するラインユニット（ＬＵ）、符号３−０〜３−３
は現用系または予備系を識別するアクトビットをセルの
ヘッダに付与するアクトビット付与回路、符号４−０〜
４−７はアクトビットが記載されているセルのみを通過
させるアクトフィルタ、符号６−０および６−１は出力
側のラインユニット２−３または２−４の番号を付与し
当該セルを所望の出力ポートに出力するためのヘッダ付
与部、符号７−０〜７−３は２：１のマルチプレクサの
機能を実現するバッファ、符号８−０および８−１は１
６×１６のスイッチである。

【０００３】図２３を用いて従来例のＡＴＭスイッチの
動作原理を説明する。ＡＴＭスイッチは、ラインユニッ
ト２−１〜２−４およびセルフルーティングスイッチ１
−１および１−２を０系（＃０）および１系（＃１）の
２系統構成としており、０系もしくは１系のいずれか一
方を現用系、他方を予備系として故障時に備える構成で
ある。

【０００４】図２３において、入力側のラインユニット
２−１および２−２は０系（＃０）を現用系としてお
り、アクトビット付与回路３−０により通過セルに
“１”をアクトビットとして付与する。セルフルーティ
ングスイッチ１−１および１−２はアクトフィルタ４−
０〜４−３を含み、到着するセルのうちアクトビットが
付与されているセルのみ通過させる構成である。

【０００５】セルフルーティングスイッチ１−１および
１−２は１系（＃１）のセルフルーティングスイッチ１
−２を現用系としている。セルフルーティングスイッチ
１−２のアクトフィルタ４−２において、ラインユニッ
ト２−１のアクトビット付与回路３−０により付与され
たアクトビットは読み取られるが、このとき、アクトビ
ットは一度削除される。その後に、スイッチ８−１によ
りルーティングされたセルは、後段の出力側のラインユ
ニット２−３および２−４に送出される前に、アクトビ
ット付与回路３−３により再びアクトビットを付与され
る。

【０００６】出力側のラインユニット２−３および２−
４は入力側と同じく＃０系を現用系としており、アクト
フィルタ４−４および４−５により現用系のセルフルー
ティングスイッチ１−２から到来するアクトビットが付
与されたセルを選択することができる。

【０００７】このようにアクトビットの付与により送り
側で現用系を指定することができる。すなわち、入力側
のラインユニット２−１に故障が発生した場合には、入
力側のラインユニット２−１のアクトビット付与回路３
−０において付与していたアクトビットをラインユニッ
ト２−２のアクトビット付与回路３−１において付与す
るように制御する。また、セルフルーティングスイッチ
１−２に故障が発生した場合には、アクトビット付与回
路３−３において付与していたアクトビットをアクトビ
ット付与回路３−２において付与するように制御する。
出力側のラインユニット２−３に故障が発生した場合に
は、バッファ７−２からのセルの読出しを停止し、バッ
ファ７−３からセルを読出すように制御する。このよう
にしてアクトビットの付与体系を瞬時に切替えることに
より、無瞬断で現用系から予備系に切替えることができ
る。図２４は従来例の２系統動作の概念図である。現用
系（ＡＣＴ）と予備系（ＳＴＢ）が完全に分離して設け
られているため故障発生時の信頼性は高い。

【０００８】

【発明が解決しようとする課題】このような従来例装置
では、例えば信頼性をさほど必要としない回線が混在し
ても、ラインユニットおよびセルフルーティングスイッ
チは２系統化されており、１系統として用いることはで
きない。そのため、信頼性をさほど必要としない回線の
ユーザに対しても、従来例で説明したような高い信頼性
を確保するための冗長な設備を備えた高価な回線を利用
してもらうしかなく、ユーザによっては経済的に不満を
感じる場合がある。

【０００９】本発明は、このような背景に行われたもの
であって、回線の信頼性をユーザが自由に選択して利用
することができるＡＴＭスイッチを提供することを目的
とする。本発明は、通信品質に適応した経済的な回線を
利用することができるＡＴＭスイッチを提供することを
目的とする。本発明は、回線を１系統２回線としても、
２系統１回線としても適応的に用いることができるＡＴ
Ｍスイッチを提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、回線を１系統
２回線としても、２系統１回線としても適応的に用いる
ことができることを最も主要な特徴とする。これによ
り、例えば２系統化された１６×１６のＡＴＭスイッチ
を１系統の３２×３２のＡＴＭスイッチとして用いるこ
とができる。

【００１１】すなわち、本発明はＡＴＭスイッチであっ
て、入力に到来するセルをその宛先にしたがってｋ個の
ポートに分配接続するセルフルーティングスイッチを現
用系および予備系として２系統備え、このセルフルーテ
ィングスイッチは前記入力に到来するセルのアクトビッ
トにしたがって一方を現用系に他方を予備系に分配する
アクトフィルタを備え、前記ｋ個のポートにはそれぞれ
現用系および予備系の出力回線が接続されたＡＴＭスイ
ッチである。本発明の特徴とするところは、入力に設け
られ互いに独立な２系統のセルを取込みその２系統のセ
ルのいずれにも現用系を示すアクトビットを付与する手
段と、前記セルに系選択ビットを設けこの系選択ビット
に２系統のセルを識別する系選択ビットを付与する手段
と、前記ｋ個のポートのそれぞれに接続されこの系選択
ビットにしたがって２系統のセルを識別する手段とを備
えたところにある。

【００１２】これにより、本来は現用系または予備系と
して用意された二つの系を双方ともに現用系としてそれ
ぞれ異なる回線を収容する２つの１系統として用いるこ
とができる。異なる回線から送出されるセルにはそれぞ
れ異なる系であることを示す系選択ビットを付与する。
この系選択ビットにしたがってセルの所望の出力方路が
選択されて出力される。

【００１３】前記セルフルーティングスイッチの入力側
に到来するセルの前記系選択ビットを識別し、自己に係
る系選択ビット以外の系選択ビットを有するセルを廃棄
する手段を備えるようにしてもよい。

【００１４】このようにすれば、セルフルーティングス
イッチの入力側において、後段で廃棄されるべきセルを
あらかじめ廃棄することができる。したがって、スイッ
チの処理速度を高速化することなく本発明のＡＴＭスイ
ッチを実現することができる。

【００１５】セルに前記２系統のセルフルーティング・
スイッチが共に現用系として動作しているかを表示する
動作モードビットを設け、前記セルフルーティングスイ
ッチの入力側で到来するセルにこの動作モードビットに
現状の動作モードを付与する手段を備えるようにしても
よい。このとき、前記ｋ個のポートにはこの動作モード
ビットにしたがって送出セルに前記アクトビットを付与
する手段を備えることができる。

【００１６】これにより、ＡＴＭスイッチが従来例で示
したように２系統化されているのか、あるいは、本発明
で実現可能となる１系統化されているのかを示すビット
をセルに付与することにより、本発明のＡＴＭスイッチ
の使い勝手がさらに向上する。例えば、出力ポートにこ
の動作モードビットにしたがって送出セルに前記アクト
ビットを付与する手段を備えれば、２系統化されている
場合には、不要なアクトビットの付与を避けることがで
きる。

【００１７】前記セルフルーティングスイッチの入力側
で到来するセルの前記動作モードビットを識別し、この
動作モードビットが共に現用系として動作していること
を示すときには、前記２系統のセルフルーティングスイ
ッチはそれぞれ互いに異なる入力ルートに到来するセル
を廃棄する手段を備えてもよい。

【００１８】これにより、本発明で実現可能となる１系
統化の場合には、２つのセルフルーティングスイッチは
それぞれ互いに異なる入力ルートに到来するセルを廃棄
することができるので、セルフルーティングスイッチに
不要な負荷をかけることを避けることができる。

【００１９】本発明のＡＴＭスイッチにおいて、前記２
系統のそれぞれにそれぞれ２つのバーチャルチャネルを
設定し、前記互いに独立な２系統のセルを同一系統の２
つのバーチャルチャネルに接続し、接続が行われない系
統の二つのバーチャルチャネルを予備系とすることもで
きる。

【００２０】これにより、ＡＴＭスイッチの要部だけを
選択的に従来例と同様に２系統化して用いることもでき
る。例えば、前記２系統のそれぞれにそれぞれ２つのバ
ーチャルチャネルを設定し、入力する１系統のセルをコ
ピーして同一系統の２つのバーチャルチャネルに接続す
るといったこともできる。このとき、前記入力する１系
統のセルは、前記ｋ個のポートの一つに現れるセルであ
ることができる。この場合には、セルをコピーする部分
を２系統化して信頼性を向上させて用いればよい。

【００２１】

【発明の実施の形態】

【００２２】

【実施例】

（第一実施例）本発明第一実施例を図１ないし図４を参
照して説明する。図１は本発明第一実施例装置のブロッ
ク構成図である。図２は系選択フィルタ５−５〜５−８
のブロック構成図である。図３は本発明第一実施例のＡ
ＴＭセルフォーマットである。図４はヘッダ付与部６−
０および６−１のブロック構成図である。

【００２３】本発明はＡＴＭスイッチであって、入力側
のラインユニット２−１または２−２に到来するセルを
その宛先にしたがってｋ個のポートに分配接続するセル
フルーティングスイッチ１−１および１−２を現用系お
よび予備系として２系統備え、このセルフルーティング
スイッチ１−１および１−２は前記入力に到来するセル
のアクトビットにしたがって一方を現用系に他方を予備
系に分配するアクトフィルタ４−０〜４−３を備え、前
記ｋ個のポートにはそれぞれ現用系および予備系の出力
回線を収容するラインユニット２−３および２−４が接
続されたＡＴＭスイッチである。

【００２４】ここで、本発明の特徴とするところは、入
力に設けられ互いに独立な２系統のセルを取込みその２
系統のセルのいずれにも現用系を示すアクトビットを付
与する手段としてのアクトビット付与回路３−０および
３−１と、前記セルに系選択ビットを設けこの系選択ビ
ットに２系統のセルを識別する系選択ビットを付与する
手段としてのヘッダ付与部６−０および６−１と、前記
ｋ個のポートのそれぞれに接続されこの系選択ビットに
したがって２系統のセルを識別する手段としての系選択
フィルタ５−５〜５−８とを備えたところにある。

【００２５】セルフルーティングスイッチ１−１および
１−２、ラインユニット２−１〜２−４、アクトビット
付与回路３−０〜３−３、アクトフィルタ４−０〜４−
７、バッファ７−０〜７−３、スイッチ８−０および８
−１、伝送路９−０および９−１は従来例において既に
説明したＡＴＭスイッチと同じものである。

【００２６】５−５〜５−８は到着セルのヘッダ中の系
選択ビットにより通過または廃棄を決定する系選択フィ
ルタである。６−０および６−１はスイッチ８−０およ
び８−１の回線ポート用ルーティングビットと、上記系
を指定する系選択ビットを付与するためのヘッダ付与部
である。

【００２７】図４に示すように、ヘッダ付与部６−０お
よび６−１では、セル終端部６２において入力されたセ
ルを終端し、ルーティングテーブル６３にしたがってセ
ルにルーティングビットを付与する。さらに、系選択レ
ジスタ６１によりセルに系選択ビットを付与する。

【００２８】系選択フィルタ５−５〜５−８では、入力
されたセルのヘッダ部に含まれる系選択ビットを系ビッ
ト保持部５７により読取り保持する。系指示レジスタ５
１に記憶されている系選択ビット情報と、この系選択ビ
ットとを系一致判定部５４により比較し、その結果にし
たがって廃棄通過判定部５６がセルの廃棄または通過を
制御する。

【００２９】入力側のラインユニット２−１および２−
２、セルフルーティングスイッチ１−１および１−２、
出力側のラインユニット２−３および２−４を２系統と
して用いる場合は、ラインユニット２−１および２−２
のアクトビット付与回路３−０および３−１と、セルフ
ルーティングスイッチ１−１および１−２のアクトビッ
ト付与回路３−２および３−３においてアクトビットを
従来例と同様に、いずれか一方の系統だけに付与し、ラ
インユニット２−３および２−４では系選択フィルタ５
−５〜５−８を無視して動作させることにより、従来例
で示したＡＴＭスイッチと同様の動作を行うことができ
る。この場合には、図２に示すスルーモード設定レジス
タ５０に“１”を設定して全てのセルを無条件に通過さ
せる。なお、この場合には、予備系に指定された側のラ
インユニット２−２、セルフルーティングスイッチ１−
１、ラインユニット２−４は休止状態としておく。

【００３０】本発明の特徴である１系統の２回線として
用いる場合は、伝送路９−０および９−１に全く独立な
１５０Ｍｂ／ｓのＡＴＭ回線が到着する。ヘッダ付与部
６−０および６−１では図３に示すように、スイッチ８
−０または８−１の“０〜１５”のポートを指定するル
ーティングビットを付与する。さらに、現用系もしくは
予備系を指定するアクトビットを付与し、出力側のライ
ンユニット２−３（現用系、＃０）または２−４（予備
系、＃１）を指定する系選択ビットを付与する。

【００３１】１系統の２回線として用いる場合には、両
系の入力側のラインユニット２−１および２−２ではア
クトビット付与回路３−０および３−１を用いて両系と
もアクトビットを付与する。なお、この場合には、ライ
ンユニット２−１〜２−４、セルフルーティングスイッ
チ１−１および１−２の両系とも稼働状態とする。

【００３２】現用系＃１側のセルフルーティングスイッ
チ１−２では、ラインユニット２−１および２−２から
送出された全てのセルがアクトフィルタ４−０〜４−３
を通過して入力される。

【００３３】現用系のセルフルーティングスイッチ１−
２では、アクトフィルタ４−２または４−３を通過した
セルはバッファ７−１に一時蓄積される。バッファ７−
１から読出されたセルはスイッチ８−１によりルーティ
ングビットにより指定されたポート“０〜１５”のいず
れかに出力される。出力されたセルはアクトビット付与
回路３−３に入力されて再びアクトビットが付与され
る。このセルは出力側のラインユニット２−３および２
−４に入力されてそれぞれアクトフィルタ４−４〜４−
７を通過する。アクトフィルタ４−４〜４−７を通過し
たセルは系選択フィルタ５−５〜５−８に入力される。
ここで、系選択ビットにしたがい、系選択ビットにより
指定された方のラインユニット２−３または２−４に入
力したセル以外のセルは廃棄される。このようにして、
ラインユニット２−３または２−４に入力されたセル
は、系選択ビットによりあらかじめ指定されたいずれか
一方のラインユニット２−３または２−４のバッファ７
−２または７−３に蓄積された後に、出力回線に出力さ
れる。

【００３４】同様に、予備系のセルフルーティングスイ
ッチ１−１では、アクトフィルタ４−０または４−１を
通過したセルはバッファ７−０に一時蓄積される。バッ
ファ７−０から読出されたセルはスイッチ８−０により
ルーティングビットにより指定されたポート“０〜１
５”のいずれかに出力される。出力されたセルはアクト
ビット付与回路３−２に入力されて再びアクトビットが
付与される。このセルは出力側のラインユニット２−３
および２−４に入力されてそれぞれアクトフィルタ４−
４〜４−７を通過する。アクトフィルタ４−４〜４−７
を通過したセルは系選択フィルタ５−５〜５−８に入力
される。ここで、系選択ビットにしたがい、系選択ビッ
トにより指定された方のラインユニット２−３または２
−４に入力したセル以外のセルは廃棄される。このよう
にして、ラインユニット２−３または２−４に入力され
たセルは、系選択ビットによりあらかじめ指定されたい
ずれか一方のラインユニット２−３または２−４のバッ
ファ７−２または７−３に蓄積された後に、出力回線に
出力される。

【００３５】図５ないし図８を参照して各動作モードの
動作例を説明する。図５は２系統動作モードを示す構成
図である。図６は１系統動作モードを示す構成図であ
る。図７は１系統動作モードを示す概念図である。図８
は１系統および２系統動作モードを比較して示す概念図
である。図５に示すように、２系統動作モードでは、ラ
インユニット２−１〜２−４、セルフルーティングスイ
ッチ１−１および１−２がそれぞれ２系統化されている
ため、従来例で説明したように、冗長な構成を用いて故
障発生時の信頼性の高いＡＴＭスイッチを実現してい
る。図６に示すように、１系統動作モードでは、ライン
ユニット２−１および２−２にそれぞれ異なる回線が接
続されており、現用予備切替えの構成はとっていない。
さらに、セルフルーティングスイッチ１−１および１−
２においても、それぞれ異なる回線をルーティングして
おり、現用予備切替えの構成はとっていない。図７に示
すように、１系統動作モードでは、ラインユニット２−
１および２−２にそれぞれ異なる回線が接続される。図
７の例では、伝送路９−０および９−１にそれぞれ２つ
のバーチャルチャネルが設定されている。図８に示すよ
うに、１系統動作モードでは、例えば現用系（＃１）の
セルフルーティングスイッチ１−２が故障したときに
は、ラインユニット２−２に収容されている伝送路９−
１のトラヒックは不通となるが、これはあらかじめユー
ザに了解を得ていることである。

【００３６】このように信頼性を必要としていないライ
ンユニット２−１および２−２は、たまたまセルフルー
ティングスイッチ１−１および１−２の予備系が動作可
能のときだけ、そこのリソースを用いてスイッチングで
きるため、経済的である。

【００３７】（第二実施例）本発明第二実施例は、図１
に示した本発明第一実施例の構成におけるスイッチ８−
０および８−１のセル転送速度を２倍とした。１系統２
回線で動作させた場合には、スイッチ８−０または８−
１にラインユニット２−１および２−２のトラヒックが
集中する場合がある。このような場合にも対応できるよ
うにしたものである。したがって、本発明第一実施例に
おけるスイッチ８−０および８−１の動作速度は１５０
Ｍｂ／ｓであったが、本発明第二実施例では３００Ｍｂ
／ｓとした。

【００３８】（第三実施例）本発明第三実施例を図９を
参照して説明する。図９は本発明第三実施例装置のブロ
ック構成図である。本発明第三実施例は、本発明第一実
施例または本発明第二実施例の構成のように、１系統２
回線で動作させた場合にもスイッチ８−０または８−１
にセルのトラヒックが集中することがないように構成し
たことを特徴とする。これを実現するために、本発明第
三実施例では、セルフルーティングスイッチ１−１およ
び１−２のアクトフィルタ４−０〜４−３とバッファ７
−０および７−１との間に系選択フィルタ５−１〜５−
４を介挿した。これにより、バッファ７−０または７−
１にセルが入力する以前の段階で、ラインユニット２−
３または２−４のいずれに入力するセルかを識別するこ
とができる。例えば、セルフルーティングスイッチ１−
１は、ラインユニット２−３に入力するセルを扱い、セ
ルフルーティングスイッチ１−２は、ラインユニット２
−４に入力するセルを扱うとあらかじめ定めておけば、
異なる系選択ビットを有するセルを廃棄することができ
る。このために、スイッチ８−０または８−１にセルの
トラヒックが集中するといった事態を回避することがで
きる。

【００３９】（第四実施例）本発明第四実施例を図１０
を参照して説明する。図１０は本発明第四実施例装置の
ブロック構成図である。図１０において符号１０−１お
よび１０−２は選択的アクトビット付与部である。図１
３は選択的アクトビット付与部１０−１および１０−２
のブロック構成図である。選択的アクトビット付与部１
０−１および１０−２では、１系統動作しているライン
ユニット２−１または２−２より発出したセルの場合で
かつセルフルーティングスイッチ１−１または１−２が
予備系の場合にアクトビットを付与する。この場合に
は、２系統動作しているラインユニット２−１または２
−２より発出されるセルは、系選択ビットを“Ｄｏｎ’
ｔｃａｒｅ”として扱うことが可能である。動作モード
識別子終端部１６によりセルのヘッダ部に含まれる動作
モードビットを読取り、アクトスタンバイレジスタ１７
に記憶されている動作モードビット情報にしたがって、
アクトビット付与部１８がセルにアクトビットを選択的
に付与する。

【００４０】本発明第四実施例を実現するためには、ヘ
ッダ付与部６−０および６−１において、１系統動作を
行っているか、あるいは２系統動作を行っているかを識
別するための動作モードビットを付与する必要がある。
図１１は本発明第四実施例におけるヘッダ付与部６−０
および６−１のブロック構成図である。図１２は本発明
第四実施例におけるヘッダの構成を示す図である。図１
１に示す動作モードレジスタ６０により、図１２に示す
動作モードビットを現状の動作モードにしたがってセル
のヘッダに付与する。これにより、選択的アクトビット
付与部１０−１および１０−２の動作モード識別子終端
部１６は、１系統動作を行っているか、あるいは２系統
動作を行っているかを識別することができる。

【００４１】（第五実施例） 本発明第五実施例を図１４および図１５を参照して説明
する。図１４は本発明第五実施例装置のブロック構成図
である。図１５は動作モード識別フィルタ５−１１およ
び５−２２のブロック構成図である。

【００４２】本発明第五実施例は、本発明第二実施例〜
本発明第四実施例におけるセルフルーティングスイッチ
１−１および１−２の系選択フィルタ５−１〜５−４に
代えて、動作モード識別フィルタ５−１１および５−２
２を備えたことを特徴とする。

【００４３】動作モード識別フィルタ５−１１および５
−２２は、到着セルのヘッダ中の図１２に示した動作モ
ードビットにより通過または廃棄を決定する。動作モー
ド識別フィルタ５−１１および５−２２では、動作モー
ドビットを用いて、２系統モードで動作しているセルは
通過させ、１系統モードで通過しているセルは廃棄す
る。

【００４４】動作モード識別フィルタ５−１１および５
−２２に入力されたセルは、動作モードビット保持部５
２により、そのヘッダ部に含まれる動作モードビットが
読込まれて保持される。２系統化モードビットレジスタ
５３に記憶されている２系統化の動作モードビット情報
と、この動作モードビット保持部５２に保持されている
動作モードビットとを系一致判定部５４により比較判定
し、廃棄通過判定部５６によりセルの廃棄または通過を
制御する。

【００４５】入力側のラインユニット２−１および２−
２、セルフルーティングスイッチ１−１および１−２、
出力側のラインユニット２−３および２−４を２系統化
して用いる場合は、ラインユニット２−１および２−２
のアクトビット付与回路３−０および３−１と、セルフ
ルーティングスイッチ１−１および１−２のアクトビッ
ト付与回路３−２および３−３においてアクトビットを
従来例と同様に付与し、セルフルーティングスイッチ１
−１および１−２では動作モード識別フィルタ５−１１
および５−２２を無視して動作させ、ラインユニット２
−３および２−４では系選択フィルタ５−５〜５−８を
無視して動作させることにより、従来例で示したＡＴＭ
スイッチと同様の動作を行うことができる。

【００４６】１系統２回線として用いる場合は、伝送路
９−０および９−１に全く独立な１５０Ｍｂ／ｓのＡＴ
Ｍ回線が到着する。ヘッダ付与部６−０および６−１で
は図１２に示すように、出力側の“０〜１５”のポート
を指定するルーティングビットを付与し、さらに現用系
もしくは予備系を指定するアクトビットを付与する。ま
た、１系統もしくは２系統動作していることを識別する
動作モードビットを付与し、出力側のラインユニット２
−３または２−４を指定する系選択ビットを付与する。

【００４７】１系統２回線として用いる場合には、両系
の入力側のラインユニット２−１および２−２ではアク
トビット付与回路３−０および３−１を用いて両系とも
アクトビットを付与する。現用系＃１側のセルフルーテ
ィングスイッチ１−２では、ラインユニット２−１およ
び２−２から送出された全てのセルがアクトフィルタ４
−０〜４−３を通過して入力される。現用系のセルフル
ーティングスイッチ１−２では、この後にアクトフィル
タ４−２を通過したセルは動作モード識別フィルタ５−
２２により廃棄され、アクトフィルタ４−３を通過した
セルのみがルーティング（スイッチ）される。その後
に、アクトビット付与回路３−３で再びアクトビットが
付与される。予備系＃０側のセルフルーティングスイッ
チ１−１では、アクトフィルタ４−１を通過したセルは
動作モード識別フィルタ５−１１により廃棄され、アク
トフィルタ４−０を通過したセルのみがルーティング
（スイッチ）される。その後に、アクトビット付与回路
３−２で再びアクトビットが付与される。

【００４８】一方、出力側のラインユニット２−３およ
び２−４はアクトフィルタ４−４〜４−７により選択さ
れたセルのうち当該系への一致を系選択フィルタ５−５
〜５−８により行う。系選択フィルタ５−５〜５−８
は、図２のように＃０系もしくは＃１系のビット情報を
事前に記憶している系指示レジスタ５１と到着セルの系
ビットが一致したとき、当該セルは通過させ、それ以外
では廃棄するものである。

【００４９】また、スルーモードの場合は、系に関係な
く全てのセルを通過させる。図１１のヘッダ付与部６−
０および６−１の系選択レジスタ６１では、当該ライン
ユニット２−３および２−４を１系統もしくは２系統と
して動作させるための系選択ビットをルーティングに加
えるように付加している。このような構成により１系２
回線として動作させることができる。

【００５０】また、入力側のラインユニット２−１およ
び２−２、セルフルーティングスイッチ１−１および１
−２を２系統化して用い、出力側のラインユニット２−
３および２−４を１系統２回線として用いるといった場
合には、入力側のラインユニット２−１および２−２の
アクトビット付与回路３−０および３−１においては、
アクトビットを従来例と同様に現用系または予備系に分
けて付与し、セルフルーティングスイッチ１−１および
１−２のアクトビット付与回路３−２および３−３にお
いては両系ともアクトビットを付与する。このときセル
フルーティングスイッチ１−１および１−２の動作モー
ド識別フィルタ５−１および５−２は無視して動作させ
るが、出力側のラインユニット２−３および２−４では
系選択フィルタ５−５〜５−８は系選択ビットに基づき
動作する。

【００５１】（第六実施例）本発明第六実施例を図１６
を参照して説明する。図１６は本発明第六実施例装置の
ブロック構成図である。本発明第六実施例は、本発明第
五実施例に示した構成において、本発明第四実施例で示
した選択的アクトビット付与部１０−１および１０−２
を備えることを特徴とする。選択的アクトビット付与部
１０−１および１０−２では、１系統動作しているライ
ンユニット２−１または２−２より発出したセルの場合
でかつセルフルーティングスイッチ１−１または１−２
が予備系の場合にアクトビットを付与する。この場合に
は、２系統動作しているラインユニット２−１または２
−２より発出されるセルは、系選択ビットを“Ｄｏｎ’
ｔ ｃａｒｅ”として扱うことが可能である。

【００５２】（第七実施例） 本発明第七実施例を説明する。本発明第七実施例装置の
ブロック構成は図１４に示した本発明第五実施例装置と
同様である。ただし、入力側のラインユニット２−１お
よび２−２のヘッダ付与部６−０および６−１とセルフ
ルーティングスイッチ１−１および１−２の動作モード
識別フィルタ５−１１および５−２２が本発明第五実施
例と異なる。図１７は本発明第七実施例の動作モード識
別フィルタ５−１１および５−２２のブロック構成図で
ある。

【００５３】本発明第七実施例の特徴は、入力側のライ
ンユニット２−１および２−２のヘッダ付与部６−０お
よび６−１で動作モード識別ビットを付与する必要がな
く、図１７に示す動作モード識別フィルタ５−１１また
は５−２２の動作モードビット設定部５５において、セ
ルを入力してから現状の動作モードにしたがって、動作
モードビットの設定を行う。したがって、本発明第五実
施例と比べてヘッダの１ビットを節約することができ
る。また、ヘッダ付与部６−０および６−１のブロック
構成は図４に示した本発明第一実施例と同様に構成する
ことができるため、動作モードレジスタ６０を省略する
ことができる。

【００５４】（第八実施例）本発明第四実施例を図１８
を参照して説明する。図１８はマルチキャストサービス
に用いられるコピートランクを備えた本発明第八実施例
のＡＴＭスイッチの構成図である。マルチキャストサー
ビスにおいては、入力側のコピートランク１５−１およ
び１５−２の信頼性が要求されるため、コピートランク
１５−１および１５−２やセルフルーティングスイッチ
１−１および１−２を２系統化して使用する。一方、出
力側は信頼性より経済性が要求されるため、出力側のラ
インユニット２−３および２−４を１系統で使用する。
このように、マルチキャストサービスにおいて、入力側
や出力側で要求される信頼度が異なる場合に有効であ
る。

【００５５】このように、２系統動作と１系統動作とを
混在させる動作モードを用いることもできる。図１９お
よび図２０は２系統動作と１系統動作とを混在させる動
作モードの概念図である。図１９および図２０は入力側
のラインユニット２−１および２−２とセルフルーティ
ングスイッチ１−１および１−２の２系統化と出力側の
ラインユニット２−３および２−４の１系統化で使用し
た場合の動作モードの例を示した。この例では、片側の
回線に２つのバーチャルチャネルが設定されている。図
１９に示すように、出力側のラインユニット２−３およ
び２−４は１系統で動作しているので、図２０に示すよ
うに、出力側のラインユニット片系故障時は、半分のト
ラヒックは不通となる。一方、入力側のラインユニット
２−１および２−２とセルフルーティングスイッチ１−
１および１−２は２系統で動作するので、入力側のライ
ンユニット２−１および２−２とセルフルーティングス
イッチ１−１または１−２の片系が故障時は、もう一方
の系に切替えられる。

【００５６】このように、２系統化された１５０Ｍｂ／
ｓ１回線もしくは１系統化された１５０Ｍｂ／ｓ２回線
として各回線を使用できるＡＴＭスイッチを実現するこ
とが可能であるから、必要な信頼性を実現したＡＴＭス
イッチを経済的に提供できる。

【００５７】図２１および図２２は２系統動作と１系統
動作とを混在させる動作モードにおける故障発生時の状
況を説明する概念図である。図２１に示すように、セル
フルーティングスイッチ１−１および１−２は２系統化
されているので、予備系（＃０）のセルフルーティング
スイッチ１−１が故障した場合には、現用系（＃１）の
セルフルーティングスイッチ１−２を用いて回線を確保
することができる。図２２に示すように、入力側のライ
ンユニット２−１および２−２も２系統化されているの
で、現用系（＃０）のラインユニット２−１が故障した
場合には、予備系（＃１）のラインユニット２−２に切
替えることにより回線を確保することができる。

【００５８】

【発明の効果】以上説明したように、本発明によれば、
回線の信頼性をユーザが自由に選択して利用することが
できる。これにより、通信品質に適応した経済的な回線
を利用することができる。また、回線を１系統２回線と
しても、２系統１回線としても適応的に用いることがで
きるＡＴＭスイッチが実現できる。

【図面の簡単な説明】

【図１】本発明第一実施例装置のブロック構成図。

【図２】系選択フィルタのブロック構成図。

【図３】本発明第一実施例のＡＴＭセルフォーマット。

【図４】ヘッダ付与部のブロック構成図。

【図５】２系統動作モードを示す構成図。

【図６】１系統動作モードを示す構成図。

【図７】１系統動作モードを示す概念図。

【図８】１系統および２系統動作モードを比較して示す
概念図。

【図９】本発明第三実施例装置のブロック構成図。

【図１０】本発明第四実施例装置のブロック構成図。

【図１１】本発明第四実施例におけるヘッダ付与部のブ
ロック構成図。

【図１２】本発明第四実施例におけるヘッダの構成を示
す図。

【図１３】選択的アクトビット付与部のブロック構成
図。

【図１４】本発明第五実施例装置のブロック構成図。

【図１５】動作モード識別フィルタのブロック構成図。

【図１６】本発明第六実施例装置のブロック構成図。

【図１７】本発明第七実施例の動作モード識別フィルタ
のブロック構成図。

【図１８】マルチキャストサービスに用いられるコピー
トランクを備えた本発明第八実施例のＡＴＭスイッチの
構成図。

【図１９】２系統動作と１系統動作とを混在させる動作
モードの概念図。

【図２０】２系統動作と１系統動作とを混在させる動作
モードの概念図。

【図２１】２系統動作と１系統動作とを混在させる動作
モードにおける故障発生時の状況を説明する概念図。

【図２２】２系統動作と１系統動作とを混在させる動作
モードにおける故障発生時の状況を説明する概念図。

【図２３】従来例装置のブロック構成図。

【図２４】従来例の２系統動作の概念図。

【符号の説明】

１−１、１−２ セルフルーティングスイッチ ２−１〜２−４ ラインユニット ３−０〜３−３ アクトビット付与回路 ４−０〜４−７ アクトフィルタ ５−１〜５−８ 系選択フィルタ ５−１１、５−２２ 動作モード識別フィルタ ６−０、６−１ ヘッダ付与部 ７−０〜７−３ バッファ ８−０、８−１ スイッチ ９−０、９−１ 伝送路 １０−１、１０−２ 選択的アクトビット付与部 １５−１、１５−２ コピートランク １６ 動作モード識別子終端部 １７ アクトスタンバイレジスタ １８ アクトビット付与部 ５０ スルーモード設定レジスタ ５１ 系指示レジスタ ５２ 動作モードビット保持部 ５３ ２系統化モードビットレジスタ ５４ 系一致判定部 ５５ 動作モードビット設定部 ５６ 廃棄通過判定部 ５７ 系ビット保持部 ６０ 動作モードレジスタ ６１ 系選択レジスタ ６２ セル終端部 ６３ ルーティングテーブル

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 1/22 H04Q 3/00

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 入力に到来するセルをその宛先にしたが
   ってｋ個のポートに分配接続するセルフルーティングス
   イッチを現用系および予備系として２系統備え、このセ
   ルフルーティングスイッチは前記入力に到来するセルの
   アクトビットにしたがって一方を現用系に他方を予備系
   に分配するアクトフィルタを備え、前記ｋ個のポートに
   はそれぞれ現用系および予備系の出力回線が接続された
   ＡＴＭスイッチにおいて、 入力に設けられ互いに独立な２系統のセルを取込みその
   ２系統のセルのいずれにも現用系を示すアクトビットを
   付与する手段と、前記セルに系選択ビットを設けこの系
   選択ビットに２系統のセルを識別する系選択ビットを付
   与する手段と、前記ｋ個のポートのそれぞれに接続され
   この系選択ビットにしたがって２系統のセルを識別する
   手段とを備えたことを特徴とするＡＴＭスイッチ。
2. 【請求項２】 前記セルフルーティングスイッチの入力
   側に到来するセルの前記系選択ビットを識別し、自己に
   係る系選択ビット以外の系選択ビットを有するセルを廃
   棄する手段を備えた請求項１記載のＡＴＭスイッチ。
3. 【請求項３】 セルに前記２系統のセルフルーティング
   スイッチが共に現用系として動作しているかを表示する
   動作モードビットを設け、前記セルフルーティングスイ
   ッチの入力側で到来するセルにこの動作モードビットに
   現状の動作モードを付与する手段を備えた請求項１また
   は２記載のＡＴＭスイッチ。
4. 【請求項４】 前記ｋ個のポートには前記動作モードビ
   ットにしたがって送出セルに前記アクトビットを付与す
   る手段を備えた請求項３記載のＡＴＭスイッチ。
5. 【請求項５】 前記セルフルーティングスイッチの入力
   側で到来するセルの前記動作モードビットを識別し、こ
   の動作モードビットが共に現用系として動作しているこ
   とを示すときには、前記２系統のセルフルーティングス
   イッチはそれぞれ互いに異なる入力ルートに到来するセ
   ルを廃棄する手段を備えた請求項３記載のＡＴＭスイッ
   チ。
6. 【請求項６】 前記ｋ個のポートには前記動作モードビ
   ットにしたがって送出セルに前記アクトビットを付与す
   る手段を備えた請求項４記載のＡＴＭスイッチ。
7. 【請求項７】 請求項１記載のＡＴＭスイッチにおい
   て、 前記２系統のそれぞれにそれぞれ２つのバーチャルチャ
   ネルを設定し、前記互いに独立な２系統のセルを同一系
   統の２つのバーチャルチャネルに接続し、接続が行われ
   ない系統の二つのバーチャルチャネルを予備系とするこ
   とを特徴とするＡＴＭスイッチ。
8. 【請求項８】 請求項１記載のＡＴＭスイッチにおい
   て、 前記２系統のそれぞれにそれぞれ２つのバーチャルチャ
   ネルを設定し、入力する１系統のセルをコピーして同一
   系統の２つのバーチャルチャネルに接続することを特徴
   とするＡＴＭスイッチ。
9. 【請求項９】 前記入力する１系統のセルは、前記ｋ個
   のポートの一つに現れるセルである請求項８記載のＡＴ
   Ｍスイッチ。