JP2000049860A - パケット交換装置 - Google Patents
パケット交換装置Info
- Publication number
- JP2000049860A JP2000049860A JP21552498A JP21552498A JP2000049860A JP 2000049860 A JP2000049860 A JP 2000049860A JP 21552498 A JP21552498 A JP 21552498A JP 21552498 A JP21552498 A JP 21552498A JP 2000049860 A JP2000049860 A JP 2000049860A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- output port
- input
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 N＋M（N，M＞0）重化された伝送路を収容
し、かつパケットトラヒックの流れが偏ってもパケット
廃棄特性が劣化しないようにする。 【解決手段】 入力ポートNi本、出力ポートNo本のパケ
ット交換装置1において、パケットスイッチ部5内に、任
意の出力ポートをルーティング情報として持つパケット
を多重し、さらに任意の出力ポートへフォワードする冗
長出力ポート部13と、各出力ポート内にセレクタ15を持
ち、出力ポートと冗長出力ポートのいずれかを選択する
しくみを持つことによって、任意の出力ポートで障害ま
たは輻輳が検出された場合でも冗長出力ポート部13内の
バッファ部に障害または輻輳が検出された出力ポート行
きのトラヒックを制御部の指示により転送することによ
ってパケット交換装置のスイッチ面のN＋M重化と輻輳に
よるパケット廃棄の回避を実現する。
し、かつパケットトラヒックの流れが偏ってもパケット
廃棄特性が劣化しないようにする。 【解決手段】 入力ポートNi本、出力ポートNo本のパケ
ット交換装置1において、パケットスイッチ部5内に、任
意の出力ポートをルーティング情報として持つパケット
を多重し、さらに任意の出力ポートへフォワードする冗
長出力ポート部13と、各出力ポート内にセレクタ15を持
ち、出力ポートと冗長出力ポートのいずれかを選択する
しくみを持つことによって、任意の出力ポートで障害ま
たは輻輳が検出された場合でも冗長出力ポート部13内の
バッファ部に障害または輻輳が検出された出力ポート行
きのトラヒックを制御部の指示により転送することによ
ってパケット交換装置のスイッチ面のN＋M重化と輻輳に
よるパケット廃棄の回避を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、パケット交換装置
に関し、特にスイッチの冗長構成法と、輻輳発生時、特
定の出力方路にトラヒックが集中した場合にパケット廃
棄を回避する方法に関する。
に関し、特にスイッチの冗長構成法と、輻輳発生時、特
定の出力方路にトラヒックが集中した場合にパケット廃
棄を回避する方法に関する。
【０００２】
【従来の技術】パケット交換装置の冗長構成を実現す
る、従来の技術の例として、特開平８−８３５５０号公
報（以下、公報１と記述）に記載されているパケット通
信装置の冗長構成実現方式の発明がある。公報１に記載
されている発明は、回線インターフェース回路と、スイ
ッチ部の入出力ポートを１：１で対応させ、隣り合った
回線インターフェース（入出力ポート）を２枚組として
冗長構成を実現している。そして、スイッチの入力側で
は、入力側遮断回路によっていずれかのポートからの入
力を遮断し、スイッチへのパケットの入力を片方のポー
トからのみにする。また、スイッチの出力側では、分配
回路によって組である２枚の回線インターフェース（入
出力ポート）に同じパケットをコピーして出力するもの
である。
る、従来の技術の例として、特開平８−８３５５０号公
報（以下、公報１と記述）に記載されているパケット通
信装置の冗長構成実現方式の発明がある。公報１に記載
されている発明は、回線インターフェース回路と、スイ
ッチ部の入出力ポートを１：１で対応させ、隣り合った
回線インターフェース（入出力ポート）を２枚組として
冗長構成を実現している。そして、スイッチの入力側で
は、入力側遮断回路によっていずれかのポートからの入
力を遮断し、スイッチへのパケットの入力を片方のポー
トからのみにする。また、スイッチの出力側では、分配
回路によって組である２枚の回線インターフェース（入
出力ポート）に同じパケットをコピーして出力するもの
である。
【０００３】また、輻輳発生時、パケット廃棄を回避す
る従来の技術の例として、特開平８−２８８９６５号公
報（以下、公報２と記述）に記載されているＡＴＭスイ
ッチングシステムの発明がある。公報２に記載されてい
る発明は、スイッチの入力側バッファまたは、出力側バ
ッファの少なくとも一方を複数の出力方路、または複数
の入力方路に共用される共有バッファとし、共有バッフ
ァ内に、複数の論理的な可変長のバッファを設け、特定
の出力方路にトラヒックが集中した場合、バッファ制御
回路によって、可変長バッファのサイズを調整し、パケ
ット廃棄を回避するものである。
る従来の技術の例として、特開平８−２８８９６５号公
報（以下、公報２と記述）に記載されているＡＴＭスイ
ッチングシステムの発明がある。公報２に記載されてい
る発明は、スイッチの入力側バッファまたは、出力側バ
ッファの少なくとも一方を複数の出力方路、または複数
の入力方路に共用される共有バッファとし、共有バッフ
ァ内に、複数の論理的な可変長のバッファを設け、特定
の出力方路にトラヒックが集中した場合、バッファ制御
回路によって、可変長バッファのサイズを調整し、パケ
ット廃棄を回避するものである。
【０００４】
【発明が解決しようとする課題】上記公報１に記載され
た発明では、２枚の回線インターフェースを一組として
冗長構成を実現するので、冗長構成とする回線インター
フェースの組に対しては実際利用可能なスイッチ容量の
半分が、固定的に予備容量となり、資源の有効利用が図
られないという問題がある。
た発明では、２枚の回線インターフェースを一組として
冗長構成を実現するので、冗長構成とする回線インター
フェースの組に対しては実際利用可能なスイッチ容量の
半分が、固定的に予備容量となり、資源の有効利用が図
られないという問題がある。
【０００５】また、１枚の回線インターフェースに対し
て冗長構成を実現したいとする場合、１枚の回線インタ
ーフェースが固定的に割り当てられ、同様にＮ枚の回線
インターフェースに対しては、固定的にＮ枚の回線イン
ターフェースが必要となり、スイッチのＮ＋Ｍ重化（Ｎ
＞Ｍ）が実現できないという問題がある。また、公報２
に記載された発明では、すべてのスイッチポートで１つ
のバッファを共有しているので、複雑なバッファ制御を
ともなう機能拡張時や要求仕様によっては制御が複雑と
なり、処理時間が大幅に増加するという問題がある。ま
た、共有バッファ容量が大きくなると、遅延時間が大き
くなり、サービス品質の低下を生じる。
て冗長構成を実現したいとする場合、１枚の回線インタ
ーフェースが固定的に割り当てられ、同様にＮ枚の回線
インターフェースに対しては、固定的にＮ枚の回線イン
ターフェースが必要となり、スイッチのＮ＋Ｍ重化（Ｎ
＞Ｍ）が実現できないという問題がある。また、公報２
に記載された発明では、すべてのスイッチポートで１つ
のバッファを共有しているので、複雑なバッファ制御を
ともなう機能拡張時や要求仕様によっては制御が複雑と
なり、処理時間が大幅に増加するという問題がある。ま
た、共有バッファ容量が大きくなると、遅延時間が大き
くなり、サービス品質の低下を生じる。
【０００６】本発明の目的は、上記問題点に鑑み、現行
のパケット交換装置に最小の冗長出力ポート部を付加す
ることによって、スイッチ面の冗長構成（Ｎ＋Ｍ重
化）、（Ｎ＞Ｍ）を実現し、さらに全く同じハードウェ
ア構成により、輻輳時の特定方路へのパケットトラヒッ
クの集中によって生じるパケット廃棄の回避を実現する
ことにある。
のパケット交換装置に最小の冗長出力ポート部を付加す
ることによって、スイッチ面の冗長構成（Ｎ＋Ｍ重
化）、（Ｎ＞Ｍ）を実現し、さらに全く同じハードウェ
ア構成により、輻輳時の特定方路へのパケットトラヒッ
クの集中によって生じるパケット廃棄の回避を実現する
ことにある。
【０００７】
【課題を解決するための手段】本発明は、Ｎｉ個の入力
ポート部とＮｏ個の出力ポート部（Ｎｉ＝ＮｏまたはＮ
ｉ≠Ｎｏ）を備え、前記各入力ポート部からの入力パケ
ットをヘッダ情報によって決まるいずれかの前記出力ポ
ート部に振り分けるパケットスイッチ手段を有するパケ
ット交換装置において、前記各入力ポート部は、前記入
力パケットを振り分ける際に、制御部からの指示によ
り、Ｎｏ＋Ｍ（Ｍ＞０）個の方路への分配を指定するこ
とができるように構成されており、このＭ個の方路を利
用して、スイッチ面の冗長構成または輻輳時のパケット
廃棄の回避を行うことを特徴とするものである。
ポート部とＮｏ個の出力ポート部（Ｎｉ＝ＮｏまたはＮ
ｉ≠Ｎｏ）を備え、前記各入力ポート部からの入力パケ
ットをヘッダ情報によって決まるいずれかの前記出力ポ
ート部に振り分けるパケットスイッチ手段を有するパケ
ット交換装置において、前記各入力ポート部は、前記入
力パケットを振り分ける際に、制御部からの指示によ
り、Ｎｏ＋Ｍ（Ｍ＞０）個の方路への分配を指定するこ
とができるように構成されており、このＭ個の方路を利
用して、スイッチ面の冗長構成または輻輳時のパケット
廃棄の回避を行うことを特徴とするものである。
【０００８】すなわち、本発明は、複数の入出力ポート
を備え、各入力ポートからの入力パケットをヘッダ情報
によって決まる何れかの出力ポートに振り分けるパケッ
トスイッチ手段を有するパケット交換装置において、任
意の出力ポートの障害を検出し、入力ポートに通知する
手段、任意の出力ポートの番号を制御部より、設定／マ
スクする手段、障害／輻輳の検出された出力ポートへの
パケットトラヒックを、冗長出力ポートへフォワードす
る手段、パケットのヘッダに付与された物理ポート番号
に従ってパケットを所望の出力ポートまでルーティング
する手段、冗長出力ポートからのパケットとスイッチ部
からのパケットを多重、蓄積する手段、出力ポートの輻
輳を検出して制御部に通知する手段、出力ポートの輻輳
通知結果をもとに、冗長出力ポートを決定する手段、決
定に基づいて入力ポートに対し、出力ポートの変更を通
知する手段を持つことにより、スイッチ面の冗長構成を
実現し、また特定方路へのトラヒックの集中によってお
こるパケット廃棄を回避することを特徴とするものであ
る。
を備え、各入力ポートからの入力パケットをヘッダ情報
によって決まる何れかの出力ポートに振り分けるパケッ
トスイッチ手段を有するパケット交換装置において、任
意の出力ポートの障害を検出し、入力ポートに通知する
手段、任意の出力ポートの番号を制御部より、設定／マ
スクする手段、障害／輻輳の検出された出力ポートへの
パケットトラヒックを、冗長出力ポートへフォワードす
る手段、パケットのヘッダに付与された物理ポート番号
に従ってパケットを所望の出力ポートまでルーティング
する手段、冗長出力ポートからのパケットとスイッチ部
からのパケットを多重、蓄積する手段、出力ポートの輻
輳を検出して制御部に通知する手段、出力ポートの輻輳
通知結果をもとに、冗長出力ポートを決定する手段、決
定に基づいて入力ポートに対し、出力ポートの変更を通
知する手段を持つことにより、スイッチ面の冗長構成を
実現し、また特定方路へのトラヒックの集中によってお
こるパケット廃棄を回避することを特徴とするものであ
る。
【０００９】
【発明の実施の形態】図１は、本発明によるパケット交
換装置の第一の実施の形態を示す構成図である。パケッ
ト交換装置１は、入力伝送路２（２−１〜２−Ｎｉ）を
収容する複数の入力インターフェース部３（３−１〜３
−Ｎｉ）と、出力伝送路２０（２０−１〜２０−Ｎｏ）
を収容する複数の出力インターフェース部１９（１９−
１〜１９−Ｎｏ）と、ＡＴＭスイッチ部５と、冗長出力
ポート部１３（１３−１〜１３−Ｍ）と、セレクタ１５
（１５−１〜１５−Ｎｏ）と、制御部６とから構成され
ている。
換装置の第一の実施の形態を示す構成図である。パケッ
ト交換装置１は、入力伝送路２（２−１〜２−Ｎｉ）を
収容する複数の入力インターフェース部３（３−１〜３
−Ｎｉ）と、出力伝送路２０（２０−１〜２０−Ｎｏ）
を収容する複数の出力インターフェース部１９（１９−
１〜１９−Ｎｏ）と、ＡＴＭスイッチ部５と、冗長出力
ポート部１３（１３−１〜１３−Ｍ）と、セレクタ１５
（１５−１〜１５−Ｎｏ）と、制御部６とから構成され
ている。
【００１０】上記ＡＴＭスイッチ部５は、複数の入力ポ
ート部８（８−１〜８−Ｎｉ）と、複数の出力ポート部
１０（１０−１〜１０−Ｎｏ）と、複数の入力ポート部
８から入力されたパケットを複数の出力ポート部１０と
冗長出力ポート部１３にスイッチングすることができる
スイッチコア部１８を備えている。
ート部８（８−１〜８−Ｎｉ）と、複数の出力ポート部
１０（１０−１〜１０−Ｎｏ）と、複数の入力ポート部
８から入力されたパケットを複数の出力ポート部１０と
冗長出力ポート部１３にスイッチングすることができる
スイッチコア部１８を備えている。
【００１１】制御部６は、制御線７（７−１，７−２，
７−３）を介して入力ポート部８と出力ポート部１０，
セレクタ部１５に接続されている。本発明のＡＴＭ装置
では、入力ポート部８は入力インターフェース部３と、
出力ポート部１０は出力インターフェース部１９とそれ
ぞれ１：１で対応している。
７−３）を介して入力ポート部８と出力ポート部１０，
セレクタ部１５に接続されている。本発明のＡＴＭ装置
では、入力ポート部８は入力インターフェース部３と、
出力ポート部１０は出力インターフェース部１９とそれ
ぞれ１：１で対応している。
【００１２】入力インターフェース部３−１，３−２，
…，３−Ｎｉは、入力パケットがどの出力インターフェ
ースに出力されるかを示すルーティング情報を生成する
ヘッダー変換部４を備えており（図２）、ここで生成さ
れるルーティング情報をもとにＡＴＭスイッチ５内のス
イッチコア部１８でパケットのスイッチングが行われ
る。
…，３−Ｎｉは、入力パケットがどの出力インターフェ
ースに出力されるかを示すルーティング情報を生成する
ヘッダー変換部４を備えており（図２）、ここで生成さ
れるルーティング情報をもとにＡＴＭスイッチ５内のス
イッチコア部１８でパケットのスイッチングが行われ
る。
【００１３】本発明のパケット交換装置では、ルーティ
ング情報として、出力ポート番号（１〜Ｎｏ）を使用す
る。ヘッダー変換部４では、入力パケットがヘッダ部分
に持つＶＰＩ／ＶＣＩ値をもとに、ヘッダ変換部４が持
つテーブルを参照して、パケットのヘッダ部分にルーテ
ィング情報（出力ポート番号（１〜Ｎｏ））を付加して
入力インターフェース部３と入力ポート部８を接続する
伝送路を使用して入力ポート部８にパケットを転送す
る。
ング情報として、出力ポート番号（１〜Ｎｏ）を使用す
る。ヘッダー変換部４では、入力パケットがヘッダ部分
に持つＶＰＩ／ＶＣＩ値をもとに、ヘッダ変換部４が持
つテーブルを参照して、パケットのヘッダ部分にルーテ
ィング情報（出力ポート番号（１〜Ｎｏ））を付加して
入力インターフェース部３と入力ポート部８を接続する
伝送路を使用して入力ポート部８にパケットを転送す
る。
【００１４】各入力ポート部８は、ＤＥＭＵＸ回路９を
備えている。ＤＥＭＵＸ回路９は、対応する回線インタ
ーフェース部３内のヘッダ変換部４でパケットヘッダー
に付加されたルーティング情報（出力ポート番号：１〜
Ｎｏ）を参照して、各出力ポートにＡＴＭスイッチ部５
内の現用伝送路を使って各パケットを転送する。
備えている。ＤＥＭＵＸ回路９は、対応する回線インタ
ーフェース部３内のヘッダ変換部４でパケットヘッダー
に付加されたルーティング情報（出力ポート番号：１〜
Ｎｏ）を参照して、各出力ポートにＡＴＭスイッチ部５
内の現用伝送路を使って各パケットを転送する。
【００１５】この時、ＡＴＭスイッチ部５内の出力ポー
ト部１０内のＭＵＸ回路１１とバッファ部１２またＭＵ
Ｘ回路部とセレクタ部１５とのインターフェース部分の
いずれにおいても障害が検出されていない場合は、各出
力ポート部１〜Ｎｏ方路にパケットをルーティング情報
（出力ポート番号：１〜Ｎｏ）を参照して分配する
（１：Ｎｏ方路分配）。
ト部１０内のＭＵＸ回路１１とバッファ部１２またＭＵ
Ｘ回路部とセレクタ部１５とのインターフェース部分の
いずれにおいても障害が検出されていない場合は、各出
力ポート部１〜Ｎｏ方路にパケットをルーティング情報
（出力ポート番号：１〜Ｎｏ）を参照して分配する
（１：Ｎｏ方路分配）。
【００１６】一方、各出力ポート部１０は、各入力ポー
トから転送されてくるルーティング情報として自出力ポ
ート番号を持つパケットを多重するＭＵＸ回路部１１
と、多重したパケットを蓄積しておくバッファ部１２を
持つ。各入力ポート８からＡＴＭスイッチ部５のスイッ
チコア部１８を通って特定の出力ポート１０に到着した
パケットは、当該出力ポート１０のＭＵＸ回路部１１で
Ｎｉ本の方路から１本の方路に多重される（Ｎｉ：１多
重）。
トから転送されてくるルーティング情報として自出力ポ
ート番号を持つパケットを多重するＭＵＸ回路部１１
と、多重したパケットを蓄積しておくバッファ部１２を
持つ。各入力ポート８からＡＴＭスイッチ部５のスイッ
チコア部１８を通って特定の出力ポート１０に到着した
パケットは、当該出力ポート１０のＭＵＸ回路部１１で
Ｎｉ本の方路から１本の方路に多重される（Ｎｉ：１多
重）。
【００１７】多重されたパケットは、当該出力ポート１
０のバッファ部１２に書き込まれ、伝送路の帯域に応じ
て読み出しが行われる。読み出されたパケットは、ＭＵ
Ｘ回路部１１とセレクタ１５を接続する現用伝送路を通
り、セレクタ１５を通って出力ポート部から対応する出
力インターフェース部に転送される。セレクタ１５は、
入力として、現用伝送路と予備伝送路をもち、制御部６
からの制御によって出力が選択される。
０のバッファ部１２に書き込まれ、伝送路の帯域に応じ
て読み出しが行われる。読み出されたパケットは、ＭＵ
Ｘ回路部１１とセレクタ１５を接続する現用伝送路を通
り、セレクタ１５を通って出力ポート部から対応する出
力インターフェース部に転送される。セレクタ１５は、
入力として、現用伝送路と予備伝送路をもち、制御部６
からの制御によって出力が選択される。
【００１８】出力ポート部１０と、出力インターフェー
ス部を接続している現用伝送路を通って出力インターフ
ェース内のヘッダ変換部４に到達したパケットは、ヘッ
ダ変換部４が持つテーブルを参照してパケットのヘッダ
に新ＶＰＩ／ＶＣＩを付加し、出力伝送路２０に転送さ
れる。
ス部を接続している現用伝送路を通って出力インターフ
ェース内のヘッダ変換部４に到達したパケットは、ヘッ
ダ変換部４が持つテーブルを参照してパケットのヘッダ
に新ＶＰＩ／ＶＣＩを付加し、出力伝送路２０に転送さ
れる。
【００１９】本発明におけるパケット交換装置１は、内
部に制御部６を有している。この制御部６は、制御線７
を使用して各対象の制御を行なう。制御線７−１は、各
入力ポートの制御を行なう。制御線７−２は、各出力ポ
ート部の制御を行う。制御線７−３は、セレクタ１５の
制御を行なう。
部に制御部６を有している。この制御部６は、制御線７
を使用して各対象の制御を行なう。制御線７−１は、各
入力ポートの制御を行なう。制御線７−２は、各出力ポ
ート部の制御を行う。制御線７−３は、セレクタ１５の
制御を行なう。
【００２０】また、本発明におけるパケット交換装置１
は、任意の回線インターフェースに対応可能なＭＵＸ装
置１６とバッファ部１７からなる冗長出力ポート部１３
（図５）を備えている。ここで、出力ポート１０内のＭ
ＵＸ回路部１１、バッファ部１２のいずれか、または両
方で障害が検出されたとすると、障害が検出された出力
ポートへ出力されるパケットは、予備の１〜Ｍ方路にル
ーティング情報を参照して分配され、予備伝送路１４、
冗長出力ポート部１３を通って入力ポートから該当出力
ポートへのパケットの転送が行われる。
は、任意の回線インターフェースに対応可能なＭＵＸ装
置１６とバッファ部１７からなる冗長出力ポート部１３
（図５）を備えている。ここで、出力ポート１０内のＭ
ＵＸ回路部１１、バッファ部１２のいずれか、または両
方で障害が検出されたとすると、障害が検出された出力
ポートへ出力されるパケットは、予備の１〜Ｍ方路にル
ーティング情報を参照して分配され、予備伝送路１４、
冗長出力ポート部１３を通って入力ポートから該当出力
ポートへのパケットの転送が行われる。
【００２１】すなわち、ＡＴＭスイッチ部５のいずれか
の出力ポート１０内のＭＵＸ回路部１１、バッファ部１
２またはＭＵＸ回路部１１とセレクター部１５のインタ
ーフェース部において障害が検出された場合、制御部６
は、制御線７−１を使用して、各入力ポート部８のＤＥ
ＭＵＸ回路に対して、障害が検出された出力ポート番号
１〜Ｎｏを通知し、設定する。
の出力ポート１０内のＭＵＸ回路部１１、バッファ部１
２またはＭＵＸ回路部１１とセレクター部１５のインタ
ーフェース部において障害が検出された場合、制御部６
は、制御線７−１を使用して、各入力ポート部８のＤＥ
ＭＵＸ回路に対して、障害が検出された出力ポート番号
１〜Ｎｏを通知し、設定する。
【００２２】入力インターフェース３に入力したパケッ
トは、ヘッダ変換部４でヘッダの変換が行われ、各パケ
ットのヘッダ部分にルーティング情報（出力ポート番
号：１〜Ｎｏ）が付加され、回線インターフェース３か
ら入力ポート部８内のＤＥＭＵＸ回路部９に転送され
る。
トは、ヘッダ変換部４でヘッダの変換が行われ、各パケ
ットのヘッダ部分にルーティング情報（出力ポート番
号：１〜Ｎｏ）が付加され、回線インターフェース３か
ら入力ポート部８内のＤＥＭＵＸ回路部９に転送され
る。
【００２３】この時、任意の出力ポート内で障害が検出
されている場合、各ＤＥＭＵＸ回路９は、障害が検出さ
れている出力ポート番号Ｘ（０＜Ｘ≦Ｎｏ）が障害が検
出されている出力ポートの数の分だけ通知されている。
出力ポート番号Ｘが通知されている各ＤＥＭＵＸ回路部
９は、入力したパケットのヘッダ内のルーティング情報
を参照して、各出力ポートの方路にパケットの分配を行
なうが、ルーティング情報（出力ポート番号）としてＸ
を持つパケットは、そのパケットを予備伝送路１４に転
送する。
されている場合、各ＤＥＭＵＸ回路９は、障害が検出さ
れている出力ポート番号Ｘ（０＜Ｘ≦Ｎｏ）が障害が検
出されている出力ポートの数の分だけ通知されている。
出力ポート番号Ｘが通知されている各ＤＥＭＵＸ回路部
９は、入力したパケットのヘッダ内のルーティング情報
を参照して、各出力ポートの方路にパケットの分配を行
なうが、ルーティング情報（出力ポート番号）としてＸ
を持つパケットは、そのパケットを予備伝送路１４に転
送する。
【００２４】このように、各ＤＥＭＵＸ回路部９は、出
力ポート番号Ｘをヘッダ情報として持つパケットトラヒ
ックを、Ｎｏ＋１〜Ｎｏ＋Ｍ番目の予備冗長ポートに迂
回する。各ＤＥＭＵＸ回路部９より、予備伝送路１４を
通って冗長出力ポート部１３内のＭＵＸ回路部１６に転
送されたパケットは、該冗長出力ポート部１３で多重さ
れ、一時的にバッファ部１７に書き込みが行われ、出力
ポートの速度に従って読み出しが行われる。冗長出力ポ
ート部１３内のバッファ部１７から読み出しが行われた
パケットは、ＭＵＸ回路部１６とセレクタ１５を接続し
ている予備伝送路１４にパケットを転送する。
力ポート番号Ｘをヘッダ情報として持つパケットトラヒ
ックを、Ｎｏ＋１〜Ｎｏ＋Ｍ番目の予備冗長ポートに迂
回する。各ＤＥＭＵＸ回路部９より、予備伝送路１４を
通って冗長出力ポート部１３内のＭＵＸ回路部１６に転
送されたパケットは、該冗長出力ポート部１３で多重さ
れ、一時的にバッファ部１７に書き込みが行われ、出力
ポートの速度に従って読み出しが行われる。冗長出力ポ
ート部１３内のバッファ部１７から読み出しが行われた
パケットは、ＭＵＸ回路部１６とセレクタ１５を接続し
ている予備伝送路１４にパケットを転送する。
【００２５】制御部６は、制御線７−３を使用してセレ
クタ１５の制御を行なう。セレクタ１５の入力は、各出
力ポート１０内のＭＵＸ装置１１からの現用伝送路と、
冗長出力ポート部１３内のＭＵＸ装置１６からの予備伝
送路１４である。セレクター１５は、制御部６により制
御されて、入力される現用伝送路と予備伝送路のいずれ
かパケットトラヒックが流れている方を出力として選択
する。そして、セレクタ１５から出力されたパケット
は、出力インターフェース部１９の中のヘッダ変換部４
でテーブルを参照して新ＶＰＩ／ＶＣＩの付加が行われ
る。
クタ１５の制御を行なう。セレクタ１５の入力は、各出
力ポート１０内のＭＵＸ装置１１からの現用伝送路と、
冗長出力ポート部１３内のＭＵＸ装置１６からの予備伝
送路１４である。セレクター１５は、制御部６により制
御されて、入力される現用伝送路と予備伝送路のいずれ
かパケットトラヒックが流れている方を出力として選択
する。そして、セレクタ１５から出力されたパケット
は、出力インターフェース部１９の中のヘッダ変換部４
でテーブルを参照して新ＶＰＩ／ＶＣＩの付加が行われ
る。
【００２６】このように、第１の実施の形態において
は、Ｎｉ本の入力ポート、Ｎｏ本の出力ポートに対して
ＭＵＸ装置部とバッファ部からなる冗長出力ポート部を
Ｍ組持ち、さらに制御部より、入力ポート部のＤＥＭＵ
Ｘ部、出力ポート部のＭＵＸ装置部、セレクター部を制
御することによってパケットスイッチ面のＮ＋Ｍ重化を
実現することができる。
は、Ｎｉ本の入力ポート、Ｎｏ本の出力ポートに対して
ＭＵＸ装置部とバッファ部からなる冗長出力ポート部を
Ｍ組持ち、さらに制御部より、入力ポート部のＤＥＭＵ
Ｘ部、出力ポート部のＭＵＸ装置部、セレクター部を制
御することによってパケットスイッチ面のＮ＋Ｍ重化を
実現することができる。
【００２７】また、パケットスイッチ面のＭ＋Ｎ重化
を、図１の構成で次のような制御を行なうことによって
も実現可能である。すなわち、図１において、任意の出
力ポート部Ｘで障害が検出された場合、制御部６はその
ポート番号Ｘを持つ出力ポートのポート番号をマスク
し、かつ 冗長出力ポートのポート番号にＸを設定す
る。入力インターフェース部３内のヘッダー変換部４
で、テーブルを参照して付加されたヘッダ部分の出力ポ
ート番号をもとに、入力ポート部で単純に出力ポート部
（ポート番号Ｘが設定された冗長出力ポートを含む）に
振り分けを行うことによりパケット交換装置のＮ＋Ｍ重
化が実現される。
を、図１の構成で次のような制御を行なうことによって
も実現可能である。すなわち、図１において、任意の出
力ポート部Ｘで障害が検出された場合、制御部６はその
ポート番号Ｘを持つ出力ポートのポート番号をマスク
し、かつ 冗長出力ポートのポート番号にＸを設定す
る。入力インターフェース部３内のヘッダー変換部４
で、テーブルを参照して付加されたヘッダ部分の出力ポ
ート番号をもとに、入力ポート部で単純に出力ポート部
（ポート番号Ｘが設定された冗長出力ポートを含む）に
振り分けを行うことによりパケット交換装置のＮ＋Ｍ重
化が実現される。
【００２８】次に、本発明の第２の実施の形態について
説明する。第２の実施の形態は、第１の実施の形態で述
べたスイッチ面のＮ＋Ｍ重化を実現する場合と同じハー
ドウェア構成を用いることにより、パケットの輻輳回避
手段を構成したことを特徴としている。
説明する。第２の実施の形態は、第１の実施の形態で述
べたスイッチ面のＮ＋Ｍ重化を実現する場合と同じハー
ドウェア構成を用いることにより、パケットの輻輳回避
手段を構成したことを特徴としている。
【００２９】ブロック構成としては図１と同様になるの
で、以下、図１を参照して本発明の第２の実施の形態に
ついて説明する。
で、以下、図１を参照して本発明の第２の実施の形態に
ついて説明する。
【００３０】本発明の第２の実施の形態では、ある特定
の出方路（出力ポート）にパケットトラヒックが集中し
て出力ポートの持つバッファ容量でパケットトラヒック
を収容できない状態（輻輳状態）となった場合、Ｎｏ＋
１〜Ｎｏ＋Ｍ面の冗長出力ポート部が持つ出力バッファ
に一時的にパケットを蓄積しておき、該当出力ポートの
輻輳状態が回避された後に、Ｎｏ＋１〜Ｎｏ＋Ｍ面の冗
長出力ポートのバッファからのパケットの読み出しを開
始するという制御を行って、輻輳によるパケット廃棄が
生じることを回避する。
の出方路（出力ポート）にパケットトラヒックが集中し
て出力ポートの持つバッファ容量でパケットトラヒック
を収容できない状態（輻輳状態）となった場合、Ｎｏ＋
１〜Ｎｏ＋Ｍ面の冗長出力ポート部が持つ出力バッファ
に一時的にパケットを蓄積しておき、該当出力ポートの
輻輳状態が回避された後に、Ｎｏ＋１〜Ｎｏ＋Ｍ面の冗
長出力ポートのバッファからのパケットの読み出しを開
始するという制御を行って、輻輳によるパケット廃棄が
生じることを回避する。
【００３１】図１において、各入力インターフェース部
３に入力したパケットは、ヘッダー変換部４でＶＰＩ／
ＶＣＩ値を参照して、ヘッダー部分に出力ポート番号が
付加され、ＤＥＭＵＸ回路部９で、出力ポート番号をも
とに各出力ポートに振り分けられ、該当出力ポート部１
０のバッファ部１２に書き込まれる。この時、特定の出
方路出力ポート部１０行きのパケットトラヒックが集中
し、（輻輳状態）出力ポート部１０の持つバッファ１２
でバッファあふれが生じると、そのパケットは廃棄さ
れ、サービス品質の低下を招くことになる。
３に入力したパケットは、ヘッダー変換部４でＶＰＩ／
ＶＣＩ値を参照して、ヘッダー部分に出力ポート番号が
付加され、ＤＥＭＵＸ回路部９で、出力ポート番号をも
とに各出力ポートに振り分けられ、該当出力ポート部１
０のバッファ部１２に書き込まれる。この時、特定の出
方路出力ポート部１０行きのパケットトラヒックが集中
し、（輻輳状態）出力ポート部１０の持つバッファ１２
でバッファあふれが生じると、そのパケットは廃棄さ
れ、サービス品質の低下を招くことになる。
【００３２】これを回避するために、本パケット交換装
置では、輻輳状態が発生した出力ポート部のバッファ１
２に収容できなくなったパケットを、冗長出力ポート部
１３内のバッファ１１７に一時的に蓄積し、かつ制御部
６より、バッファ部１２とバッファ部１７からのパケッ
トの読み出しの順番を制御することによって、輻輳によ
るパケット廃棄を回避する。
置では、輻輳状態が発生した出力ポート部のバッファ１
２に収容できなくなったパケットを、冗長出力ポート部
１３内のバッファ１１７に一時的に蓄積し、かつ制御部
６より、バッファ部１２とバッファ部１７からのパケッ
トの読み出しの順番を制御することによって、輻輳によ
るパケット廃棄を回避する。
【００３３】すなわち、本パケット交換装置では、各出
力ポート１０内のバッファ部１２にしきい値が設定さ
れ、制御部６は、制御線７−２を使用してバッファ部１
２に蓄積されるパケットの量を監視し、しきい値をこえ
てパケットが蓄積されているのを検出すると、その出力
ポート番号Ｘを制御部６より制御線７−１を使用して、
各入力ポート部８のＤＥＭＵＸ回路９に通知する。各Ｄ
ＥＭＵＸ回路９は、出力ポート番号Ｘが制御部６より通
知されていない場合は、各パケットのヘッダー部分に付
加されているルーティング情報（出力ポート番号）を参
照して１〜Ｎｏ方路にパケットを分配する。
力ポート１０内のバッファ部１２にしきい値が設定さ
れ、制御部６は、制御線７−２を使用してバッファ部１
２に蓄積されるパケットの量を監視し、しきい値をこえ
てパケットが蓄積されているのを検出すると、その出力
ポート番号Ｘを制御部６より制御線７−１を使用して、
各入力ポート部８のＤＥＭＵＸ回路９に通知する。各Ｄ
ＥＭＵＸ回路９は、出力ポート番号Ｘが制御部６より通
知されていない場合は、各パケットのヘッダー部分に付
加されているルーティング情報（出力ポート番号）を参
照して１〜Ｎｏ方路にパケットを分配する。
【００３４】分配されたパケットは、各出力ポート部１
０内のＭＵＸ装置部１１で多重され、セレクタ部１５に
フォワードされる。セレクタ１５は、現用伝送路と予備
伝送路からの出力を入力として持ち、制御部からの制御
により出力を選択する。
０内のＭＵＸ装置部１１で多重され、セレクタ部１５に
フォワードされる。セレクタ１５は、現用伝送路と予備
伝送路からの出力を入力として持ち、制御部からの制御
により出力を選択する。
【００３５】バッファ内のパケットがしきい値をこえて
蓄積された出力ポート番号Ｘが制御部６より、ＤＥＭＵ
Ｘ回路９に通知された場合、ＤＥＭＵＸ回路９は、各パ
ケットに付加されているルーティング情報をもとに該当
出力ポートにパケットを分配するが、その際、ルーティ
ング情報として出力ポート番号Ｘを持つパケットは出力
ポート番号Ｘの方路には転送せずに、予備伝送路１４を
使って冗長出力ポート部１３に転送され、バッファ部１
７に蓄積される。
蓄積された出力ポート番号Ｘが制御部６より、ＤＥＭＵ
Ｘ回路９に通知された場合、ＤＥＭＵＸ回路９は、各パ
ケットに付加されているルーティング情報をもとに該当
出力ポートにパケットを分配するが、その際、ルーティ
ング情報として出力ポート番号Ｘを持つパケットは出力
ポート番号Ｘの方路には転送せずに、予備伝送路１４を
使って冗長出力ポート部１３に転送され、バッファ部１
７に蓄積される。
【００３６】バッファ部１７には、蓄積されるルーティ
ング情報として出力ポート番号Ｘを持つ後続のパケット
が順次蓄積され、制御部６からの制御が行われるまで読
み出しは行われない。制御部６は、出力ポート番号Ｘの
バッファ１２−Ｘ内のパケットが順次読み出されて、バ
ッファ１２−Ｘ内が空になると、制御線７−２を使用し
てそれを検出し、次にバッファ１７内に蓄積されている
パケットの読み出し開始を指示する。
ング情報として出力ポート番号Ｘを持つ後続のパケット
が順次蓄積され、制御部６からの制御が行われるまで読
み出しは行われない。制御部６は、出力ポート番号Ｘの
バッファ１２−Ｘ内のパケットが順次読み出されて、バ
ッファ１２−Ｘ内が空になると、制御線７−２を使用し
てそれを検出し、次にバッファ１７内に蓄積されている
パケットの読み出し開始を指示する。
【００３７】バッファ部１７から読み出されたパケット
は、冗長出力ポート部１３内のＭＵＸ装置１６と各出力
ポート８内のセレクタ部とを接続する予備伝送路１４を
使用してセレクタ部１５に入力する。セレクタ部１５
は、現用伝送路２と予備伝送路１４を入力としてもち、
パケットの入力のある方を出力ポートの出力として選択
する。
は、冗長出力ポート部１３内のＭＵＸ装置１６と各出力
ポート８内のセレクタ部とを接続する予備伝送路１４を
使用してセレクタ部１５に入力する。セレクタ部１５
は、現用伝送路２と予備伝送路１４を入力としてもち、
パケットの入力のある方を出力ポートの出力として選択
する。
【００３８】バッファ１２−Ｘ内が空になったことが検
出された際、制御部６は、バッファ１７からのパケット
の読み出しを開始すると同時に、各ＤＥＭＵＸ回路９に
通知しているポート番号Ｘをマスクする。これによっ
て、ＤＥＭＵＸ装置９は、パケットのヘッダーに付加さ
れているルーティング情報（出力ポート番号）を参照し
て分配を開始し、出力ポート１０−Ｘ内のバッファ１２
−Ｘ内にパケットが再び蓄積されはじめる。
出された際、制御部６は、バッファ１７からのパケット
の読み出しを開始すると同時に、各ＤＥＭＵＸ回路９に
通知しているポート番号Ｘをマスクする。これによっ
て、ＤＥＭＵＸ装置９は、パケットのヘッダーに付加さ
れているルーティング情報（出力ポート番号）を参照し
て分配を開始し、出力ポート１０−Ｘ内のバッファ１２
−Ｘ内にパケットが再び蓄積されはじめる。
【００３９】このように、本発明のパケット交換装置で
は、輻輳が生じそうになった出力ポート行きのトラヒッ
クを、一時的に任意の出力ポートに対応できる冗長出力
ポート部内のバッファ内に蓄積しておき、バッファの読
み出しを制御することで、特定方路へのパケットの集中
によるパケット廃棄を回避することができる。
は、輻輳が生じそうになった出力ポート行きのトラヒッ
クを、一時的に任意の出力ポートに対応できる冗長出力
ポート部内のバッファ内に蓄積しておき、バッファの読
み出しを制御することで、特定方路へのパケットの集中
によるパケット廃棄を回避することができる。
【００４０】本発明の第二の実施の形態では、冗長出力
ポート部１３内のバッファ部１７の容量を大きくするこ
とによって、長時間の輻輳発生にも強いパケット交換装
置を実現することができる。また、バッファが大きくな
っても、複数の出力ポートでこの冗長出力ポート部を共
有するわけではなく、制御量も小さくてよいので、遅延
も問題とならない。
ポート部１３内のバッファ部１７の容量を大きくするこ
とによって、長時間の輻輳発生にも強いパケット交換装
置を実現することができる。また、バッファが大きくな
っても、複数の出力ポートでこの冗長出力ポート部を共
有するわけではなく、制御量も小さくてよいので、遅延
も問題とならない。
【００４１】また、Ｍ（Ｍ＞１）個の冗長出力ポート部
を持つことによって、同時に複数の出力ポート部内のバ
ッファ部で輻輳が生じた場合も、冗長出力ポート部の数
の出力ポートでのパケットの廃棄を回避することができ
る。
を持つことによって、同時に複数の出力ポート部内のバ
ッファ部で輻輳が生じた場合も、冗長出力ポート部の数
の出力ポートでのパケットの廃棄を回避することができ
る。
【００４２】また、複数の冗長出力ポート部を持った場
合、任意の出力ポート１０内のバッファ部１２でしきい
値をこえたパケット数が検出されると、予備伝送路１４
−１を使用して冗長出力ポート部１０−１内のバッファ
１７−１にまずパケットを蓄積し、その後、バッファ１
２が空にならない間に、冗長出力ポート部１３−１内の
バッファ１７−１が一杯になってしまった場合は、次に
予備伝送路１４−２を使用して冗長出力ポート部１３−
２内のバッファにパケットを蓄積することもできる。
合、任意の出力ポート１０内のバッファ部１２でしきい
値をこえたパケット数が検出されると、予備伝送路１４
−１を使用して冗長出力ポート部１０−１内のバッファ
１７−１にまずパケットを蓄積し、その後、バッファ１
２が空にならない間に、冗長出力ポート部１３−１内の
バッファ１７−１が一杯になってしまった場合は、次に
予備伝送路１４−２を使用して冗長出力ポート部１３−
２内のバッファにパケットを蓄積することもできる。
【００４３】これらバッファに蓄積されたパケットは、
制御部６により、バッファ部１３とセレクタ部１４を制
御することによって、蓄積された順にパケットの読み出
しを行う。このように、任意の出力ポートに複数の冗長
出力ポート部内のバッファ容量を一時的に割りあてるこ
とによって、トラヒック集中による出力ポート内のバッ
ファオーバーフローによるパケット廃棄を柔軟に回避す
ることができる。
制御部６により、バッファ部１３とセレクタ部１４を制
御することによって、蓄積された順にパケットの読み出
しを行う。このように、任意の出力ポートに複数の冗長
出力ポート部内のバッファ容量を一時的に割りあてるこ
とによって、トラヒック集中による出力ポート内のバッ
ファオーバーフローによるパケット廃棄を柔軟に回避す
ることができる。
【００４４】また、バッファ内に設定されているしきい
値を用いて、輻輳が検出された出力ポートのポート番号
を一時的にマスクし、冗長出力ポートに該当出力ポート
を設定し、パケットトラヒックを一時的に蓄積し、出力
ポート部と冗長出力ポート部内のバッファの読み出し順
序を制御することによって、特定出力ポートにトラヒッ
クが集中した場合に生じるパケット廃棄を回避すること
ができる。
値を用いて、輻輳が検出された出力ポートのポート番号
を一時的にマスクし、冗長出力ポートに該当出力ポート
を設定し、パケットトラヒックを一時的に蓄積し、出力
ポート部と冗長出力ポート部内のバッファの読み出し順
序を制御することによって、特定出力ポートにトラヒッ
クが集中した場合に生じるパケット廃棄を回避すること
ができる。
【００４５】
【発明の効果】本発明によれば、パケット交換装置内に
あらかじめ、任意の出力ポートに対応することのできる
多重装置とバッファ部からなる冗長出力ポート部を持っ
ているので、任意の出力ポート内のバッファと多重装置
部分で障害が検出された場合には、冗長出力ポート部に
パケットを迂回させることで、スイッチ面のＮ＋Ｍ重化
を最小限のハードウェアで実現することができる。
あらかじめ、任意の出力ポートに対応することのできる
多重装置とバッファ部からなる冗長出力ポート部を持っ
ているので、任意の出力ポート内のバッファと多重装置
部分で障害が検出された場合には、冗長出力ポート部に
パケットを迂回させることで、スイッチ面のＮ＋Ｍ重化
を最小限のハードウェアで実現することができる。
【００４６】また、任意の出力ポート内のＭＵＸ装置部
分で障害が検出された場合、迂回パケットに対してヘッ
ダー部分の付替えを行なわず、ルーティング情報をもと
にしたフィルタリング制御による迂回を行うので、高速
にパケットスイッチ面のＮ＋Ｍ重化を実現することがで
きる。
分で障害が検出された場合、迂回パケットに対してヘッ
ダー部分の付替えを行なわず、ルーティング情報をもと
にしたフィルタリング制御による迂回を行うので、高速
にパケットスイッチ面のＮ＋Ｍ重化を実現することがで
きる。
【００４７】また、本パケット交換装置では、１つの出
力ポートが１枚の回線カードに対応している場合でも、
スイッチ面のＮ＋Ｍ重化を実現するためにＭ枚の回線ボ
ードを用意する必要がないという利点を持つ。
力ポートが１枚の回線カードに対応している場合でも、
スイッチ面のＮ＋Ｍ重化を実現するためにＭ枚の回線ボ
ードを用意する必要がないという利点を持つ。
【００４８】さらに、全く同じハードウェア構成で、任
意の出力ポートにパケットトラヒックが集中して輻輳が
おきた場合も、上記で述べた冗長出力ポート部内のバッ
ファに輻輳が検出されたポート行きのパケットを一時的
に蓄積しておくことによって、パケット廃棄を回避する
ことができるという効果をもつ。
意の出力ポートにパケットトラヒックが集中して輻輳が
おきた場合も、上記で述べた冗長出力ポート部内のバッ
ファに輻輳が検出されたポート行きのパケットを一時的
に蓄積しておくことによって、パケット廃棄を回避する
ことができるという効果をもつ。
【００４９】また、任意の出力ポートに対してＭ組の内
の複数の冗長出力ポート部内のバッファを一時的に割り
当てることにより、任意ポートの長時間の輻輳状態にも
対応可能であるという効果を持つ。
の複数の冗長出力ポート部内のバッファを一時的に割り
当てることにより、任意ポートの長時間の輻輳状態にも
対応可能であるという効果を持つ。
【図１】本発明の第一及び第二の実施の形態におけるパ
ケット交換装置のスイッチ面の冗長方式、輻輳回避方式
が適用されるパケット交換機の構成を示すブロック図で
ある。
ケット交換装置のスイッチ面の冗長方式、輻輳回避方式
が適用されるパケット交換機の構成を示すブロック図で
ある。
【図２】本発明の第一及び第二の実施の形態におけるパ
ケット交換装置の入力／出力インターフェース部であ
る。
ケット交換装置の入力／出力インターフェース部であ
る。
【図３】本発明の第一及び第二の実施の形態におけるパ
ケット交換装置の入力ポート部である。
ケット交換装置の入力ポート部である。
【図４】本発明の第一及び第二の実施の形態におけるパ
ケット交換装置の出力ポート部である。
ケット交換装置の出力ポート部である。
【図５】本発明の第一及び第二の実施の形態におけるパ
ケット交換装置の冗長出力ポート部である。
ケット交換装置の冗長出力ポート部である。
１ パケット交換装置 ２ 入力伝送路 ３ 入力インターフェース部 ４ ヘッダ変換部 ５ ＡＴＭスイッチ部 ６ 制御部 ７ 制御線 ８ 入力ポート部 ９ ＤＥＭＵＸ回路 １０ 出力ポート部 １１、１６ ＭＵＸ回路 １２、１７ バッファ １３ 冗長出力ポート部 １４ 予備伝送路 １５ セレクタ部 １８ スイッチコア部 １９ 出力インターフェース部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 澁谷 俊次 福岡県福岡市葉早良区百道浜二丁目４番１ 号 九州日本電気通信システム株式会社内 Ｆターム(参考） 5K030 GA13 HA08 JA01 KX11 KX23 LB08 LE06 MA13 MB02 MB15 MD02
Claims (11)
- 【請求項１】 Ｎｉ個の入力ポート部とＮｏ個の出力ポ
ート部（Ｎｉ＝ＮｏまたはＮｉ≠Ｎｏ）を備え、前記各
入力ポート部からの入力パケットをヘッダ情報によって
決まるいずれかの前記出力ポート部に振り分けるパケッ
トスイッチ手段を有するパケット交換装置において、 前記各入力ポート部は、前記入力パケットを振り分ける
際に、制御部からの指示により、Ｎｏ＋Ｍ（Ｍ＞０）個
の方路への分配を指定することができるように構成され
ていることを特徴とするパケット交換装置。 - 【請求項２】 前記制御部は、前記出力ポート部の障害
または輻輳状態を検出して前記入力ポート部に通知し、
前記入力ポート部は前記通知を受けたとき、前記障害ま
たは輻輳状態が発生した出力ポート部へ出力されるパケ
ットを、前記Ｍ個の方路の内の一つに迂回させることを
特徴とする請求項１記載のパケット交換装置。 - 【請求項３】 Ｎｉ個の入力ポート部とＮｏ個の出力ポ
ート部（Ｎｉ＝ＮｏまたはＮｉ≠Ｎｏ）を備え、前記各
入力ポートからの入力パケットをヘッダ情報によって決
まるいずれかの前記出力ポートに振り分けるパケットス
イッチ手段を有するパケット交換装置において、 前記各入力ポート部は、前記入力パケットを振り分ける
際に、制御部からの指示により、Ｎｏ＋Ｍ（Ｍ＞０）個
の方路への分配を指定することができるように構成さ
れ、 前記Ｎｏ個の出力ポート部とは別に、前記Ｍ個の方路と
それぞれ接続され、前記各入力ポート部からのパケット
を多重し、特定の前記出力ポート部へ多重して出力する
ことができるＭ個の冗長出力ポート部を有していること
を特徴とするパケット交換装置。 - 【請求項４】 前記制御部は、前記出力ポート部のポー
ト番号を設定またはマスクすることにより、前記入力パ
ケットの振り分け方路を指示することを特徴とする請求
項１または３記載のパケット交換装置。 - 【請求項５】 前記各入力ポートは、各入力ポートでパ
ケットを振り分ける際に、Ｎｏ＋１〜Ｎｏ＋Ｍ番目の方
路に対しては、それぞれ前記１〜Ｎｏ番目内の任意の出
力ポートへのパケットトラヒックの転送を指定すること
を特徴とする請求項１または３記載のパケット交換装
置。 - 【請求項６】 前記Ｎｏ個の出力ポート部及び前記Ｍ個
の冗長出力ポート部は、それぞれ入力されたパケットを
蓄積するバッファを備えていることを特徴とする請求項
３記載のパケット交換装置。 - 【請求項７】 前記各出力ポート部からのパケットトラ
ヒックと前記Ｍ個の冗長出力ポート部からのパケットト
ラヒックとを入力とし、その内の一つを選択して出力す
るセレクタ回路を前記各出力ポート部毎に設けたことを
特徴とする請求項３記載のパケット交換装置。 - 【請求項８】 前記制御部により、前記入力ポート部、
前記出力ポート部、前記冗長出力ポート部及び前記セレ
クタ部を制御することにより、スイッチ面のＮ＋Ｍ
（Ｎ，Ｍ＞０）重化を実現することを特徴とする請求項
７記載のパケット交換装置。 - 【請求項９】 前記出力ポート部のバッファが輻輳状態
となったとき、前記入力ポート部は、該輻輳状態となっ
た出力ポート部へ出力されるパケットを、前記Ｍ個の方
路の内の一つに振り分けることを特徴とする請求項６記
載のパケット交換装置。 - 【請求項１０】 前記制御部は、前記各出力ポート部の
バッファ内の蓄積パケット数をそれぞれ監視し、パケッ
ト数が予め設定されたしきい値をこえたバッファを検出
したときには、当該バッファを持つ出力ポート番号を前
記各入力ポート部に通知し、前記各入力ポート部は、通
知された出力ポート番号の方路へのパケットの分配を一
時的にとめると同時に前記Ｍ個の方路の内の一つを指定
して、前記通知された出力ポート番号をパケットヘッダ
部分に持つパケットの分配を開始し、前記Ｍ個の方路の
内の一つに接続された前記冗長出力ポート部内のバッフ
ァに前記通知された出力ポート番号のパケットを蓄積す
ることを特徴とする請求項９記載のパケット交換装置。 - 【請求項１１】 前記制御部は、前記通知された出力ポ
ート部のバッファに蓄積されたパケットの読み出しが終
了した後に、前記冗長出力ポート部のバッファに蓄積さ
れたパケットの読み出し開始を指示するとともに、前記
通知された出力ポート番号の方路へのパケットの分配を
再開することを特徴とする請求項１０記載のパケット交
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552498A JP2000049860A (ja) | 1998-07-30 | 1998-07-30 | パケット交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552498A JP2000049860A (ja) | 1998-07-30 | 1998-07-30 | パケット交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049860A true JP2000049860A (ja) | 2000-02-18 |
Family
ID=16673856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21552498A Pending JP2000049860A (ja) | 1998-07-30 | 1998-07-30 | パケット交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000049860A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439184B1 (ko) * | 2001-12-24 | 2004-07-05 | 한국전자통신연구원 | 다른 크기의 2개 입력 포트를 갖는 더블워드 정렬 쓰기패킷 버퍼장치 |
| US6895531B2 (en) | 2000-06-21 | 2005-05-17 | Nec Corporation | Method and system for routing packets without losing packets by monitoring outgoing lines |
| US7058013B2 (en) | 2000-04-12 | 2006-06-06 | Juniper Networks, Inc. | Header conversion technique in ATM switch |
| JP2007006540A (ja) * | 2000-11-21 | 2007-01-11 | Transwitch Corp | 単一の通信スイッチを経てａｔｍ、ｔｄｍ及びパケットデータを交換するための方法及び装置 |
| US7257150B2 (en) | 2000-11-21 | 2007-08-14 | Ubinetics Limited | Rake receiver and a method of providing a frequency error estimate |
| WO2009066384A1 (ja) * | 2007-11-21 | 2009-05-28 | Fujitsu Limited | データ伝送装置 |
| JP2009246525A (ja) * | 2008-03-28 | 2009-10-22 | Fujitsu Ltd | 転送装置及びパケット伝送装置 |
-
1998
- 1998-07-30 JP JP21552498A patent/JP2000049860A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7058013B2 (en) | 2000-04-12 | 2006-06-06 | Juniper Networks, Inc. | Header conversion technique in ATM switch |
| US8154994B2 (en) | 2000-04-12 | 2012-04-10 | Juniper Networks, Inc. | Header conversion technique |
| US6895531B2 (en) | 2000-06-21 | 2005-05-17 | Nec Corporation | Method and system for routing packets without losing packets by monitoring outgoing lines |
| JP2007006540A (ja) * | 2000-11-21 | 2007-01-11 | Transwitch Corp | 単一の通信スイッチを経てａｔｍ、ｔｄｍ及びパケットデータを交換するための方法及び装置 |
| US7257150B2 (en) | 2000-11-21 | 2007-08-14 | Ubinetics Limited | Rake receiver and a method of providing a frequency error estimate |
| KR100439184B1 (ko) * | 2001-12-24 | 2004-07-05 | 한국전자통신연구원 | 다른 크기의 2개 입력 포트를 갖는 더블워드 정렬 쓰기패킷 버퍼장치 |
| WO2009066384A1 (ja) * | 2007-11-21 | 2009-05-28 | Fujitsu Limited | データ伝送装置 |
| JP4808273B2 (ja) * | 2007-11-21 | 2011-11-02 | 富士通株式会社 | データ伝送装置 |
| US8422366B2 (en) | 2007-11-21 | 2013-04-16 | Fujitsu Limited | Data transmission device |
| JP2009246525A (ja) * | 2008-03-28 | 2009-10-22 | Fujitsu Ltd | 転送装置及びパケット伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2224753C (en) | An atm switch queuing system | |
| US5768258A (en) | Selective congestion control mechanism for information networks | |
| US5901140A (en) | Selective congestion control mechanism for information networks | |
| AU675302B2 (en) | Output-buffer switch for asynchronous transfer mode | |
| US5457679A (en) | Channel sharing and memory sharing in a packet switching system | |
| CA2224606C (en) | A distributed buffering system for atm switches | |
| EP1388235B1 (en) | Apparatus and methods for efficient multicassting of data packets | |
| US7116633B2 (en) | Packet switching system and method | |
| JPH06120974A (ja) | コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 | |
| EP1522175B1 (en) | Fully redundant linearly expandable broadcast router | |
| JP3151139B2 (ja) | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 | |
| US20040213292A1 (en) | Network fabric access device with multiple system side interfaces | |
| AU719413B2 (en) | Logical multicast from a switch configured for spatial multicast | |
| US7227861B2 (en) | Packet switch device | |
| JP2000049860A (ja) | パケット交換装置 | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| JPH05268250A (ja) | 優先呼と非優先呼が混在される呼収容方式 | |
| JP2002344514A (ja) | マルチキャスト方法及びマルチキャスト装置 | |
| JP3075068B2 (ja) | Ａｔｍスイッチ | |
| JP3250546B2 (ja) | パケット交換装置及びそれに用いるマルチキャスト制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
| JP3197152B2 (ja) | セル交換装置 | |
| EP1835673B1 (en) | Network fabric access device with multiple system side interfaces | |
| JP2006186924A (ja) | パケット通信装置 | |
| KR20040054355A (ko) | 다기능 스위치 패브릭 장치 및 그 제어 방법 |