JPS5939939B2 - 同期転送制御方式 - Google Patents
同期転送制御方式Info
- Publication number
- JPS5939939B2 JPS5939939B2 JP50124147A JP12414775A JPS5939939B2 JP S5939939 B2 JPS5939939 B2 JP S5939939B2 JP 50124147 A JP50124147 A JP 50124147A JP 12414775 A JP12414775 A JP 12414775A JP S5939939 B2 JPS5939939 B2 JP S5939939B2
- Authority
- JP
- Japan
- Prior art keywords
- stack
- data
- synchronization pattern
- transfer control
- synchronous transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/18—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates by cathode sputtering
- H01F41/183—Sputtering targets therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明はミニコンピュータ、マイクロコンピュータ等の
情報処理装置の同期転送制御方式に関するものである。
情報処理装置の同期転送制御方式に関するものである。
従来の同期転送システムにおいては、送信側から或る特
定の同期パターン信号を連続して転送し、受信側でこの
同期パターン信号に合わせて同期をとり、それ以後、受
信側は送信されてきたデータを暫時とり込むものである
。
定の同期パターン信号を連続して転送し、受信側でこの
同期パターン信号に合わせて同期をとり、それ以後、受
信側は送信されてきたデータを暫時とり込むものである
。
上記同期パターン信号には次の２種類が考えられる。１
例えば８ビットとか１６ビットとかで構成される同一
種のフレームパターン信号を繰返し送信し、同期パター
ンとする方法・・・・・・第１図ａ２数種以上の特定な
パターンのシーケンスを繰返して同期信号とする方法・
・・・・・第１図を上記１は簡単な同期転送装置で用い
られる方式であり、例えば受信側は第２図の如き構成と
なる。
例えば８ビットとか１６ビットとかで構成される同一
種のフレームパターン信号を繰返し送信し、同期パター
ンとする方法・・・・・・第１図ａ２数種以上の特定な
パターンのシーケンスを繰返して同期信号とする方法・
・・・・・第１図を上記１は簡単な同期転送装置で用い
られる方式であり、例えば受信側は第２図の如き構成と
なる。
即ち送信側から送られてくるシリアル入力はシフトレジ
スタ１に入力される。一方同期レジスタ２にはあらかじ
め転送時の約束で定められた同期パターン信号が格納さ
れている。そこでレジスタ１内のデータとレジスタ２内
のデータとがコンパレータ３で逐次比較され、一旦両デ
ータの一致がとれると、この次のパターンからはレジス
タ１に入力されたパターンはデータと解釈されてデータ
レジスタ４へ格納され、ここからパラレル出力として取
出されるものである。このような同期方式は、同期パタ
ーン信号が一種類であるところの１の方式には、簡単で
適しているが、上記２の場合のように同期パターンのフ
レーム長が長く多種にわたる場合には適用不可能である
。
スタ１に入力される。一方同期レジスタ２にはあらかじ
め転送時の約束で定められた同期パターン信号が格納さ
れている。そこでレジスタ１内のデータとレジスタ２内
のデータとがコンパレータ３で逐次比較され、一旦両デ
ータの一致がとれると、この次のパターンからはレジス
タ１に入力されたパターンはデータと解釈されてデータ
レジスタ４へ格納され、ここからパラレル出力として取
出されるものである。このような同期方式は、同期パタ
ーン信号が一種類であるところの１の方式には、簡単で
適しているが、上記２の場合のように同期パターンのフ
レーム長が長く多種にわたる場合には適用不可能である
。
本発明は上記の点に鑑みてなされたもので、上記２の場
合の如く複雑なパターンシーケンスを有する同期パター
ン信号に対し、容易に同期をとることができる同期転送
制御方式を提供しようとするものであり、複数種の同期
パターン信号の蓄積部としてファーストイン、ファース
トアウト（以下ＦＩＦＯと称す）スタックを用いたこと
を特徴とする。
合の如く複雑なパターンシーケンスを有する同期パター
ン信号に対し、容易に同期をとることができる同期転送
制御方式を提供しようとするものであり、複数種の同期
パターン信号の蓄積部としてファーストイン、ファース
トアウト（以下ＦＩＦＯと称す）スタックを用いたこと
を特徴とする。
以下第３図を参照して本発明の一実施例を説明する。
図中１１はＦＩＦＯスタックで、このスタック１１は、
一方向へ情報送出を行なうＦＩＦＯスタックと反対方向
へ送出を行なうＦＩＦＯスタックとよりなるものでもよ
いし、双方向の情報送出が可能な１台のＦＩＦＯスタッ
クでもよい。１２は送信側から同期パターン信号及びデ
ータがシリアルに供給されるシフトレジスタ、１３はこ
のシフトレジスタ１２内の同期パターンとＦＩＦＯスタ
ツク１１内の同期パターンとを比較するワード単位のコ
ンパレータ、１４はその比較結果に誤りがあるか否かを
検出するフラグ、１５はＦＩＦＯスタツク１１へのデー
タ入力切換えを行なうコントローラである。
一方向へ情報送出を行なうＦＩＦＯスタックと反対方向
へ送出を行なうＦＩＦＯスタックとよりなるものでもよ
いし、双方向の情報送出が可能な１台のＦＩＦＯスタッ
クでもよい。１２は送信側から同期パターン信号及びデ
ータがシリアルに供給されるシフトレジスタ、１３はこ
のシフトレジスタ１２内の同期パターンとＦＩＦＯスタ
ツク１１内の同期パターンとを比較するワード単位のコ
ンパレータ、１４はその比較結果に誤りがあるか否かを
検出するフラグ、１５はＦＩＦＯスタツク１１へのデー
タ入力切換えを行なうコントローラである。
しかして、あらかじめ決められたｎワードの同期パター
ンのデータＡ１〜ＡＯはＦＩＦＯスタツク１１内に積み
重ね収容されている。
ンのデータＡ１〜ＡＯはＦＩＦＯスタツク１１内に積み
重ね収容されている。
これはＦＩＦＯスタツクを１個の入出力装置としてコン
ピユータからプログラムで内容設定すればよい。一方シ
フトレジスタ１２には送信側から、前記スタツク１１内
の同期パターンに対応した第１図ｂの如きｎ種の同期パ
ターン信号Ａ１〜ＡＯが供給される。ＦＩＦＯスタツク
１１内の同期パターンのデータ信号は受信の１ワード毎
に下にプツシユされ、コンパレータ１３で信号Ａｌ，Ａ
２，・・・・・・の順にシフトレジスタ１２内の内容と
タイミングを合わせて比較される。この時シフトレジス
タ１２は各ワードの区切りで、ＦＩＦＯスタツク１１の
プツシユダウン・クロツク信号を発生してやる装置を必
要とすることは云うまでもない。パターン信号Ａｌ，Ａ
２，・・・・・・が暫時コンパレータで比較され、途中
で不一致があれば、上記比較動作は中止されて送信側に
同期パターンエラーを知らせる。同時に受信側のコンピ
ユータに割込みをかけ、正しい同期パターンデータＡ１
〜ＡＯをＦＩＦＯスタツク１１にリフレツシユしておく
。コンパレータ１３で不一致が検出されずにパターンＡ
。まで比較が行なわれた後は、ＦＩＦＯスタツク１１は
ＥＭＰＴＹ即ち空になる。なぜならばスタツク１１には
パターンＡＯまでしかデータが入つていないからである
。即ちＦＩＦＯスタツク１１がＥＭＰＴＹになつた時点
でデータ不一致のフラグ１４が立つていなければ、送受
信側は完全に同期がとれたことになる。次いで送信側か
ら送られてくるデータを直ちにＦＩＦＯスタツク１１に
取込みたい場合は、コントローラ１５を制御し、これに
よつてＦＩＦＯスタツク１１を出力モードから入力モー
ドに切換える、つまりＦＩＦＯスタツク１１のデータの
流れの方向を切換えると、この時点からシフトレジスタ
１２から入つたデータは、切換回路つまりコントローラ
１５を通つて次々にＦＩＦＯスタツク１１へ下から入力
され、このスタツク１１内にデータが蓄積されるもので
ある。以上のような同期転送制御方式は、同期ミスが防
止できるから、或る特定のワード数の同期フレームが送
られた後に、すぐデータ群が転送されるような情報転送
システムにおいて、初期のデータを取込み損なう危険が
解消される点で極めて有効であり、デイスクメモリ等の
インターフエースには最も適したものとなるものである
。
ピユータからプログラムで内容設定すればよい。一方シ
フトレジスタ１２には送信側から、前記スタツク１１内
の同期パターンに対応した第１図ｂの如きｎ種の同期パ
ターン信号Ａ１〜ＡＯが供給される。ＦＩＦＯスタツク
１１内の同期パターンのデータ信号は受信の１ワード毎
に下にプツシユされ、コンパレータ１３で信号Ａｌ，Ａ
２，・・・・・・の順にシフトレジスタ１２内の内容と
タイミングを合わせて比較される。この時シフトレジス
タ１２は各ワードの区切りで、ＦＩＦＯスタツク１１の
プツシユダウン・クロツク信号を発生してやる装置を必
要とすることは云うまでもない。パターン信号Ａｌ，Ａ
２，・・・・・・が暫時コンパレータで比較され、途中
で不一致があれば、上記比較動作は中止されて送信側に
同期パターンエラーを知らせる。同時に受信側のコンピ
ユータに割込みをかけ、正しい同期パターンデータＡ１
〜ＡＯをＦＩＦＯスタツク１１にリフレツシユしておく
。コンパレータ１３で不一致が検出されずにパターンＡ
。まで比較が行なわれた後は、ＦＩＦＯスタツク１１は
ＥＭＰＴＹ即ち空になる。なぜならばスタツク１１には
パターンＡＯまでしかデータが入つていないからである
。即ちＦＩＦＯスタツク１１がＥＭＰＴＹになつた時点
でデータ不一致のフラグ１４が立つていなければ、送受
信側は完全に同期がとれたことになる。次いで送信側か
ら送られてくるデータを直ちにＦＩＦＯスタツク１１に
取込みたい場合は、コントローラ１５を制御し、これに
よつてＦＩＦＯスタツク１１を出力モードから入力モー
ドに切換える、つまりＦＩＦＯスタツク１１のデータの
流れの方向を切換えると、この時点からシフトレジスタ
１２から入つたデータは、切換回路つまりコントローラ
１５を通つて次々にＦＩＦＯスタツク１１へ下から入力
され、このスタツク１１内にデータが蓄積されるもので
ある。以上のような同期転送制御方式は、同期ミスが防
止できるから、或る特定のワード数の同期フレームが送
られた後に、すぐデータ群が転送されるような情報転送
システムにおいて、初期のデータを取込み損なう危険が
解消される点で極めて有効であり、デイスクメモリ等の
インターフエースには最も適したものとなるものである
。
以上説明した如く本発明によれば、同期パターンのデー
タ蓄積にＦＩＦＯスタツクを用いたので、複数種の同期
パターン信号による送受信側の同期が確実にとれ、その
後直ちにデータを取込んでも初期データを取込み損なう
危険性がない同期転送制御方式が提供できるものである
。
タ蓄積にＦＩＦＯスタツクを用いたので、複数種の同期
パターン信号による送受信側の同期が確実にとれ、その
後直ちにデータを取込んでも初期データを取込み損なう
危険性がない同期転送制御方式が提供できるものである
。
第１図Ａ，ｂはそれぞれ同期パターン信号波形図、第２
図は第１図ａの同期パターン信号を用いた同期転送制御
方式を示すプロツク図、第３図は本発明の一実施例を示
すプロツク構成図である。 １１・・・・・・ＦｌＦＯスタツク、１２・・・・・・
シフトレジスタ、１３・・・・・・コンパレータ、１４
・・・・・・フラグ、１５・・・・・・コントローラ。
図は第１図ａの同期パターン信号を用いた同期転送制御
方式を示すプロツク図、第３図は本発明の一実施例を示
すプロツク構成図である。 １１・・・・・・ＦｌＦＯスタツク、１２・・・・・・
シフトレジスタ、１３・・・・・・コンパレータ、１４
・・・・・・フラグ、１５・・・・・・コントローラ。
Claims (1)
- １ 複数種の同期パターン信号の蓄積を行なうファース
トイン・ファーストアウト型スタックと、前記各同期パ
ターン信号を順次取出し、該信号と送信側から順次送ら
れてきた同期パターン信号とをタイミングを合わせて遂
一比較する手段と、その比較が完了し、比較結果に誤り
がなければ前記スタックの入出力方向を切換えて該スタ
ックにデータを取込む手段とを具備したことを特徴とす
る同期転送制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50124147A JPS5939939B2 (ja) | 1975-10-15 | 1975-10-15 | 同期転送制御方式 |
| US05/732,701 US4065639A (en) | 1975-10-15 | 1976-10-15 | Synchronous transmission control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50124147A JPS5939939B2 (ja) | 1975-10-15 | 1975-10-15 | 同期転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5247642A JPS5247642A (en) | 1977-04-15 |
| JPS5939939B2 true JPS5939939B2 (ja) | 1984-09-27 |
Family
ID=14878087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50124147A Expired JPS5939939B2 (ja) | 1975-10-15 | 1975-10-15 | 同期転送制御方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4065639A (ja) |
| JP (1) | JPS5939939B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4327441A (en) * | 1980-03-31 | 1982-04-27 | Texas Instruments Incorporated | Method and apparatus for synchronizing and calibrating a receiver to a pulse width modulation transmitter |
| US4578666A (en) * | 1983-03-23 | 1986-03-25 | Tektronix, Inc. | Method of comparing data with asynchronous timebases |
| CA1227844A (en) * | 1983-09-07 | 1987-10-06 | Michael T.H. Hewitt | Communications network having a single node and a plurality of outstations |
| JPS6068787A (ja) * | 1983-09-26 | 1985-04-19 | Hitachi Ltd | フレ−ミングコ−ド検出回路 |
| US4635275A (en) * | 1984-06-22 | 1987-01-06 | At&T Technologies, Inc. | Method and apparatus for detecting synchronous or asynchronous data transmission |
| US5590159A (en) * | 1995-02-07 | 1996-12-31 | Wandel & Goltermann Technologies, Inc. | Digital data sequence pattern filtering |
| CA2882321C (en) | 2011-12-14 | 2018-05-01 | Wolfson Microelectronics Plc | Data transfer |
| GB2499699A (en) | 2011-12-14 | 2013-08-28 | Wolfson Ltd | Digital data transmission involving the position of and duration of data pulses within transfer periods |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3571801A (en) * | 1966-06-03 | 1971-03-23 | Nasa | Data transfer system |
| US3493935A (en) * | 1967-03-06 | 1970-02-03 | Burroughs Corp | Queuer control system |
| US3431559A (en) * | 1967-05-17 | 1969-03-04 | Webb James E | Telemetry word forming unit |
| US3593314A (en) * | 1969-06-30 | 1971-07-13 | Burroughs Corp | Multistage queuer system |
| US3766316A (en) * | 1972-05-03 | 1973-10-16 | Us Navy | Frame synchronization detector |
-
1975
- 1975-10-15 JP JP50124147A patent/JPS5939939B2/ja not_active Expired
-
1976
- 1976-10-15 US US05/732,701 patent/US4065639A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4065639A (en) | 1977-12-27 |
| JPS5247642A (en) | 1977-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323426A (en) | Elasticity buffer for data/clock synchronization | |
| US4497059A (en) | Multi-channel redundant processing systems | |
| EP0051332A1 (en) | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations | |
| JPS5939939B2 (ja) | 同期転送制御方式 | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| JPS61161568A (ja) | 情報伝送方式 | |
| USRE40317E1 (en) | System for receiving a control signal from a device for selecting its associated clock signal for controlling the transferring of information via a buffer | |
| JPH02246537A (ja) | ディジタルスタッフ制御方式 | |
| JPH10247175A (ja) | データ転送方式 | |
| JPS5972845A (ja) | 非同期式デ−タ受信回路 | |
| US4975911A (en) | Interface circuit for data transmission between a microprocessor system and a time-division-multiplexed system | |
| JP3027447B2 (ja) | オンライン情報制御方式 | |
| JP2957821B2 (ja) | 送出メモリ制御回路 | |
| JPS597252B2 (ja) | 信号中継装置 | |
| JP2845768B2 (ja) | 時刻情報同期化装置 | |
| JPS60177746A (ja) | ビツト同期制御方式 | |
| JPH05282249A (ja) | データ転送装置 | |
| JPH10105375A (ja) | 非同期ｆｉｆｏバッファ装置 | |
| JPS63217456A (ja) | 高速デ−タ転送方式 | |
| JPH04331528A (ja) | 固定長データ転送用バッファの誤動作検出方式および復旧方式 | |
| JPH01140240A (ja) | 試験信号送出方式 | |
| JPH01288130A (ja) | データ伸長回路 | |
| JPH0220937A (ja) | 同期検出回路 | |
| JPS6024497B2 (ja) | デ−タ転送方式 | |
| JPH02306730A (ja) | コマンド信号処理装置 |