JPH10247175A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH10247175A JPH10247175A JP9063874A JP6387497A JPH10247175A JP H10247175 A JPH10247175 A JP H10247175A JP 9063874 A JP9063874 A JP 9063874A JP 6387497 A JP6387497 A JP 6387497A JP H10247175 A JPH10247175 A JP H10247175A
- Authority
- JP
- Japan
- Prior art keywords
- data
- divided
- divided data
- timing
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 原始データを分割して並列データとして転送
する場合に確実に原始データを再生することができるデ
ータ転送方式を提供すること。 【解決手段】 データ転送先装置２０は、互いに独立な
４つの伝送系４０ａ〜４０ｄを介して入力される各分割
受信データを入力順に取り込んで格納するＦＩＦＯメモ
リ２２ａ〜２２ｄと、それらから出力される４つのデー
タ有フラグの論理積をとるアンド回路２４と、ＦＩＦＯ
メモリ２２ａ〜２２ｄから読み出される各分割データを
取り込んで保持するフリップフロップ２６ａ〜２６ｄと
を備えている。ＦＩＦＯメモリ２２ａ等のそれぞれにお
いて、原始データに対応した各分割受信データがそろっ
ているとアンド回路２４からデータの読み出し信号およ
び書き込み信号が出力される。これらの信号に応じて、
ＦＩＦＯメモリ２２ａ等から各分割データが読み出さ
れ、各フリップフロップ２６ａ等に書き込まれて、対応
する原始データが再生される。
する場合に確実に原始データを再生することができるデ
ータ転送方式を提供すること。 【解決手段】 データ転送先装置２０は、互いに独立な
４つの伝送系４０ａ〜４０ｄを介して入力される各分割
受信データを入力順に取り込んで格納するＦＩＦＯメモ
リ２２ａ〜２２ｄと、それらから出力される４つのデー
タ有フラグの論理積をとるアンド回路２４と、ＦＩＦＯ
メモリ２２ａ〜２２ｄから読み出される各分割データを
取り込んで保持するフリップフロップ２６ａ〜２６ｄと
を備えている。ＦＩＦＯメモリ２２ａ等のそれぞれにお
いて、原始データに対応した各分割受信データがそろっ
ているとアンド回路２４からデータの読み出し信号およ
び書き込み信号が出力される。これらの信号に応じて、
ＦＩＦＯメモリ２２ａ等から各分割データが読み出さ
れ、各フリップフロップ２６ａ等に書き込まれて、対応
する原始データが再生される。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の装置間で複
数の信号線を介して並列にデータの送受を行うデータ転
送装置に関する。
数の信号線を介して並列にデータの送受を行うデータ転
送装置に関する。
【０００２】
【従来の技術】一般に、製造した半導体の試験を行う半
導体試験装置は、半導体の入力端子に入力パターンデー
タを入力し、このとき出力端子に現れる出力パターンデ
ータを調べることにより、半導体の良否を試験してい
る。この半導体試験装置を用いて試験を行う場合、まず
試験に先立って、上述した入力パターンデータと、半導
体が正常であるときにこの入力パターンデータに対応し
て得られるであろう出力パターンデータとを半導体試験
装置に転送する必要がある。このようなテストパターン
データは、例えば今日のマイクロプロセッサを試験する
場合を考えると数百メガバイトから数ギガバイトにも達
するため、半導体試験装置を有効に稼働させるためには
高速にデータ転送を行う必要がある。
導体試験装置は、半導体の入力端子に入力パターンデー
タを入力し、このとき出力端子に現れる出力パターンデ
ータを調べることにより、半導体の良否を試験してい
る。この半導体試験装置を用いて試験を行う場合、まず
試験に先立って、上述した入力パターンデータと、半導
体が正常であるときにこの入力パターンデータに対応し
て得られるであろう出力パターンデータとを半導体試験
装置に転送する必要がある。このようなテストパターン
データは、例えば今日のマイクロプロセッサを試験する
場合を考えると数百メガバイトから数ギガバイトにも達
するため、半導体試験装置を有効に稼働させるためには
高速にデータ転送を行う必要がある。
【０００３】データを高速に転送する方法として、伝送
系を並列にしてデータの並列転送を行う方法がある。図
４は、並列転送を行う従来のデータ転送方式の概略を示
す図であり、一例として４つの伝送系を介して並列にデ
ータ転送を行う場合の構成が示されている。同図に示す
一方のフリップフロップ１０１、１０２、１０３、１０
４はデータ転送元の装置の送信端近傍に設けられたもの
であり、他方のフリップフロップ１１１、１１２、１１
３、１１４はデータ転送先の装置の受信端近傍に設けら
れたものである。データ転送を行う場合、データの転送
元装置では、送信原始データＷn を４分割したそれぞれ
を送信クロックに同期して４つのフリップフロップ１０
１、１０２、１０３、１０４に取り込んで、分割送信デ
ータａn、ｂn 、ｃn 、ｄn を４つの伝送系１２１、１
２２、１２３、１２４に同じタイミングで送出する。ま
た、データの転送先装置では、４つの伝送系１２１、１
２２、１２３、１２４を介して入力される各分割受信デ
ータａn ′、ｂn ′、ｃn′、ｄn ′を受信クロックに
同期して４つのフリップフロップ１１１、１１２、１１
３、１１４に取り込み、これらに取り込まれたデータを
同時に並列に読み出すことにより、受信再生データＷn
′を得ることができる。このように、送信原始データ
を複数の伝送系１２１〜１２４を介して並列転送するこ
とにより、データの転送速度を上げることができる。
系を並列にしてデータの並列転送を行う方法がある。図
４は、並列転送を行う従来のデータ転送方式の概略を示
す図であり、一例として４つの伝送系を介して並列にデ
ータ転送を行う場合の構成が示されている。同図に示す
一方のフリップフロップ１０１、１０２、１０３、１０
４はデータ転送元の装置の送信端近傍に設けられたもの
であり、他方のフリップフロップ１１１、１１２、１１
３、１１４はデータ転送先の装置の受信端近傍に設けら
れたものである。データ転送を行う場合、データの転送
元装置では、送信原始データＷn を４分割したそれぞれ
を送信クロックに同期して４つのフリップフロップ１０
１、１０２、１０３、１０４に取り込んで、分割送信デ
ータａn、ｂn 、ｃn 、ｄn を４つの伝送系１２１、１
２２、１２３、１２４に同じタイミングで送出する。ま
た、データの転送先装置では、４つの伝送系１２１、１
２２、１２３、１２４を介して入力される各分割受信デ
ータａn ′、ｂn ′、ｃn′、ｄn ′を受信クロックに
同期して４つのフリップフロップ１１１、１１２、１１
３、１１４に取り込み、これらに取り込まれたデータを
同時に並列に読み出すことにより、受信再生データＷn
′を得ることができる。このように、送信原始データ
を複数の伝送系１２１〜１２４を介して並列転送するこ
とにより、データの転送速度を上げることができる。
【０００４】
【発明が解決しようとする課題】ところで、上述したよ
うに複数の伝送系を介した従来のデータ転送方式におい
ては、各伝送系に含まれる伝送線の長さ等の物理的条件
の相違から各分割受信データ間に到着時間の差が生じ、
転送先装置の各フリップフロップ１１１〜１１４に入力
されるデータのスキューやジッタとして現れる。各伝送
系を介して転送される複数のデータ間でスキューやジッ
タが増加し、その量が１ワードの有効時間を越えると、
これら複数の並列なデータは同一時刻に同時に存在しな
くなるため、所定のタイミングでこれらのデータを取り
込んでも原始データの再生はできない。
うに複数の伝送系を介した従来のデータ転送方式におい
ては、各伝送系に含まれる伝送線の長さ等の物理的条件
の相違から各分割受信データ間に到着時間の差が生じ、
転送先装置の各フリップフロップ１１１〜１１４に入力
されるデータのスキューやジッタとして現れる。各伝送
系を介して転送される複数のデータ間でスキューやジッ
タが増加し、その量が１ワードの有効時間を越えると、
これら複数の並列なデータは同一時刻に同時に存在しな
くなるため、所定のタイミングでこれらのデータを取り
込んでも原始データの再生はできない。
【０００５】図５は、図４に示す構成によるデータ転送
のタイミングを示す図である。同図に示すように、送信
元装置において、原始データＷn を４分割した各分割送
信データａn 、ｂn 、ｃn 、ｄn のそれぞれが同じタイ
ミングで４つの伝送系１２１、１２２、１２３、１２４
に送出されるが、各伝送系を通って転送先装置に入力さ
た各分割受信データａn ′、ｂn ′、ｃn ′、ｄn ′の
タイミングが１ワードの有効時間を越えてずれると、こ
れらの分割受信データから受信再生データＷn′を得て
も、送信原始データＷn は再生できなくなる。
のタイミングを示す図である。同図に示すように、送信
元装置において、原始データＷn を４分割した各分割送
信データａn 、ｂn 、ｃn 、ｄn のそれぞれが同じタイ
ミングで４つの伝送系１２１、１２２、１２３、１２４
に送出されるが、各伝送系を通って転送先装置に入力さ
た各分割受信データａn ′、ｂn ′、ｃn ′、ｄn ′の
タイミングが１ワードの有効時間を越えてずれると、こ
れらの分割受信データから受信再生データＷn′を得て
も、送信原始データＷn は再生できなくなる。
【０００６】また、このような現象は、伝送線を介して
データを送受する場合の他に、複数の記憶装置に格納し
ておいたデータを並列に読み出す場合にも同様のことが
いえる。例えば、原始データを分割してそれぞれを４台
の記憶装置に格納しておいた場合に、これら４台の記憶
装置から同じタイミングで各分割データを読み出そうと
しても、記憶装置とデータ転送先の装置との間の接続線
や各記憶装置におけるデータ読み出しタイミングのずれ
（例えばハードディスクを考えた場合にはシーク時間が
正確には一致しないためデータの出力タイミングがずれ
る）によって、転送先装置で受け取った各分割受信デー
タ間にはスキューやジッタが現れるため、上述した伝送
線を介して直接転送データを送受する場合と同様に、各
分割受信データから原始データを再生することは困難に
なる。
データを送受する場合の他に、複数の記憶装置に格納し
ておいたデータを並列に読み出す場合にも同様のことが
いえる。例えば、原始データを分割してそれぞれを４台
の記憶装置に格納しておいた場合に、これら４台の記憶
装置から同じタイミングで各分割データを読み出そうと
しても、記憶装置とデータ転送先の装置との間の接続線
や各記憶装置におけるデータ読み出しタイミングのずれ
（例えばハードディスクを考えた場合にはシーク時間が
正確には一致しないためデータの出力タイミングがずれ
る）によって、転送先装置で受け取った各分割受信デー
タ間にはスキューやジッタが現れるため、上述した伝送
線を介して直接転送データを送受する場合と同様に、各
分割受信データから原始データを再生することは困難に
なる。
【０００７】本発明は、このような点に鑑みて創作され
たものであり、その目的は原始データを分割して並列に
転送する場合に確実に原始データを再生することができ
るデータ転送方式を提供することである。
たものであり、その目的は原始データを分割して並列に
転送する場合に確実に原始データを再生することができ
るデータ転送方式を提供することである。
【０００８】
【課題を解決するための手段】上述した課題を解決する
ために、本発明のデータ転送方式は、並列に転送されて
きた複数の分割データのそれぞれを格納する複数の先入
れ先出しメモリと、これらのそれぞれのデータ格納状態
を監視して全てにデータが格納されている場合にデータ
の読み出しを指示するタイミング信号を出力するタイミ
ング指示手段と、複数の先入れ先出しメモリのそれぞれ
に格納された分割データをこのタイミング信号に同期し
て取り込んで保持する複数の保持手段とを備えている。
本発明によれば、複数の分割データをそれぞれに対応し
た先入れ先出しメモリに一旦格納し、それぞれの先入れ
先出しメモリに各分割データが格納されたときにこれを
読み出して保持手段に保持しており、各分割データ間に
スキューやジッタが生じて１ワードの有効時間以上にデ
ータの受信タイミングがずれた場合であっても、確実に
各分割データから構成される原始データを再生すること
ができる。
ために、本発明のデータ転送方式は、並列に転送されて
きた複数の分割データのそれぞれを格納する複数の先入
れ先出しメモリと、これらのそれぞれのデータ格納状態
を監視して全てにデータが格納されている場合にデータ
の読み出しを指示するタイミング信号を出力するタイミ
ング指示手段と、複数の先入れ先出しメモリのそれぞれ
に格納された分割データをこのタイミング信号に同期し
て取り込んで保持する複数の保持手段とを備えている。
本発明によれば、複数の分割データをそれぞれに対応し
た先入れ先出しメモリに一旦格納し、それぞれの先入れ
先出しメモリに各分割データが格納されたときにこれを
読み出して保持手段に保持しており、各分割データ間に
スキューやジッタが生じて１ワードの有効時間以上にデ
ータの受信タイミングがずれた場合であっても、確実に
各分割データから構成される原始データを再生すること
ができる。
【０００９】具体的には、上述した先入れ先出しメモリ
のそれぞれは、読み出し前の分割データの有無を示すデ
ータ有フラグを有しており、タイミング指示手段は、こ
のデータ有フラグに基づいて、全ての先入れ先出しメモ
リに分割データが格納されていることを検出したとき
に、上述したタイミング信号を出力している。したがっ
て、それぞれの先入れ先出しメモリに格納された分割デ
ータがそろっているときに、各先入れ先出しメモリから
保持手段に対するデータの取り込みが行われて、各分割
データからなる原始データの再生が可能となる。
のそれぞれは、読み出し前の分割データの有無を示すデ
ータ有フラグを有しており、タイミング指示手段は、こ
のデータ有フラグに基づいて、全ての先入れ先出しメモ
リに分割データが格納されていることを検出したとき
に、上述したタイミング信号を出力している。したがっ
て、それぞれの先入れ先出しメモリに格納された分割デ
ータがそろっているときに、各先入れ先出しメモリから
保持手段に対するデータの取り込みが行われて、各分割
データからなる原始データの再生が可能となる。
【００１０】上述した複数の分割データとしては、異な
る伝送路を介して並列に転送される場合が考えられ、各
先入れ先出しメモリは、それぞれに対応する分割データ
とともに伝送路を介して送られてくるクロック信号に同
期して分割データを格納する。伝送路の長さ等の物理特
性の相違によって伝送遅延時間に差異が生じ、各分割デ
ータの受信タイミングのずれとなって現れるが、保持手
段からは同じタイミングで各分割データを読み出して原
始データを再生することができる。
る伝送路を介して並列に転送される場合が考えられ、各
先入れ先出しメモリは、それぞれに対応する分割データ
とともに伝送路を介して送られてくるクロック信号に同
期して分割データを格納する。伝送路の長さ等の物理特
性の相違によって伝送遅延時間に差異が生じ、各分割デ
ータの受信タイミングのずれとなって現れるが、保持手
段からは同じタイミングで各分割データを読み出して原
始データを再生することができる。
【００１１】また、上述した複数の分割データの他の例
としては、異なる記憶装置から並列に読み出される場合
が考えられ、各先入れ先出しメモリは、記憶装置から分
割データが読み出されるタイミングに同期して分割デー
タを格納する。記憶装置からデータを読み出す際のシー
ク時間の相違等によって、あるいは記憶装置に接続され
た信号線の長さ等の物理特性の相違によって、各分割デ
ータの受信タイミングのずれとなって現れるが、保持手
段からは同じタイミングで各分割データを読み出して原
始データを再生することができる。
としては、異なる記憶装置から並列に読み出される場合
が考えられ、各先入れ先出しメモリは、記憶装置から分
割データが読み出されるタイミングに同期して分割デー
タを格納する。記憶装置からデータを読み出す際のシー
ク時間の相違等によって、あるいは記憶装置に接続され
た信号線の長さ等の物理特性の相違によって、各分割デ
ータの受信タイミングのずれとなって現れるが、保持手
段からは同じタイミングで各分割データを読み出して原
始データを再生することができる。
【００１２】
【発明の実施の形態】本発明を適用したデータ転送方式
は、原始データを分割してそれぞれの分割データを異な
る伝送系を介して転送する場合に、転送先装置において
それぞれの分割データを一旦ＦＩＦＯ（先入れ先出し）
メモリに格納した後に読み出すことにより、異なる伝送
系を介して転送されるデータ間に生じるスキューやジッ
タの影響を取り除くことに特徴がある。以下、一実施形
態のデータ転送方式について、図面を参照しながら具体
的に説明する。
は、原始データを分割してそれぞれの分割データを異な
る伝送系を介して転送する場合に、転送先装置において
それぞれの分割データを一旦ＦＩＦＯ（先入れ先出し）
メモリに格納した後に読み出すことにより、異なる伝送
系を介して転送されるデータ間に生じるスキューやジッ
タの影響を取り除くことに特徴がある。以下、一実施形
態のデータ転送方式について、図面を参照しながら具体
的に説明する。
【００１３】〔第１の実施形態〕図１は、本発明を適用
した第１の実施形態のデータ転送方式の構成を示す図で
ある。同図に示すデータ転送元装置１０とデータ転送先
装置２０は、４つの伝送系４０ａ、４０ｂ、４０ｃ、４
０ｄを介して接続されており、データ転送元装置１０か
らデータ転送先装置２０に向けて並列にデータ転送が行
われる。例えば、データ転送先装置２０として半導体試
験装置を、データ転送元装置１０として半導体試験に必
要なテストパターンを格納するコンピュータを考えるこ
とができ、テストパターンを４分割して４つの伝送系４
０ａ〜４０ｄを介して並列に転送することにより、高速
なデータ転送が可能となる。
した第１の実施形態のデータ転送方式の構成を示す図で
ある。同図に示すデータ転送元装置１０とデータ転送先
装置２０は、４つの伝送系４０ａ、４０ｂ、４０ｃ、４
０ｄを介して接続されており、データ転送元装置１０か
らデータ転送先装置２０に向けて並列にデータ転送が行
われる。例えば、データ転送先装置２０として半導体試
験装置を、データ転送元装置１０として半導体試験に必
要なテストパターンを格納するコンピュータを考えるこ
とができ、テストパターンを４分割して４つの伝送系４
０ａ〜４０ｄを介して並列に転送することにより、高速
なデータ転送が可能となる。
【００１４】データ転送元装置１０は、送出する原始デ
ータＷn を４分割したものを所定の送信クロック信号に
同期して取り込んで保持する４つのフリップフロップ
（ＦＦ）１２ａ、１２ｂ、１２ｃ、１２ｄを備えてい
る。各フリップフロップ１２ａ〜１２ｄからは、それぞ
れに対応する伝送系４０ａ〜４０ｄに各分割送信データ
ａn 〜ｄn がタイミングを合わせて送出される。但し、
これら分割送信データａn〜ｄn の送出タイミングの差
は後述のごとく解消されるため、必ずしも同じである必
要はない。
ータＷn を４分割したものを所定の送信クロック信号に
同期して取り込んで保持する４つのフリップフロップ
（ＦＦ）１２ａ、１２ｂ、１２ｃ、１２ｄを備えてい
る。各フリップフロップ１２ａ〜１２ｄからは、それぞ
れに対応する伝送系４０ａ〜４０ｄに各分割送信データ
ａn 〜ｄn がタイミングを合わせて送出される。但し、
これら分割送信データａn〜ｄn の送出タイミングの差
は後述のごとく解消されるため、必ずしも同じである必
要はない。
【００１５】伝送系４０ａは、物理的な伝送路４６ａの
他に、この伝送路４６ａにフリップフロップ１２ａから
出力されるデータを変調して送出する変調装置４２ａ
と、伝送路４６ａを介して送られてくる信号に対して復
調処理を行って分割受信データａn ′を出力する復調装
置４４ａを含んでいる。他の伝送系４０ｂ〜４０ｄも同
様の構成を有しており、物理的な伝送路４６ｂ〜４６ｄ
の他に、変調装置４２ｂ〜４２ｄと復調装置４４ｂ〜４
４ｄを含んでいる。このように、４つの伝送系４０ａ〜
４０ｄは同じ構成を有しており、遅延時間等のデータ転
送特性がほぼ同じになるように設定されているが、各伝
送路４６ａ〜４６ｄの長さや物理特性の相違等から、各
伝送系４０ａ〜４０ｄのそれぞれから出力されるデータ
間にはスキューやジッタが現れる。更に、伝送系４０ａ
〜４０ｄの性能の差異、経路の差異により、伝送系４０
ａ〜４０ｄのそれぞれから出力されるデータ間に、大き
な時間差を発生する。
他に、この伝送路４６ａにフリップフロップ１２ａから
出力されるデータを変調して送出する変調装置４２ａ
と、伝送路４６ａを介して送られてくる信号に対して復
調処理を行って分割受信データａn ′を出力する復調装
置４４ａを含んでいる。他の伝送系４０ｂ〜４０ｄも同
様の構成を有しており、物理的な伝送路４６ｂ〜４６ｄ
の他に、変調装置４２ｂ〜４２ｄと復調装置４４ｂ〜４
４ｄを含んでいる。このように、４つの伝送系４０ａ〜
４０ｄは同じ構成を有しており、遅延時間等のデータ転
送特性がほぼ同じになるように設定されているが、各伝
送路４６ａ〜４６ｄの長さや物理特性の相違等から、各
伝送系４０ａ〜４０ｄのそれぞれから出力されるデータ
間にはスキューやジッタが現れる。更に、伝送系４０ａ
〜４０ｄの性能の差異、経路の差異により、伝送系４０
ａ〜４０ｄのそれぞれから出力されるデータ間に、大き
な時間差を発生する。
【００１６】データ転送先装置２０は、４つの伝送系４
０ａ〜４０ｄのそれぞれを介して入力される分割受信デ
ータａn ′、ｂn ′、ｃn ′、ｄn ′を入力順に取り込
んで格納するＦＩＦＯメモリ２２ａ、２２ｂ、２２ｃ、
２２ｄと、ＦＩＦＯメモリ２２ａ〜２２ｄから読み出さ
れる分割データａn ″、ｂn ″、ｃn ″、ｄn ″を保持
するフリップフロップ２６ａ〜２６ｄと、各ＦＩＦＯメ
モリ２２ａ〜２２ｄのそれぞれから出力される４つのデ
ータ有フラグの論理積をとり、全てのＦＩＦＯメモリ２
２ａ〜２２ｄにデータａn ′、ｂn ′、ｃn ′、ｄn ′
が存在する場合に、データ転送先装置２０内のクロック
信号に同期して、ＦＩＦＯメモリ２２ａ〜２２ｄに対し
てデータａn ′、ｂn ′、ｃn ′、ｄn ′の読み出し信
号を出力し、ＦＩＦＯメモリ２２ａ〜２２ｄから読み出
されたデータａn ″、ｂn ″、ｃn ″、ｄn ″をデータ
転送先装置２０内のクロック信号に同期してフリップフ
ロップ２６ａ〜２６ｄに書き込む書き込み信号を出力す
るアンド回路２４とを備えている。上述したアンド回路
２４がタイミング指示手段に、フリップフロップ２６ａ
〜２６ｄが保持手段にそれぞれ対応する。
０ａ〜４０ｄのそれぞれを介して入力される分割受信デ
ータａn ′、ｂn ′、ｃn ′、ｄn ′を入力順に取り込
んで格納するＦＩＦＯメモリ２２ａ、２２ｂ、２２ｃ、
２２ｄと、ＦＩＦＯメモリ２２ａ〜２２ｄから読み出さ
れる分割データａn ″、ｂn ″、ｃn ″、ｄn ″を保持
するフリップフロップ２６ａ〜２６ｄと、各ＦＩＦＯメ
モリ２２ａ〜２２ｄのそれぞれから出力される４つのデ
ータ有フラグの論理積をとり、全てのＦＩＦＯメモリ２
２ａ〜２２ｄにデータａn ′、ｂn ′、ｃn ′、ｄn ′
が存在する場合に、データ転送先装置２０内のクロック
信号に同期して、ＦＩＦＯメモリ２２ａ〜２２ｄに対し
てデータａn ′、ｂn ′、ｃn ′、ｄn ′の読み出し信
号を出力し、ＦＩＦＯメモリ２２ａ〜２２ｄから読み出
されたデータａn ″、ｂn ″、ｃn ″、ｄn ″をデータ
転送先装置２０内のクロック信号に同期してフリップフ
ロップ２６ａ〜２６ｄに書き込む書き込み信号を出力す
るアンド回路２４とを備えている。上述したアンド回路
２４がタイミング指示手段に、フリップフロップ２６ａ
〜２６ｄが保持手段にそれぞれ対応する。
【００１７】各ＦＩＦＯメモリ２２ａ〜２２ｄは、伝送
系４０ａ〜４０ｄのそれぞれを通してデータ転送を行っ
たときに生じる伝送遅延時間のずれを吸収するために設
けられるものであり、そのために必要なワード数分の容
量が確保されている。また、各ＦＩＦＯメモリ２２ａ〜
２２ｄは、読み出し前の格納データがなくなったときに
インアクティブ、読み出し前の格納データが１つでもあ
るときにアクティブとなるデータ有フラグを出力してい
る。したがって、４つのＦＩＦＯメモリ２２ａ〜２２ｄ
のそれぞれから出力される４つのデータ有フラグの全て
がアクティブのときに、４つのＦＩＦＯメモリ２２ａ〜
２２ｄの全てに分割受信データが格納されていることに
なり、このときアンド回路２４の出力は、データ転送先
装置２０内の同期クロックに同期して、ＦＩＦＯメモリ
２２ａ〜２２ｄへのデータの読み出し信号とフリップフ
ロップ２６ａ〜２６ｄへのデータの書き込み信号を発生
する。
系４０ａ〜４０ｄのそれぞれを通してデータ転送を行っ
たときに生じる伝送遅延時間のずれを吸収するために設
けられるものであり、そのために必要なワード数分の容
量が確保されている。また、各ＦＩＦＯメモリ２２ａ〜
２２ｄは、読み出し前の格納データがなくなったときに
インアクティブ、読み出し前の格納データが１つでもあ
るときにアクティブとなるデータ有フラグを出力してい
る。したがって、４つのＦＩＦＯメモリ２２ａ〜２２ｄ
のそれぞれから出力される４つのデータ有フラグの全て
がアクティブのときに、４つのＦＩＦＯメモリ２２ａ〜
２２ｄの全てに分割受信データが格納されていることに
なり、このときアンド回路２４の出力は、データ転送先
装置２０内の同期クロックに同期して、ＦＩＦＯメモリ
２２ａ〜２２ｄへのデータの読み出し信号とフリップフ
ロップ２６ａ〜２６ｄへのデータの書き込み信号を発生
する。
【００１８】図２は、図１に示したデータ転送元装置１
０からデータ転送先装置２０に向けてデータ転送を行う
場合の各部の動作を示す図である。例えば、原始データ
Ｗnの各ワードが４ｍビットで構成されており、ｍビッ
トずつ４分割されて各分割送信データａn 、ｂn 、ｃ
n 、ｄn が形成されるものとする。
０からデータ転送先装置２０に向けてデータ転送を行う
場合の各部の動作を示す図である。例えば、原始データ
Ｗnの各ワードが４ｍビットで構成されており、ｍビッ
トずつ４分割されて各分割送信データａn 、ｂn 、ｃ
n 、ｄn が形成されるものとする。
【００１９】原始データＷn のｍビットずつが共通の送
信クロック信号に同期してフリップフロップ１２ａ〜１
２ｄのそれぞれに取り込まれ、データ転送元装置１０か
らは、分割送信データａn 〜ｄn が同一のタイミングで
４つの伝送系４０ａ〜４０ｄにそれぞれ送出される。と
ころが、４つの伝送系４０ａ〜４０ｄは、それぞれに含
まれる伝送路４６ａ〜４６ｄの経路や長さやそれ以外の
各種の物理特性に差異があるため、それぞれの伝送遅延
時間が異なっており、データ転送先装置２０に到達した
ときの各分割受信データａn ′、ｂn ′、ｃn ′、ｄ
n ′のタイミングは互いにずれており、図２に示すよう
にこのずれが１ワードの有効時間を越える場合が発生す
る。
信クロック信号に同期してフリップフロップ１２ａ〜１
２ｄのそれぞれに取り込まれ、データ転送元装置１０か
らは、分割送信データａn 〜ｄn が同一のタイミングで
４つの伝送系４０ａ〜４０ｄにそれぞれ送出される。と
ころが、４つの伝送系４０ａ〜４０ｄは、それぞれに含
まれる伝送路４６ａ〜４６ｄの経路や長さやそれ以外の
各種の物理特性に差異があるため、それぞれの伝送遅延
時間が異なっており、データ転送先装置２０に到達した
ときの各分割受信データａn ′、ｂn ′、ｃn ′、ｄ
n ′のタイミングは互いにずれており、図２に示すよう
にこのずれが１ワードの有効時間を越える場合が発生す
る。
【００２０】データ転送先装置２０内のＦＩＦＯメモリ
２２ａ〜２２ｄは、伝送系４０ａ〜４０ｄに含まれる復
調装置４４ａ〜４４ｄから出力される書き込み信号によ
って、それぞれに対応する分割受信データａn ′〜ｄ
n ′を異なるタイミングで取り込んで格納する。
２２ａ〜２２ｄは、伝送系４０ａ〜４０ｄに含まれる復
調装置４４ａ〜４４ｄから出力される書き込み信号によ
って、それぞれに対応する分割受信データａn ′〜ｄ
n ′を異なるタイミングで取り込んで格納する。
【００２１】このようにして、最初の原始データＷ0 に
対応する分割受信データａ0 ′、ｂ0 ′、ｃ0 ′、ｄ
0 ′が異なるタイミングでＦＩＦＯメモリ２２ａ〜２２
ｄに格納される。そして、この中で最後にデータ転送先
装置２０に到達した分割受信データ（例えばｄ0 ′とす
る）がＦＩＦＯメモリ２２ｄに格納されたときに、全て
のＦＩＦＯメモリ２２ａ〜２２ｄのデータ有フラグがア
クティブになるため、アンド回路２４からデータ転送先
装置２０内の同期クロックに同期したＦＩＦＯメモリ２
２ａ〜２２ｄへのデータの読み出し信号と、フリップフ
ロップ２６ａ〜２６ｄへのデータ書き込み信号が発生す
る。
対応する分割受信データａ0 ′、ｂ0 ′、ｃ0 ′、ｄ
0 ′が異なるタイミングでＦＩＦＯメモリ２２ａ〜２２
ｄに格納される。そして、この中で最後にデータ転送先
装置２０に到達した分割受信データ（例えばｄ0 ′とす
る）がＦＩＦＯメモリ２２ｄに格納されたときに、全て
のＦＩＦＯメモリ２２ａ〜２２ｄのデータ有フラグがア
クティブになるため、アンド回路２４からデータ転送先
装置２０内の同期クロックに同期したＦＩＦＯメモリ２
２ａ〜２２ｄへのデータの読み出し信号と、フリップフ
ロップ２６ａ〜２６ｄへのデータ書き込み信号が発生す
る。
【００２２】ＦＩＦＯメモリ２２ａ〜２２ｄは、アンド
回路２４が出力するデータ転送先装置２０内の同期クロ
ックに同期したＦＩＦＯメモリ２２ａ〜２２ｄへのデー
タの読み出し信号により、格納している最も古いデータ
を出力する。
回路２４が出力するデータ転送先装置２０内の同期クロ
ックに同期したＦＩＦＯメモリ２２ａ〜２２ｄへのデー
タの読み出し信号により、格納している最も古いデータ
を出力する。
【００２３】データ転送先装置２０内の各フリップフロ
ップ２６ａ〜２６ｄは、アンド回路２４から出力される
データの書き込み信号によって、ＦＩＦＯメモリ２２ａ
〜２２ｄのそれぞれから読み出された分割データａ0 ″
〜ｄ0 ″を取り込んで保持する。したがって、フリップ
フロップ２６ａ〜２６ｄからは、保持した各分割データ
ａ0 ″〜ｄ0 ″（＝ａ0 〜ｄ0 ）が同一のタイミングで
出力され、最初に転送されてきた原始データＷ0 が再生
される。
ップ２６ａ〜２６ｄは、アンド回路２４から出力される
データの書き込み信号によって、ＦＩＦＯメモリ２２ａ
〜２２ｄのそれぞれから読み出された分割データａ0 ″
〜ｄ0 ″を取り込んで保持する。したがって、フリップ
フロップ２６ａ〜２６ｄからは、保持した各分割データ
ａ0 ″〜ｄ0 ″（＝ａ0 〜ｄ0 ）が同一のタイミングで
出力され、最初に転送されてきた原始データＷ0 が再生
される。
【００２４】原始データＷ0 に対応する各分割データａ
0 ″〜ｄ0 ″がＦＩＦＯメモリ２２ａ〜２２ｄから読み
出され、最も格納データ量が少ないフリップフロップ２
２ｄのデータ有フラグがインアクティブになれば、アン
ド回路２４は、ＦＩＦＯメモリ２２ａ〜２２ｄへのデー
タの読み出し信号と、フリップフロップ２６ａ〜２６ｄ
へのデータの書き込み信号を発生しない。
0 ″〜ｄ0 ″がＦＩＦＯメモリ２２ａ〜２２ｄから読み
出され、最も格納データ量が少ないフリップフロップ２
２ｄのデータ有フラグがインアクティブになれば、アン
ド回路２４は、ＦＩＦＯメモリ２２ａ〜２２ｄへのデー
タの読み出し信号と、フリップフロップ２６ａ〜２６ｄ
へのデータの書き込み信号を発生しない。
【００２５】同様にして、次の原始データＷ1 に対応す
る分割受信データａ1 ′〜ｄ1 ′が異なるタイミングで
ＦＩＦＯメモリ２２ａ〜２２ｄに格納され、全てのＦＩ
ＦＯメモリ２２ａ〜２２ｄのデータ有フラグがアクティ
ブになると、アンド回路２４からデータ転送先装置２０
内の同期クロック信号に同期してＦＩＦＯメモリ２２ａ
〜２２ｄへのデータ読み出し信号とフリップフロップ２
６ａ〜２６ｄへのデータ書き込み信号が出力され、ＦＩ
ＦＯメモリ２２ａ〜２２ｄから出力されたデータａ1 ″
〜ｄ1 ″はフリップフロップ２６ａ〜２６ｄに保持され
る。したがって、各分割データａ1 ″〜ｄ1 ″（＝ａ1
〜ｄ1 ）がフリップフロップ２６ａ〜２６ｄから同一の
タイミングで出力され、次に転送されてきた原始データ
Ｗ1 が再生される。
る分割受信データａ1 ′〜ｄ1 ′が異なるタイミングで
ＦＩＦＯメモリ２２ａ〜２２ｄに格納され、全てのＦＩ
ＦＯメモリ２２ａ〜２２ｄのデータ有フラグがアクティ
ブになると、アンド回路２４からデータ転送先装置２０
内の同期クロック信号に同期してＦＩＦＯメモリ２２ａ
〜２２ｄへのデータ読み出し信号とフリップフロップ２
６ａ〜２６ｄへのデータ書き込み信号が出力され、ＦＩ
ＦＯメモリ２２ａ〜２２ｄから出力されたデータａ1 ″
〜ｄ1 ″はフリップフロップ２６ａ〜２６ｄに保持され
る。したがって、各分割データａ1 ″〜ｄ1 ″（＝ａ1
〜ｄ1 ）がフリップフロップ２６ａ〜２６ｄから同一の
タイミングで出力され、次に転送されてきた原始データ
Ｗ1 が再生される。
【００２６】以下、同様にして、原始データＷ2 以降の
各データに対応した分割データが順にフリップフロップ
２６ａ〜２６ｄから各データ毎に同一のタイミングで出
力され、原始データＷ2 等が転送順に再生される。
各データに対応した分割データが順にフリップフロップ
２６ａ〜２６ｄから各データ毎に同一のタイミングで出
力され、原始データＷ2 等が転送順に再生される。
【００２７】このように、本実施形態のデータ転送先装
置２０では、互いに独立な４つの伝送系４０ａ〜４０ｂ
を介して送られてくる分割受信データａn ′〜ｄn ′の
それぞれをＦＩＦＯメモリ２２ａ〜２２ｄに一旦格納
し、対応する４つの分割受信データがそろっているとき
に、これらを同時に読み出してフリップフロップ２６ａ
〜２６ｄに保持しているため、フリップフロップ２６ａ
〜２６ｄから同じタイミングで出力される各分割データ
ａn 〜ｄn から原始データＷn を再生することができ
る。
置２０では、互いに独立な４つの伝送系４０ａ〜４０ｂ
を介して送られてくる分割受信データａn ′〜ｄn ′の
それぞれをＦＩＦＯメモリ２２ａ〜２２ｄに一旦格納
し、対応する４つの分割受信データがそろっているとき
に、これらを同時に読み出してフリップフロップ２６ａ
〜２６ｄに保持しているため、フリップフロップ２６ａ
〜２６ｄから同じタイミングで出力される各分割データ
ａn 〜ｄn から原始データＷn を再生することができ
る。
【００２８】〔第２の実施形態〕ところで、上述した第
１の実施形態においては、互いに独立な複数の伝送系を
介して転送される分割受信データから原始データを再生
する場合について説明したが、伝送系を介して直接デー
タ転送を行う場合の他に、各伝送系のそれぞれを記憶装
置に置き換えて、各記憶装置からデータ転送先装置に対
してデータを転送する場合にも本発明を適用することが
できる。
１の実施形態においては、互いに独立な複数の伝送系を
介して転送される分割受信データから原始データを再生
する場合について説明したが、伝送系を介して直接デー
タ転送を行う場合の他に、各伝送系のそれぞれを記憶装
置に置き換えて、各記憶装置からデータ転送先装置に対
してデータを転送する場合にも本発明を適用することが
できる。
【００２９】図３は、本発明を適用した第２の実施形態
のデータ転送方式の構成を示す図である。図１に示した
構成において、４つの伝送系４０ａ〜４０ｄのそれぞれ
を互いに独立にデータの書き込みと読み出しが可能な記
憶装置としてのハードディスク装置（ＨＤ）５０ａ〜５
０ｄに置き換えた構成を有している。
のデータ転送方式の構成を示す図である。図１に示した
構成において、４つの伝送系４０ａ〜４０ｄのそれぞれ
を互いに独立にデータの書き込みと読み出しが可能な記
憶装置としてのハードディスク装置（ＨＤ）５０ａ〜５
０ｄに置き換えた構成を有している。
【００３０】図３において、データ転送元装置１０から
出力される分割送信データａn 〜ｄn がハードディスク
装置５０ａ〜５０ｄのそれぞれに入力され、格納され
る。但し、本実施形態ではこれらの分割送信データａn
〜ｄn をハードディスク装置５０ａ〜５０ｄに格納する
ため、必ずしも同じタイミングでデータ転送元装置１０
から各分割送信データａn 〜ｄn を出力する必要はな
い。
出力される分割送信データａn 〜ｄn がハードディスク
装置５０ａ〜５０ｄのそれぞれに入力され、格納され
る。但し、本実施形態ではこれらの分割送信データａn
〜ｄn をハードディスク装置５０ａ〜５０ｄに格納する
ため、必ずしも同じタイミングでデータ転送元装置１０
から各分割送信データａn 〜ｄn を出力する必要はな
い。
【００３１】また、各ハードディスク装置５０ａ〜５０
ｄからは、格納データ（図２に示した分割受信データａ
n ′〜ｄn ′に対応する）が読み出されるが、読み出し
応答時間を一致させることはできず、各ハードディスク
装置５０ａ〜５０ｄのそれぞれから読み出される分割受
信データａn ′〜ｄn ′がデータ転送先装置２０に到達
するタイミングは同じにはならず、互いにずれる。
ｄからは、格納データ（図２に示した分割受信データａ
n ′〜ｄn ′に対応する）が読み出されるが、読み出し
応答時間を一致させることはできず、各ハードディスク
装置５０ａ〜５０ｄのそれぞれから読み出される分割受
信データａn ′〜ｄn ′がデータ転送先装置２０に到達
するタイミングは同じにはならず、互いにずれる。
【００３２】したがって、データ転送先装置２０内の各
ＦＩＦＯメモリ２２ａ〜２２ｄによって、ハードディス
ク装置５０ａ〜５０ｄから読み出される分割受信データ
ａn′〜ｄn ′を順に取り込んで格納し、４つの分割デ
ータａn ″〜ｄn ″がそろっているときに、各ＦＩＦＯ
メモリ２２ａ〜２２ｄからの読み出しを行うことによ
り、対応する４つの分割データａn 〜ｄn がフリップフ
ロップ２６ａ〜２６ｄから同時に出力される。
ＦＩＦＯメモリ２２ａ〜２２ｄによって、ハードディス
ク装置５０ａ〜５０ｄから読み出される分割受信データ
ａn′〜ｄn ′を順に取り込んで格納し、４つの分割デ
ータａn ″〜ｄn ″がそろっているときに、各ＦＩＦＯ
メモリ２２ａ〜２２ｄからの読み出しを行うことによ
り、対応する４つの分割データａn 〜ｄn がフリップフ
ロップ２６ａ〜２６ｄから同時に出力される。
【００３３】このように、本実施形態のデータ転送先装
置２０では、互いに独立に動作可能な４つのハードディ
スク装置５０ａ〜５０ｂから読み出される分割受信デー
タａn ′〜ｄn ′のそれぞれをＦＩＦＯメモリ２２ａ〜
２２ｄに一旦格納し、対応する４つの分割データがそろ
っているときにこれらを同時に読み出してフリップフロ
ップ２６ａ〜２６ｄに保持しているため、これらのフリ
ップフロップ２６ａ〜２６ｄから同時に出力される各分
割受信データａn 〜ｄn から原始データＷn を再生する
ことができる。
置２０では、互いに独立に動作可能な４つのハードディ
スク装置５０ａ〜５０ｂから読み出される分割受信デー
タａn ′〜ｄn ′のそれぞれをＦＩＦＯメモリ２２ａ〜
２２ｄに一旦格納し、対応する４つの分割データがそろ
っているときにこれらを同時に読み出してフリップフロ
ップ２６ａ〜２６ｄに保持しているため、これらのフリ
ップフロップ２６ａ〜２６ｄから同時に出力される各分
割受信データａn 〜ｄn から原始データＷn を再生する
ことができる。
【００３４】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。例えば、上述した各実施形態では、原始
データを４分割して、４つの伝送系４０ａ〜４０ｄを介
して、あるいはハードディスク装置５０ａ〜５０ｄを介
してデータ転送先装置２０に向けて転送する場合を説明
したが、分割数は４以外であってもよく、原始データの
転送速度を上げたい場合にはこの分割数は大きいほどよ
い。分割数が大きくなればなるほど、データ転送先装置
２０に到達する各分割受信データのタイミングは相対的
にずれるおそれがあるが、どのようにずれた場合であっ
ても必ず各分割データがそろっている状態でＦＩＦＯメ
モリ２２ａ等からのデータの読み出しが行われるため、
確実に原始データの再生を行うことができる。
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。例えば、上述した各実施形態では、原始
データを４分割して、４つの伝送系４０ａ〜４０ｄを介
して、あるいはハードディスク装置５０ａ〜５０ｄを介
してデータ転送先装置２０に向けて転送する場合を説明
したが、分割数は４以外であってもよく、原始データの
転送速度を上げたい場合にはこの分割数は大きいほどよ
い。分割数が大きくなればなるほど、データ転送先装置
２０に到達する各分割受信データのタイミングは相対的
にずれるおそれがあるが、どのようにずれた場合であっ
ても必ず各分割データがそろっている状態でＦＩＦＯメ
モリ２２ａ等からのデータの読み出しが行われるため、
確実に原始データの再生を行うことができる。
【００３５】また、各伝送系４０ａ〜４０ｄに含まれる
伝送路４６ａ〜４６ｄは、ほぼ同じ長さに設定する場合
の他に、極端に異なる長さに設定されるようにしてもよ
い。この場合には、データ転送先装置２０に到達する複
数の分割受信データ間の到達時間に大きなずれが生じる
ため、このずれを吸収することができるようにＦＩＦＯ
メモリ２２ａ〜２２ｄの容量を決定すればよい。伝送路
の長さを各伝送系毎に変えることができれば、伝送線の
引き回しの制約が減って、データ転送元装置１０やデー
タ転送先装置２０のレイアウトの自由度が増す利点もあ
る。
伝送路４６ａ〜４６ｄは、ほぼ同じ長さに設定する場合
の他に、極端に異なる長さに設定されるようにしてもよ
い。この場合には、データ転送先装置２０に到達する複
数の分割受信データ間の到達時間に大きなずれが生じる
ため、このずれを吸収することができるようにＦＩＦＯ
メモリ２２ａ〜２２ｄの容量を決定すればよい。伝送路
の長さを各伝送系毎に変えることができれば、伝送線の
引き回しの制約が減って、データ転送元装置１０やデー
タ転送先装置２０のレイアウトの自由度が増す利点もあ
る。
【００３６】また、上述した各実施形態では、各分割受
信データを一旦格納するためにＦＩＦＯメモリを用いた
が、実際にはこのＦＩＦＯメモリはメモリ素子とコント
ローラで構成されており、機能的にデータの先入れ先出
しができるものであれば一般のメモリを用いて代用する
こともできる。
信データを一旦格納するためにＦＩＦＯメモリを用いた
が、実際にはこのＦＩＦＯメモリはメモリ素子とコント
ローラで構成されており、機能的にデータの先入れ先出
しができるものであれば一般のメモリを用いて代用する
こともできる。
【００３７】
【発明の効果】上述したように、本発明によれば、複数
の分割データをそれぞれに対応した先入れ先出しメモリ
に独立して個別に一旦格納し、それぞれの先入れ先出し
メモリに各分割データが格納されているときにこれらを
同時に読み出して保持手段に保持しており、各分割デー
タ間にスキューやジッタが生じて１ワードの有効時間以
上にデータの受信タイミングがずれた場合であっても、
確実に各分割データから構成される原始データを再生す
ることができる。
の分割データをそれぞれに対応した先入れ先出しメモリ
に独立して個別に一旦格納し、それぞれの先入れ先出し
メモリに各分割データが格納されているときにこれらを
同時に読み出して保持手段に保持しており、各分割デー
タ間にスキューやジッタが生じて１ワードの有効時間以
上にデータの受信タイミングがずれた場合であっても、
確実に各分割データから構成される原始データを再生す
ることができる。
【００３８】特に、上述した複数の分割データとして
は、異なる伝送路を介して並列に転送される場合が考え
られ、各先入れ先出しメモリは、それぞれに対応する分
割データとともに伝送路を介して送られてくるクロック
信号に同期して分割データを格納する。伝送路の長さ等
の物理特性の相違によって伝送遅延時間に差異が生じ、
各分割データの受信タイミングのずれとなって現れる
が、保持手段からは同じタイミングで各分割データを読
み出して原始データを再生することができる。
は、異なる伝送路を介して並列に転送される場合が考え
られ、各先入れ先出しメモリは、それぞれに対応する分
割データとともに伝送路を介して送られてくるクロック
信号に同期して分割データを格納する。伝送路の長さ等
の物理特性の相違によって伝送遅延時間に差異が生じ、
各分割データの受信タイミングのずれとなって現れる
が、保持手段からは同じタイミングで各分割データを読
み出して原始データを再生することができる。
【００３９】また、上述した複数の分割データの他の例
としては、異なる記憶装置から並列に読み出される場合
が考えられ、各先入れ先出しメモリは、記憶装置から分
割データが読み出されるタイミングでそれぞれ独立して
個別に分割データを格納する。記憶装置からデータを読
み出す際の応答時間の相違等によって、あるいは記憶装
置に接続された信号線の長さ等の物理特性の相違によっ
て、各分割データの受信タイミングのずれとなって現れ
るが、保持手段からは同じタイミングで各分割データを
読み出して原始データを再生することができる。
としては、異なる記憶装置から並列に読み出される場合
が考えられ、各先入れ先出しメモリは、記憶装置から分
割データが読み出されるタイミングでそれぞれ独立して
個別に分割データを格納する。記憶装置からデータを読
み出す際の応答時間の相違等によって、あるいは記憶装
置に接続された信号線の長さ等の物理特性の相違によっ
て、各分割データの受信タイミングのずれとなって現れ
るが、保持手段からは同じタイミングで各分割データを
読み出して原始データを再生することができる。
【図１】本発明を適用した第１の実施形態のデータ転送
方式の構成を示す図である。
方式の構成を示す図である。
【図２】図１に示したデータ転送元装置からデータ転送
先装置に向けてデータ転送を行う場合の各部の動作を示
す図である。
先装置に向けてデータ転送を行う場合の各部の動作を示
す図である。
【図３】本発明を適用した第２の実施形態のデータ転送
方式の構成を示す図である。
方式の構成を示す図である。
【図４】従来のデータ転送方式の概略を示す図である。
【図５】図４に示す従来のデータ転送方式におけるデー
タ転送のタイミングを示す図である。
タ転送のタイミングを示す図である。
１０ データ転送元装置 ２０ データ転送先装置 ２２ａ、２２ｂ、２２ｃ、２２ｄ 先入れ先出し（ＦＩ
ＦＯ）メモリ ２４ アンド回路 ２６ａ、２６ｂ、２６ｃ、２６ｄ フリップフロップ
（ＦＦ） ４０ａ、４０ｂ、４０ｃ、４０ｄ 伝送系 ５０ａ、５０ｂ、５０ｃ、５０ｄ ハードディスク装置
ＦＯ）メモリ ２４ アンド回路 ２６ａ、２６ｂ、２６ｃ、２６ｄ フリップフロップ
（ＦＦ） ４０ａ、４０ｂ、４０ｃ、４０ｄ 伝送系 ５０ａ、５０ｂ、５０ｃ、５０ｄ ハードディスク装置
【手続補正書】
【提出日】平成９年３月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】また、このような現象は、伝送線を介して
データを送受する場合の他に、複数の記憶装置に格納し
ておいたデータを並列に読み出す場合にも同様のことが
いえる。例えば、原始データを分割してそれぞれを４台
の記憶装置に格納しておいた場合に、これら４台の記憶
装置から同じタイミングで各分割データを読み出そうと
しても、記憶装置とデータ転送先の装置との間の接続線
や各記憶装置におけるデータ読み出し応答時間のずれに
よって、転送先装置で受け取った各分割受信データ間に
は時間差が現れるため、上述した伝送線を介して直接転
送データを送受する場合と同様に、各分割受信データか
ら原始データを再生することは困難になる。
データを送受する場合の他に、複数の記憶装置に格納し
ておいたデータを並列に読み出す場合にも同様のことが
いえる。例えば、原始データを分割してそれぞれを４台
の記憶装置に格納しておいた場合に、これら４台の記憶
装置から同じタイミングで各分割データを読み出そうと
しても、記憶装置とデータ転送先の装置との間の接続線
や各記憶装置におけるデータ読み出し応答時間のずれに
よって、転送先装置で受け取った各分割受信データ間に
は時間差が現れるため、上述した伝送線を介して直接転
送データを送受する場合と同様に、各分割受信データか
ら原始データを再生することは困難になる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】上述した課題を解決する
ために、本発明のデータ転送方式は、並列に転送されて
きた複数の分割データのそれぞれを格納する複数の先入
れ先出しメモリと、これらのそれぞれのデータ格納状態
を監視して全てにデータが格納されている場合にデータ
の読み出しを指示するタイミング信号を出力するタイミ
ング指示手段と、複数の先入れ先出しメモリのそれぞれ
に格納された分割データをこのタイミング信号に同期し
て取り込んで保持する複数の保持手段とを備えている。
本発明によれば、複数の分割データをそれぞれに対応し
た先入れ先出しメモリに一旦格納し、それぞれの先入れ
先出しメモリに各分割データが格納されたときにこれを
読み出して保持手段に保持しており、各分割データ間に
スキューやジッタ等の時間差が生じて１ワードの有効時
間以上にデータの受信タイミングがずれた場合であって
も、確実に各分割データから構成される原始データを再
生することができる。
ために、本発明のデータ転送方式は、並列に転送されて
きた複数の分割データのそれぞれを格納する複数の先入
れ先出しメモリと、これらのそれぞれのデータ格納状態
を監視して全てにデータが格納されている場合にデータ
の読み出しを指示するタイミング信号を出力するタイミ
ング指示手段と、複数の先入れ先出しメモリのそれぞれ
に格納された分割データをこのタイミング信号に同期し
て取り込んで保持する複数の保持手段とを備えている。
本発明によれば、複数の分割データをそれぞれに対応し
た先入れ先出しメモリに一旦格納し、それぞれの先入れ
先出しメモリに各分割データが格納されたときにこれを
読み出して保持手段に保持しており、各分割データ間に
スキューやジッタ等の時間差が生じて１ワードの有効時
間以上にデータの受信タイミングがずれた場合であって
も、確実に各分割データから構成される原始データを再
生することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】また、上述した複数の分割データの他の例
としては、異なる記憶装置から並列に読み出される場合
が考えられ、各先入れ先出しメモリは、記憶装置から分
割データが読み出されるタイミングに同期して分割デー
タを格納する。記憶装置からデータを読み出す際の応答
時間の相違等によって、あるいは記憶装置に接続された
信号線の長さ等の物理特性の相違によって、各分割デー
タの受信タイミングのずれとなって現れるが、保持手段
からは同じタイミングで各分割データを読み出して原始
データを再生することができる。
としては、異なる記憶装置から並列に読み出される場合
が考えられ、各先入れ先出しメモリは、記憶装置から分
割データが読み出されるタイミングに同期して分割デー
タを格納する。記憶装置からデータを読み出す際の応答
時間の相違等によって、あるいは記憶装置に接続された
信号線の長さ等の物理特性の相違によって、各分割デー
タの受信タイミングのずれとなって現れるが、保持手段
からは同じタイミングで各分割データを読み出して原始
データを再生することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【発明の実施の形態】本発明を適用したデータ転送方式
は、原始データを分割してそれぞれの分割データを異な
る伝送系を介して転送する場合に、転送先装置において
それぞれの分割データを一旦ＦＩＦＯ（先入れ先出し）
メモリに格納した後に読み出すことにより、異なる伝送
系を介して転送されるデータ間に生じるスキューやジッ
タ等の時間差の影響を取り除くことに特徴がある。以
下、一実施形態のデータ転送方式について、図面を参照
しながら具体的に説明する。
は、原始データを分割してそれぞれの分割データを異な
る伝送系を介して転送する場合に、転送先装置において
それぞれの分割データを一旦ＦＩＦＯ（先入れ先出し）
メモリに格納した後に読み出すことにより、異なる伝送
系を介して転送されるデータ間に生じるスキューやジッ
タ等の時間差の影響を取り除くことに特徴がある。以
下、一実施形態のデータ転送方式について、図面を参照
しながら具体的に説明する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】
【発明の効果】上述したように、本発明によれば、複数
の分割データをそれぞれに対応した先入れ先出しメモリ
に独立して個別に一旦格納し、それぞれの先入れ先出し
メモリに各分割データが格納されているときにこれらを
同時に読み出して保持手段に保持しており、各分割デー
タ間にスキューやジッタ等の時間差が生じて１ワードの
有効時間以上にデータの受信タイミングがずれた場合で
あっても、確実に各分割データから構成される原始デー
タを再生することができる。
の分割データをそれぞれに対応した先入れ先出しメモリ
に独立して個別に一旦格納し、それぞれの先入れ先出し
メモリに各分割データが格納されているときにこれらを
同時に読み出して保持手段に保持しており、各分割デー
タ間にスキューやジッタ等の時間差が生じて１ワードの
有効時間以上にデータの受信タイミングがずれた場合で
あっても、確実に各分割データから構成される原始デー
タを再生することができる。
Claims (4)
- 【請求項１】 並列に転送されてきた複数の分割データ
のそれぞれを格納する複数の先入れ先出しメモリと、 前記複数の先入れ先出しメモリのそれぞれのデータ格納
状態を監視しており、それらの全てにデータが格納され
ている場合にデータの読み出しを指示するタイミング信
号を出力するタイミング指示手段と、 前記複数の先入れ先出しメモリのそれぞれに対応して設
けられており、前記タイミング指示手段から出力される
前記タイミング信号に同期して、前記複数の先入れ先出
しメモリに格納された分割データを取り込んで保持する
複数の保持手段と、 を備えることを特徴とするデータ転送方式。 - 【請求項２】 請求項１において、 前記複数の分割データは、異なる伝送路を介して並列に
転送され、 前記先入れ先出しメモリは、前記分割データに重畳され
て前記伝送路を介して送られてくるクロック信号に同期
して前記分割データの格納動作を行うことを特徴とする
データ転送方式。 - 【請求項３】 請求項１において、 前記複数の分割データは、異なる記憶装置から並列に読
み出され、 前記先入れ先出しメモリは、前記記憶装置から前記分割
データが読み出されるタイミングに同期して前記分割デ
ータの格納動作を行うことを特徴とするデータ転送方
式。 - 【請求項４】 請求項１〜３のいずれかにおいて、 前記先入れ先出しメモリは、読み出し前の前記分割デー
タの有無を示すデータ有フラグを有しており、 前記タイミング指示手段は、前記データ有フラグに基づ
いて、前記複数の先入れ先出しメモリの全てに読み出し
前の前記分割データが格納されたことを検出したとき
に、前記タイミング信号を出力することを特徴とするデ
ータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9063874A JPH10247175A (ja) | 1997-03-03 | 1997-03-03 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9063874A JPH10247175A (ja) | 1997-03-03 | 1997-03-03 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247175A true JPH10247175A (ja) | 1998-09-14 |
Family
ID=13241891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9063874A Pending JPH10247175A (ja) | 1997-03-03 | 1997-03-03 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10247175A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002058316A1 (fr) * | 2001-01-17 | 2002-07-25 | Sony Corporation | Circuit absorbant la difference entre donnees elementaires, et procede et dispositif de reception de donnees |
| JP2010016791A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | パラレル光伝送装置及び方法 |
| US9600427B2 (en) | 2014-09-03 | 2017-03-21 | Socionext Inc. | Receiver circuit and semiconductor integrated circuit |
-
1997
- 1997-03-03 JP JP9063874A patent/JPH10247175A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002058316A1 (fr) * | 2001-01-17 | 2002-07-25 | Sony Corporation | Circuit absorbant la difference entre donnees elementaires, et procede et dispositif de reception de donnees |
| US7342945B2 (en) | 2001-01-17 | 2008-03-11 | Sony Corporation | Data time difference absorbing circuit and data receiving method and device |
| JP2010016791A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | パラレル光伝送装置及び方法 |
| US9600427B2 (en) | 2014-09-03 | 2017-03-21 | Socionext Inc. | Receiver circuit and semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362990B1 (en) | Three port content addressable memory device and methods for implementing the same | |
| US6813732B2 (en) | Trace circuit | |
| US6249875B1 (en) | Interface circuit using plurality of synchronizers for synchronizing respective control signals over a multi-clock environment | |
| US3755788A (en) | Data recirculator | |
| JPH04301290A (ja) | 先入れ先出しメモリ回路 | |
| JPS63503334A (ja) | 回路モジュールに対するランダムアクセス方式 | |
| US20050201163A1 (en) | Data synchronization arrangement | |
| US6157651A (en) | Rogue data packet removal method and apparatus | |
| JP2023547185A (ja) | Ｓｅｒｄｅｓインタフェース回路 | |
| JPH10247175A (ja) | データ転送方式 | |
| GB1581839A (en) | I/o bus transceiver for a data processing system | |
| JPH02100737A (ja) | データ転送制御装置 | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| JPH01180156A (ja) | パケットスイッチング回路 | |
| US10222992B2 (en) | Synchronization method and apparatus for an interconnection network using parallel-headerless TDMA routing | |
| JPS5939939B2 (ja) | 同期転送制御方式 | |
| JP3475857B2 (ja) | ソースシンクロナス転送方式 | |
| JP3562416B2 (ja) | Ｌｓｉ間データ転送システム及びそれに用いるソースシンクロナスデータ転送方式 | |
| JP7419944B2 (ja) | 半導体装置及び同期化方法 | |
| JP2752806B2 (ja) | セル位相乗換回路 | |
| JP3950661B2 (ja) | データ伝達装置 | |
| JP2002108809A (ja) | ソースシンクロナスデータ転送方法及びソースシンクロナスデータ転送装置 | |
| JPH0440551A (ja) | データ転送方式 | |
| GB2228848A (en) | A data synchronisation arrangement | |
| JPH02246537A (ja) | ディジタルスタッフ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |