JPH02246537A - ディジタルスタッフ制御方式 - Google Patents
ディジタルスタッフ制御方式Info
- Publication number
- JPH02246537A JPH02246537A JP6781789A JP6781789A JPH02246537A JP H02246537 A JPH02246537 A JP H02246537A JP 6781789 A JP6781789 A JP 6781789A JP 6781789 A JP6781789 A JP 6781789A JP H02246537 A JPH02246537 A JP H02246537A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- stuff
- write
- pulses
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ディジタル通信おいて、周波数同期をとるためにスタッ
フパルスを用いるディジタルスタッフ制御方式に関し、 本発明は、複数のディジタルスタッフ制御回路を持ち、
エラスティックメモリ内の書き込みタイミングパルスと
読み出しタイミングパルスの監視を、多点にて行うこと
で、スタッフ要求パルスを送出し、スタッフパルスを発
生させることにより、正確なスタッフ制御を行うことの
できるディジタルスタッフ制御方式を提供することを目
的とし、書き込みデータを書き込みタイミングパルスに
より書き込み、読み出しタイミングパルスにより、該デ
ータを読み出すエラスティックメモリと、スタッフ要求
パルスを発生する複数のディジタルスタッフ制御回路と
、ディジタルスタッフ制御回路の出力の論理和をとる論
理和回路とを備え、エラスティックメモリ内の、あらか
じめ決められた、書き込みタイミングパルスと読み出し
タイミングパルスが一致したときに、ディジタルスタッ
フ制御回路で、スタッフ要求パルスを発生させ、論理和
回路にて、該スタッフ要求パルスの論理和をとり、該論
理和パルスをスタッフ要求パルスとして、送出するよう
に構成する。
フパルスを用いるディジタルスタッフ制御方式に関し、 本発明は、複数のディジタルスタッフ制御回路を持ち、
エラスティックメモリ内の書き込みタイミングパルスと
読み出しタイミングパルスの監視を、多点にて行うこと
で、スタッフ要求パルスを送出し、スタッフパルスを発
生させることにより、正確なスタッフ制御を行うことの
できるディジタルスタッフ制御方式を提供することを目
的とし、書き込みデータを書き込みタイミングパルスに
より書き込み、読み出しタイミングパルスにより、該デ
ータを読み出すエラスティックメモリと、スタッフ要求
パルスを発生する複数のディジタルスタッフ制御回路と
、ディジタルスタッフ制御回路の出力の論理和をとる論
理和回路とを備え、エラスティックメモリ内の、あらか
じめ決められた、書き込みタイミングパルスと読み出し
タイミングパルスが一致したときに、ディジタルスタッ
フ制御回路で、スタッフ要求パルスを発生させ、論理和
回路にて、該スタッフ要求パルスの論理和をとり、該論
理和パルスをスタッフ要求パルスとして、送出するよう
に構成する。
本発明は、ディジタル通信おいて、周波数同期をとるた
めにスタッフパルスを用いるディジタルスタッフ制御方
式に関する。
めにスタッフパルスを用いるディジタルスタッフ制御方
式に関する。
ディジタル通信において、一般に多重化しようとするデ
ィジタル信号は、それぞれ異なった装置から発生するた
め、速度を完全に一致させることは困難である。
ィジタル信号は、それぞれ異なった装置から発生するた
め、速度を完全に一致させることは困難である。
そこで、ディジタル信号を発生させる装置で、速度を一
致させようとはせず、多重化しようとする信号をいった
んメモリに蓄え、多重化しようとするどのディジタル信
号よりも僅かに速い速度の共通のクロック信号にて読み
出すことにより同一速度に変換する方法であり、両者の
差は余分なパルス即ちスタッフパルスをときどき挿入す
ることにより埋め合わされる。
致させようとはせず、多重化しようとする信号をいった
んメモリに蓄え、多重化しようとするどのディジタル信
号よりも僅かに速い速度の共通のクロック信号にて読み
出すことにより同一速度に変換する方法であり、両者の
差は余分なパルス即ちスタッフパルスをときどき挿入す
ることにより埋め合わされる。
このようなディジタルスタッフ制御方式において、書き
込み信号の速度と読み出し信号の速度の差が大きくなっ
てくると、スタッフ要求パルスの発生回数が多くなり、
ディジタルスタッフ制御回路が誤動作を起こす可能性が
高くなってくる。
込み信号の速度と読み出し信号の速度の差が大きくなっ
てくると、スタッフ要求パルスの発生回数が多くなり、
ディジタルスタッフ制御回路が誤動作を起こす可能性が
高くなってくる。
そこで、書き込み信号の速度と読み出し信号の速度の差
が大きくなっても、誤動作を起こすことのないディジタ
ルスタッフ制御方式が必要となる。
が大きくなっても、誤動作を起こすことのないディジタ
ルスタッフ制御方式が必要となる。
第3図は従来例を説明するブロック図、第4図は従来例
における正常時のタイムチャートを説明する図、第5図
は異常時のタイムチャートを説明する図をそれぞれ示す
。
における正常時のタイムチャートを説明する図、第5図
は異常時のタイムチャートを説明する図をそれぞれ示す
。
第3図の従来例は、書き込みデータを一時的に蓄積して
おくエラスティックメモリ10と、スタッフ要求パルス
を送出するディジタルスタッフ制御回路20とを具備し
ている。
おくエラスティックメモリ10と、スタッフ要求パルス
を送出するディジタルスタッフ制御回路20とを具備し
ている。
■、■はエラスティックメモリ内の書き込みタイミング
パルスおよび、読み出しタイミングパルスを取り出すた
めの信号線である。
パルスおよび、読み出しタイミングパルスを取り出すた
めの信号線である。
この回路の正常時の動作は第4図に示す通りであり、(
1)は書き込みクロック、(2)は読み出しクロック、
(3)は書き込みタイミングパルス、(4)は読み出し
タイミングパルスであり、書き込みクロック(1)およ
び書き込みタイミングパルス(3)により、エラスティ
ックメモリ10に書き込みデータを書き込み、書き込ん
だデータを、読み出しクロック(2)および読み出しタ
イミングパルス(4)により読み出す。
1)は書き込みクロック、(2)は読み出しクロック、
(3)は書き込みタイミングパルス、(4)は読み出し
タイミングパルスであり、書き込みクロック(1)およ
び書き込みタイミングパルス(3)により、エラスティ
ックメモリ10に書き込みデータを書き込み、書き込ん
だデータを、読み出しクロック(2)および読み出しタ
イミングパルス(4)により読み出す。
このような動作の中で、(a)に示すように書き込みタ
イミングパルス(3)と読み出しタイミングパルス(4
)が重なると、書き込んだデータを即座に読み出すこと
になり、時間的余裕がなくなり、誤って読み出す可能性
がでてくるので、ディジタルスタッフ制御回路20で(
5)に示すスタッフ要求パルスを送出しスタッフパルス
を挿入して、データを正しく読み出すようにする。
イミングパルス(3)と読み出しタイミングパルス(4
)が重なると、書き込んだデータを即座に読み出すこと
になり、時間的余裕がなくなり、誤って読み出す可能性
がでてくるので、ディジタルスタッフ制御回路20で(
5)に示すスタッフ要求パルスを送出しスタッフパルス
を挿入して、データを正しく読み出すようにする。
第5図は従来例の異常時のタイムチャートであり、(1
)、(2)、(3)、(4)はそれぞれ第4図と同じ書
き込みクロック、読み出しクロック、書き込みタイミン
グパルス、読み出しタイミングパルスである。
)、(2)、(3)、(4)はそれぞれ第4図と同じ書
き込みクロック、読み出しクロック、書き込みタイミン
グパルス、読み出しタイミングパルスである。
ここで書き込みタイミングパルス(3)と読み出しタイ
ミングパルス(4)が図に示すように大幅にずれてしま
うと、スタッフ要求パルスが送出されず、スタッフ制御
を行うことができなくなるので、データを正しく読み出
すことが不可能になる。
ミングパルス(4)が図に示すように大幅にずれてしま
うと、スタッフ要求パルスが送出されず、スタッフ制御
を行うことができなくなるので、データを正しく読み出
すことが不可能になる。
上述の従来例に示すように、書き込みタイミングパルス
と読み出しタイミングパルスに大幅なずれが生じたとき
は、データを正確に読み出すことが不可能になる。
と読み出しタイミングパルスに大幅なずれが生じたとき
は、データを正確に読み出すことが不可能になる。
本発明は、複数のディジタルスタッフ制御回路を持ち、
エラスティックメモリ内の書き込みタイミングパルスと
読み出しタイミングパルスの監視を、多点にて行うこと
で、スタ・ノフ要求ノセルスを送出し、スタッフパルス
を発生させることにより、正確なスタッフ制御を行うこ
とのできるディジタルスタッフ制御方式を提供すること
を目的とする。
エラスティックメモリ内の書き込みタイミングパルスと
読み出しタイミングパルスの監視を、多点にて行うこと
で、スタ・ノフ要求ノセルスを送出し、スタッフパルス
を発生させることにより、正確なスタッフ制御を行うこ
とのできるディジタルスタッフ制御方式を提供すること
を目的とする。
第1図は本発明の詳細な説明するプロ・ツク図を示す。
第1図に示す実施例プロ・ツク図のlOは、書き込みデ
ータを書き込みタイミングパルスにより書き込み、読み
出しタイミングパルスにより該データを読み出すエラス
ティックメモリであり、20〜2nはスタッフ要求パル
スを発生するディジタルスタッフ制御回路であり、 30はディジタルスタッフ制御回路20〜2nの出力の
論理和をとる論理和回路(以下OR回路と称する)であ
り、 かかる手段を具備することにより本課題を解決するため
の手段とする。
ータを書き込みタイミングパルスにより書き込み、読み
出しタイミングパルスにより該データを読み出すエラス
ティックメモリであり、20〜2nはスタッフ要求パル
スを発生するディジタルスタッフ制御回路であり、 30はディジタルスタッフ制御回路20〜2nの出力の
論理和をとる論理和回路(以下OR回路と称する)であ
り、 かかる手段を具備することにより本課題を解決するため
の手段とする。
書き込みデータを書き込みクロックおよび書き込みタイ
ミングパルスによりエラスティックメモリ10に書き込
んだ後、読み出しクロックおよび読み出しタイミングパ
ルスにより読み出す。
ミングパルスによりエラスティックメモリ10に書き込
んだ後、読み出しクロックおよび読み出しタイミングパ
ルスにより読み出す。
この動作の中で、書き込みタイミングパルス、読み出し
タイミングパルスのタイミングにより、スタッフ要求パ
ルスを発生するデイジタルスタ・ンフ制御回路を複数個
持ち、その出力をOR回路で論理和をとることにより、
スタッフ要求パルスが必要なときには、もれなくスタッ
フ要求パルスをだすことができるので正確なスタッフ制
御を行うことが可能となる。
タイミングパルスのタイミングにより、スタッフ要求パ
ルスを発生するデイジタルスタ・ンフ制御回路を複数個
持ち、その出力をOR回路で論理和をとることにより、
スタッフ要求パルスが必要なときには、もれなくスタッ
フ要求パルスをだすことができるので正確なスタッフ制
御を行うことが可能となる。
以下本発明の要旨を第1図〜第2図に示す実施例により
具体的に説明する。
具体的に説明する。
第1図は本発明の詳細な説明するプロ・ツク図、第2図
は本発明の装置への適用例を説明するブロック図をそれ
ぞれ示す。なお、全図を通じて同一符号は同一対象物を
示す。
は本発明の装置への適用例を説明するブロック図をそれ
ぞれ示す。なお、全図を通じて同一符号は同一対象物を
示す。
第1図に示す本発明の実施例は書き込みデータを一時的
に蓄積しておくエラスティックメモリlOと、 複数のディジタルスタッフ制御回路20〜2nと、 ディジタルスタッフ制御回路20〜2nの出力の論理和
をとるOR回路30とからなっている。
に蓄積しておくエラスティックメモリlOと、 複数のディジタルスタッフ制御回路20〜2nと、 ディジタルスタッフ制御回路20〜2nの出力の論理和
をとるOR回路30とからなっている。
■、■はエラスティックメモリ内の書き込みタイミング
パルス、■、■はエラスティックメモリ内の読み出しタ
イミングパルスである。
パルス、■、■はエラスティックメモリ内の読み出しタ
イミングパルスである。
上述の構成において、書き込みデータを書き込みクロッ
ク、書き込みタイミングパルスによりエラスティックメ
モリ10に書き込み、書き込まれたデータを、読み出し
クロック、読み出しタイミングパルスにより読み出す動
作は従来例と同じである。
ク、書き込みタイミングパルスによりエラスティックメ
モリ10に書き込み、書き込まれたデータを、読み出し
クロック、読み出しタイミングパルスにより読み出す動
作は従来例と同じである。
ここで、あらかじめ決められた書き込みタイミングパル
スと読み出しタイミングパルスが重なったところでスタ
ッフ要求パルスを発生するディジタルスタッフ制御回路
20〜2nを複数持っているので、スタッフ要求パルス
が必要なときには、もれなくスタッフ要求パルスを発生
させることが可能となり、正確なスタッフ制御が可能と
なる。
スと読み出しタイミングパルスが重なったところでスタ
ッフ要求パルスを発生するディジタルスタッフ制御回路
20〜2nを複数持っているので、スタッフ要求パルス
が必要なときには、もれなくスタッフ要求パルスを発生
させることが可能となり、正確なスタッフ制御が可能と
なる。
30は複数のディジタルスタッフ制御回路20〜2nの
出力の論理和をとるOR回路である。
出力の論理和をとるOR回路である。
例えば、データの処理を16ビツト単位で行っていると
、ディジタルスタッフ制御回路21〜2nは最大16個
使用することが可能であるが、回路の複雑さと、経済性
を考慮して数個使用すれば充分である。
、ディジタルスタッフ制御回路21〜2nは最大16個
使用することが可能であるが、回路の複雑さと、経済性
を考慮して数個使用すれば充分である。
第2図は本発明の装置への適用例であり、第1図に示す
構成の速度変換回路1−nを複数個持つ、多重化装置5
0の例である。
構成の速度変換回路1−nを複数個持つ、多重化装置5
0の例である。
以上のような本発明によれば、スタッフ要求パルスを発
生するディジタルスタッフ制御回路を複数個使用するこ
とにより、入力信号の速度と出力信号の速度の差が大き
くなっても、正確なスタッフ制御を行うことができる、
ディジタルスタッフ制御方式を提供できるという効果が
ある。
生するディジタルスタッフ制御回路を複数個使用するこ
とにより、入力信号の速度と出力信号の速度の差が大き
くなっても、正確なスタッフ制御を行うことができる、
ディジタルスタッフ制御方式を提供できるという効果が
ある。
をそれぞれ示す。
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の装置への適用例を説明するブロック図、 第3図は従来例を説明するブロック図、第4図は従来例
における正常時のタイムチャートを説明する図、 第5図は従来例における異常時のタイムチャートを説明
する図、 をそれぞれ示す。 図において、 1〜nは速度変換回路、 10はエラスティックメモリ、 20〜2nはディジタルスタッフ制御回路、30はOR
回路、 本発明の詳細な説明するブロック図 第1図 本発明の装置への適用例を説明するブロック図第2図
本発明の装置への適用例を説明するブロック図、 第3図は従来例を説明するブロック図、第4図は従来例
における正常時のタイムチャートを説明する図、 第5図は従来例における異常時のタイムチャートを説明
する図、 をそれぞれ示す。 図において、 1〜nは速度変換回路、 10はエラスティックメモリ、 20〜2nはディジタルスタッフ制御回路、30はOR
回路、 本発明の詳細な説明するブロック図 第1図 本発明の装置への適用例を説明するブロック図第2図
Claims (1)
- 【特許請求の範囲】 書き込みデータを書き込みタイミングパルスにより書
き込み、読み出しタイミングパルスにより、該データを
読み出すエラスティックメモリ(10)と、 スタッフ要求パルスを発生する複数のディジタルスタッ
フ制御回路(20〜2n)と、 前記ディジタルスタッフ制御回路(20〜2n)の出力
の論理和をとる論理和回路(30)とを備え、 前記エラスティックメモリ(10)内の、あらかじめ決
められた、書き込みタイミングパルスと読み出しタイミ
ングパルスが一致したときに、前記ディジタルスタッフ
制御回路(20〜2n)で、スタッフ要求パルスを発生
させ、前記論理和回路(30)にて、該スタッフ要求パ
ルスの論理和をとり、該論理和パルスをスタッフ要求パ
ルスとして、送出することを特徴とするディジタルスタ
ッフ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6781789A JPH02246537A (ja) | 1989-03-20 | 1989-03-20 | ディジタルスタッフ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6781789A JPH02246537A (ja) | 1989-03-20 | 1989-03-20 | ディジタルスタッフ制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02246537A true JPH02246537A (ja) | 1990-10-02 |
Family
ID=13355877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6781789A Pending JPH02246537A (ja) | 1989-03-20 | 1989-03-20 | ディジタルスタッフ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02246537A (ja) |
-
1989
- 1989-03-20 JP JP6781789A patent/JPH02246537A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4497059A (en) | Multi-channel redundant processing systems | |
JPS648374B2 (ja) | ||
US5513338A (en) | Apparatus for tracing activity on a bus of an in-circuit emulator | |
JPH0331928A (ja) | フレーム変換回路 | |
JPS5939939B2 (ja) | 同期転送制御方式 | |
JPH02246537A (ja) | ディジタルスタッフ制御方式 | |
JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
JPH03232040A (ja) | データ処理装置 | |
JP3063291B2 (ja) | 回線監視回路 | |
JP3027447B2 (ja) | オンライン情報制御方式 | |
JPH10247175A (ja) | データ転送方式 | |
JP2548709B2 (ja) | 多重フレ−ムアライナ | |
JP3161795B2 (ja) | 位相制御装置 | |
JPS63226140A (ja) | デイジタルスタツフ同期の位相検出方式 | |
JPH0436419B2 (ja) | ||
KR940010429B1 (ko) | 동기신호 발생장치 | |
JPS5972845A (ja) | 非同期式デ−タ受信回路 | |
SU1397917A1 (ru) | Двухканальное устройство дл контрол и восстановлени процессорных систем | |
RU1805548C (ru) | Преобразователь последовательного кода в параллельный | |
SU1649539A1 (ru) | Устройство микропрограммного управлени | |
JPH01151845A (ja) | メッセージ同期方式 | |
JPS6335035A (ja) | スタツフ多重化装置用ビツト照合装置 | |
JPS6124868B2 (ja) | ||
JPH10336277A (ja) | フレーム生成装置 | |
JPS6326904B2 (ja) |