JPS63226140A - デイジタルスタツフ同期の位相検出方式 - Google Patents

デイジタルスタツフ同期の位相検出方式

Info

Publication number
JPS63226140A
JPS63226140A JP62060424A JP6042487A JPS63226140A JP S63226140 A JPS63226140 A JP S63226140A JP 62060424 A JP62060424 A JP 62060424A JP 6042487 A JP6042487 A JP 6042487A JP S63226140 A JPS63226140 A JP S63226140A
Authority
JP
Japan
Prior art keywords
clock
read
bit
write clock
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62060424A
Other languages
English (en)
Inventor
Hirohisa Miyaou
宮應 裕久
Takahiro Furukawa
隆弘 古川
Toru Kosugi
亨 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62060424A priority Critical patent/JPS63226140A/ja
Priority to CA000561389A priority patent/CA1285340C/en
Priority to EP88104173A priority patent/EP0282990B1/en
Priority to DE3850897T priority patent/DE3850897T2/de
Priority to US07/169,217 priority patent/US4841524A/en
Publication of JPS63226140A publication Critical patent/JPS63226140A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073Bit stuffing, e.g. PDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多重変換して通信伝送を行う場合のディジクルスタッフ
同期の位相検出方式であって、多重変換の処理にあたり
、直列データをNビットの並列データにし書込み、Nビ
ットの並列データを直列データにして読出すメモリのオ
ーバフローを解決するために、前記メモリに対する書込
みクロックと、読出しクロックとの同期を取るための位
相検出部分の検出パルスの幅を広げるように構成するこ
とにより、スタッフ要求の検出漏れを防止することが可
能となる。
〔産業上の利用分野〕
本発明は、ディジタル通信伝送における多重変換のディ
ジクルスタッフ同期処理時の位相検出方式に関する。
ディジタル通信伝送における多重変換装置は、通信系の
ニューメディアに対応する技術の開発・進歩により、よ
り多様化と複雑化に対応するように要求されるようにな
ってきた。
これらの要求に伴い、様々なフレームフォーマットを持
ったデータ列を多重変換するためのスタッフ同期のため
に、回路構成が複雑化し、しかも大規模化する傾向にあ
る。
かかる状況に鑑み、高精度で且つ簡易な構成で容易にス
タッフ同期処理が出来る位相検出方式が要求されるよう
になった。
〔従来の技術〕
第4図は従来例を説明するブロック図、第5図は従来例
におけるタイムチャートを説明する図、第6図は従来例
における問題時のタイムチャートを説明する図をそれぞ
れ示す。
第4図は、ディジタルスタッフ同期の位相検出部分の従
来例の機能ブロックを示し、その構成は、Nビットのデ
ータを記憶するメモリ(以下MEMと称する)31 と
、 MEM31から読出したデータを多重変換する多重変換
部(以下MIX部と称する)32と、MEM31へのデ
ータ書込み時に使用する書込みクロック(ライトクロッ
ク)■と、MIEM31からデータ読出し時に使用する
読出しクロック(リードクロック)■との位相を検出す
る位相検出部33と、位相検出結果情報■によりリード
クロック■の歯抜は操作(スタッフ操作)をMtlX部
32に対して要求・処理するスタッフ要求部34と、ラ
イトクロック■及びリードクロック■を1/Nに分周す
る1/N分周部35.36とを具備して構成されている
第4図にあっては、ライトクロック■を使用して入力す
る直列データDATAをNビットの並列データにしてM
EM31に書込み、リードクロック■を使用してMEM
31からNビットの並列データを読出し、直列データに
してデータの受は渡しを行う。
この時、位相検出部33はライトクロック■(実際は、
1/N分周部35にて1/Nに分周したクロック■)と
、リートクロック■(実際は、lZN分周部36にてl
/Hに分周したクロック■)の位相を監視し、この監視
結果情報■でリードクロック■をスタッフ要求部34か
らのスタッフ要求■により、MUX部32はスタッフ操
作をする(歯抜けにする)。
これにより、MEM31内でのデータの書込みと、読出
しが正常に行える位相にあるように制御を行い、データ
の同期をとっている。
MEM31に対する書込み/続出し処理時のライトクロ
ック■と、リードクロック■との位相検出部33におけ
る位相検出パルスとしては、上述のようにライトクロッ
ク■と、リートクロック■とをそれぞれ1/Nに分周し
たクロック■、■をそのまま使用している。
即ち、このクロック■、■のパルスの重なりを検出(第
5図の情報■に示す重なり検出部分)して、iUX部3
2においてスタッフ要求■によりり−ドロフク■の歯抜
け(第5図で示す■の点線で示す部分)操作を行ってい
る。
尚、第4図の従来例においては、このディジタルスタッ
フの位相検出のためのパルスの幅として、ライトクロッ
ク■及びリードクロック■のlビット幅としている。
〔発明が解決しようとする問題点〕
例えば、上述のMEM31へのライトクロック■と、リ
ードクロック■が、位相ずれ等により所定位置に対して
歯抜は状態になっている場合、第6図のタイムチャート
に示すような問題点が生じる。即ち、 例えば、リードクロック■を歯抜けにしなければならな
いと言うスタッフ要求■をMUX部32に出さなければ
ならない時に、ライトクロック■とリードクロック■と
の重なりにより作成する、位相検出パルス■あるいは■
を作っている元のライトクロック■或いはリードクロッ
ク■が、歯抜は状態になった場合、パルスの重なりがな
くなってしまう。
すると、スタッフ繰作されずにメモリオーバフロー(M
IEM31内で正常にデータが読出せなくなる現象)、
即ち前のデータを再度読出してしまうとか、1ビット飛
ばしてデータを読出してしまう等が発生し、データ列に
異常が生じると言う問題点がある。
〔問題点を解決するための手段〕
第1図は本発明の詳細な説明するブロック図を示す。
第1図に示す本発明の原理ブロック図は、第4図で説明
した機能ブロック31〜36と、MEM31の書込み側
の位相検出パルス■の幅をリードクロック■の連続歯状
はクロック数の最大値より所定ビット分多いパルス幅に
拡張する第1のパルス幅拡張手段(m / N拡張部)
11と、MEl’131の読出し側の位相検出パルス■
の幅をライトクロック■の連続歯状はクロック数の最大
値より所定ビット分多いパルス幅に拡張する第2のパル
ス幅拡張手段(n/N拡張部)12とを具備し構成され
ている。
〔作用〕
MEM31に対するライトクロック■と、リードクロッ
ク■とのディジタルスタッフ操作のための位相検出部分
の検出パルス■、■の幅を数ビットに広げ、スタンプ操
作に必要な位相検出パルス■。
■の重なりを確実に捕らえるように構成することにより
、スタッフ要求の検出漏れを防止することが可能となり
、メモリオーバフローをすることなく正常なスタッフ操
作でデータの同期を取ることが可能となる。
〔実施例〕
以下本発明の要旨を第2図、第3図に示す実施例により
具体的に説明する。
第2図は本発明の詳細な説明するブロック図、第3図は
本発明の実施例におけるタイムチャートを説明する図を
それぞれ示す。尚、全図を通して同一符号は同一対象物
を示す。
本実施例では、第1図に示すl/N分周部35,36を
1/12分周部23.24とし、又m / N拡張部1
1及びn/N拡張部12を2/12拡張部25.26と
した場合の例を示す。
又、本実施例のメモリは12ビツトのMEM21 、間
Xは12MIIX部22とし、ライトクロック■及びり
−ドクロソク■共に1.5MHzのクロックとする。
この実施例においては、位相検出パルス9及び■のパル
ス幅は、第4図で説明したものに対して2倍に拡張され
ている。
これは、通常ライトクロック■及びリートクロック■共
にその歯抜けは1ビツト分ずつしかないため、位相検出
パルス■、■とじてはこの歯抜は分の1ビツトの位相ず
れを吸収することを目的として、2ビツト幅としている
これにより、ライトクロック■とリードクロック■との
重なりが確実に検出され、スタッフ要求■に対して第3
図の点線で示すように、リードクロック■に対するスタ
ッフ処理を確実に行うことが可能となる。
尚、第2図における符号DSLは多重化処理する前のデ
ータ、符号DS2は 多重化処理後のデータを示し、1
2MUX部22におけるクロックとしは6MHzの場合
を示している。
〔発明の効果〕
以上のような本発明によれば、スタッフ要求の検出漏れ
を防止することが出来、メモリオーバフローをすること
なく正常なスタッフ操作でデータの同期を取ることが出
来ると言う効果がある。
【図面の簡単な説明】
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の詳細な説明するブロック図、第3図は本発明の
実施例におけるタイムチャートを説明する図、 第4図は従来例を説明するブロック図、第5図は従来例
におけるタイムチャートを説明する図、 第6図は従来例における問題時のタイムチャートを説明
する図、 をそれぞれ示す。 図において、 11はm / n拡張部(第1のパルス幅拡張手段)、
12はn/N拡張部(第2のパルス幅拡張手段)、21
は12ビットMEM、  22は12MUX部、23、
24は1/12分周部、25.26は2/12拡張部、
31はNビットMEM、  32はMIX部、33は位
相検出部、   34はスタッフ要求部、35.36は
l/N分周部、 をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 Nビットメモリ(31)にディジタルな直列データをN
    ビットの並列データにして書込む時の書込みクロック(
    [1])と、前記Nビットメモリ(31)から該Nビッ
    トの並列データを読出す時の読出しクロック([3])
    との位相を監視し、位相監視結果情報により前記読出し
    クロック([3])をスタッフ操作して前記書込みクロ
    ック([1])と、前記読出しクロック([3])との
    同期を取る回路において、前記Nビットメモリ(31)
    の書込み側の位相検出パルス([2])の幅を前記読出
    しクロック([3])の連続歯抜けクロック数の最大値
    より所定ビット分多いパルス幅に拡張する第1のパルス
    幅拡張手段(11)と、 前記Nビットメモリ(31)の読出し側の位相検出パル
    ス([4])の幅を前記書込みクロック([1])の連
    続歯抜けクロック数の最大値より所定ビット分多いパル
    ス幅に拡張する第2のパルス幅拡張手段(12)とを設
    け、 前記第1のパルス幅拡張手段(11)及び第2のパルス
    幅拡張手段(12)で作成した該位相検出パルス([2
    ]、[4])を用いて前記書込みクロック([1])と
    、前記読出しクロック([3])との同期を取ることを
    特徴とするディジタルスタッフ同期の位相検出方式。
JP62060424A 1987-03-16 1987-03-16 デイジタルスタツフ同期の位相検出方式 Pending JPS63226140A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62060424A JPS63226140A (ja) 1987-03-16 1987-03-16 デイジタルスタツフ同期の位相検出方式
CA000561389A CA1285340C (en) 1987-03-16 1988-03-14 Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffingmethod
EP88104173A EP0282990B1 (en) 1987-03-16 1988-03-16 Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method
DE3850897T DE3850897T2 (de) 1987-03-16 1988-03-16 Mehrfrequenzwandler für digitale Daten unter Verwendung des digitalen Stopfverfahrens.
US07/169,217 US4841524A (en) 1987-03-16 1988-03-16 Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62060424A JPS63226140A (ja) 1987-03-16 1987-03-16 デイジタルスタツフ同期の位相検出方式

Publications (1)

Publication Number Publication Date
JPS63226140A true JPS63226140A (ja) 1988-09-20

Family

ID=13141816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62060424A Pending JPS63226140A (ja) 1987-03-16 1987-03-16 デイジタルスタツフ同期の位相検出方式

Country Status (5)

Country Link
US (1) US4841524A (ja)
EP (1) EP0282990B1 (ja)
JP (1) JPS63226140A (ja)
CA (1) CA1285340C (ja)
DE (1) DE3850897T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6490689B1 (en) * 1999-06-21 2002-12-03 International Business Machines Corporation Managing instruction execution in order to accommodate a physical clock value in a clock representation
US7061941B1 (en) * 2000-11-28 2006-06-13 Winbond Electronics Corporation America Data input and output circuits for multi-data rate operation
EP1580998A4 (en) * 2002-12-20 2010-09-15 Panasonic Corp METHOD FOR DATA SCREEN FORMAT CONVERSION AND RECORDING METHOD THEREFOR

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2908366A1 (de) * 1979-03-03 1980-09-11 Tekade Felten & Guilleaume Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem
DE3173087D1 (en) * 1980-03-10 1986-01-16 Nec Corp Stuff synchronization device with reduced sampling jitter
JPS6024613B2 (ja) * 1980-03-10 1985-06-13 日本電気株式会社 デ−タ伝送装置
DE3141148C2 (de) * 1981-10-16 1985-07-18 Philips Kommunikations Industrie AG, 8500 Nürnberg Verfahren zur Verhinderung von systembedingten Taktfehlern in Multiplexsystemen mit Taktanpassung
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop

Also Published As

Publication number Publication date
EP0282990A2 (en) 1988-09-21
DE3850897T2 (de) 1995-01-05
DE3850897D1 (de) 1994-09-08
EP0282990A3 (en) 1991-03-27
CA1285340C (en) 1991-06-25
EP0282990B1 (en) 1994-08-03
US4841524A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
JPH04286233A (ja) スタッフ同期回路
JPS63226140A (ja) デイジタルスタツフ同期の位相検出方式
US3480734A (en) Speed conversion systems for pulse signals in a pcm system
JP3156273B2 (ja) ポインタ処理回路
JPS60145566A (ja) デ−タ記録再生方式
JP2507514B2 (ja) ディジタル位相比較器
KR880006862A (ko) 디지틀 신호처리회로 및 그에 대한 신호전송방법
JP4419670B2 (ja) ディジタル信号処理回路及びディジタル信号処理方法
JPH0350467B2 (ja)
JPH0115182B2 (ja)
JPH0630480B2 (ja) 速度変換回路
JP3034561B2 (ja) フレーム位相同期回路
JP2776606B2 (ja) フレーム同期装置
JP2848331B2 (ja) ハザードフリー有限状態機械合成方式
JP2792120B2 (ja) ディジタル位相制御回路
JP2535016B2 (ja) 複数信号線上の特定ビット計数回路
JP2001069438A (ja) タイムコード信号読取装置
JPH0327636A (ja) プレジオクロナスバッファ装置
JPH02146834A (ja) クロック乗り換え方式
JPH02162833A (ja) 位相同期回路の同期はずれ検出回路
JPH0134491B2 (ja)
JPH02254832A (ja) スタッフ同期多重化システムにおける一時記憶回路のデータスリップ防止方式
JPH0583224A (ja) スタツフ多重化装置
JPH0417573B2 (ja)
JPH0646485B2 (ja) デイジタルデ−タ記録再生装置