JPH0417573B2 - - Google Patents
Info
- Publication number
- JPH0417573B2 JPH0417573B2 JP60159813A JP15981385A JPH0417573B2 JP H0417573 B2 JPH0417573 B2 JP H0417573B2 JP 60159813 A JP60159813 A JP 60159813A JP 15981385 A JP15981385 A JP 15981385A JP H0417573 B2 JPH0417573 B2 JP H0417573B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- read
- write
- slip detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔概要〕
ビツト・バツフアー回路において、所定の周期
を持つクロツクに同期した書込みクロツク、読出
しクロツクを用いてデータの転送及びスリツプ検
出を行う様にした。この為、データ転送部の動作
とスリツプ検出部の出力とが常に一致する。
を持つクロツクに同期した書込みクロツク、読出
しクロツクを用いてデータの転送及びスリツプ検
出を行う様にした。この為、データ転送部の動作
とスリツプ検出部の出力とが常に一致する。
本発明は、例えばデータ伝送装置の加入者端末
に使用するビツト・バツフアー回路の改良に関す
るものである。
に使用するビツト・バツフアー回路の改良に関す
るものである。
加入者側に設けられた端末装置からのデータは
インターフエース部、加入者線を介して例えば電
話局に伝送されるが、加入者側の基準クロツクは
ジツタを伴う為、電話局側の基準クロツクとは非
同期になつている。
インターフエース部、加入者線を介して例えば電
話局に伝送されるが、加入者側の基準クロツクは
ジツタを伴う為、電話局側の基準クロツクとは非
同期になつている。
そこで、インターフエース部に入つているビツ
ト・バツフアー回路のデータ転送部で、加入者側
よりのデータを電話局側の基準クロツクに同期さ
せて電話局側に送出している。
ト・バツフアー回路のデータ転送部で、加入者側
よりのデータを電話局側の基準クロツクに同期さ
せて電話局側に送出している。
この時にデータの欠落や重複がないか否かをス
リツプ検出部で監視しているが、データ転送部の
動作とスリツプ監視部の出力が常に一致する事が
要望されている。
リツプ検出部で監視しているが、データ転送部の
動作とスリツプ監視部の出力が常に一致する事が
要望されている。
第3図はビツト・バツフアー回路の従来例のブ
ロツク図を、第4図は第3図のタイムチヤートを
示す。尚、第4図の左側の記号は第3図の同じ記
号の部分の波形を示す。
ロツク図を、第4図は第3図のタイムチヤートを
示す。尚、第4図の左側の記号は第3図の同じ記
号の部分の波形を示す。
そこで、第4図を参照して第3図の動作を説明
する。
する。
第3図において、ビツト・バツフアー回路に加
えられたデータより抽出した書込みクロツク(以
下クロツクWckと省略する)及び読出しクロツ
ク(以下クロツクRckと省略する)は、非同期に
なつている(第3図Di,Wck,Rck参照)。
えられたデータより抽出した書込みクロツク(以
下クロツクWckと省略する)及び読出しクロツ
ク(以下クロツクRckと省略する)は、非同期に
なつている(第3図Di,Wck,Rck参照)。
先ず、フリツプフロツプ(以下FFと省略する)
1にデータDiとクロツクWckが加えられると、
FF1の端子1からデータD1が出力されてFF4
の端子Dに加えられる。
1にデータDiとクロツクWckが加えられると、
FF1の端子1からデータD1が出力されてFF4
の端子Dに加えられる。
叉、FF2及びFF3の端子Dは1になつている
ので、FF2にクロツクWckが、次にFF3にクロ
ツクRckが加えられると、アンドゲート6から
“1”が出力され、遅延回路7を通つてTckがFF
4に加えられるので、入力したデータD1はFF
4の端子1よりデータD2として出力されるFF
5の端子Dに加えられる。このデータはFF5に
加えられたクロツクRckで読出されるので、クロ
ツクRckに同期したデータDoが送出される(第
3図D1,D2,D3,Do参照)。
ので、FF2にクロツクWckが、次にFF3にクロ
ツクRckが加えられると、アンドゲート6から
“1”が出力され、遅延回路7を通つてTckがFF
4に加えられるので、入力したデータD1はFF
4の端子1よりデータD2として出力されるFF
5の端子Dに加えられる。このデータはFF5に
加えられたクロツクRckで読出されるので、クロ
ツクRckに同期したデータDoが送出される(第
3図D1,D2,D3,Do参照)。
しかし、遅延回路7の出力TckはFF2及びFF
3をリセツトし、アンドゲート6の出力を0にす
るので幅の狭いパルスとなる(第5図Tck参照)。
3をリセツトし、アンドゲート6の出力を0にす
るので幅の狭いパルスとなる(第5図Tck参照)。
一方、スリツプ検出部11の動作は下記の様で
ある。
ある。
ビツト・バツフアー回路が正常に動作している
時は、クロツクWckがFF2に加えられると1が
FF8に加えられるが、次のクロツクWckが入力
する前にTckでFF2がリセツトされてFF8の端
子Dは0となる。そこで、次のクロツクWckが
このFF8に入力しても0が出力され、データの
欠落叉は重複を示す警報は送出されない。
時は、クロツクWckがFF2に加えられると1が
FF8に加えられるが、次のクロツクWckが入力
する前にTckでFF2がリセツトされてFF8の端
子Dは0となる。そこで、次のクロツクWckが
このFF8に入力しても0が出力され、データの
欠落叉は重複を示す警報は送出されない。
しかし、第4図の一点鎖線より下に示す様に、
例えばクロツクRckが点線の様に1つ欠落した時
は、FF2の出力の1がFF8の端子Dに加えられ
るが、クロツクRckが来る前にクロツクWckが端
子CKに加えられるので、1が出力されてデータ
欠落の警報を送出する。
例えばクロツクRckが点線の様に1つ欠落した時
は、FF2の出力の1がFF8の端子Dに加えられ
るが、クロツクRckが来る前にクロツクWckが端
子CKに加えられるので、1が出力されてデータ
欠落の警報を送出する。
逆に、クロツクRckが重複する場合は同じデー
タを2度読出す事になるが、この時はFF9より
データ重複の警報が送出される。
タを2度読出す事になるが、この時はFF9より
データ重複の警報が送出される。
上記の動作において、クロツクWckとクロツ
クRckとは非同期だから、第5図に示す様に遅延
回路7の出力Tckの幅(これを不感領域と云う)
の中にクロツクWck叉はクロツクRckの立上りが
入つた場合、FF2,3はリセツト優先だからこ
れらのクロツクは無視される。
クRckとは非同期だから、第5図に示す様に遅延
回路7の出力Tckの幅(これを不感領域と云う)
の中にクロツクWck叉はクロツクRckの立上りが
入つた場合、FF2,3はリセツト優先だからこ
れらのクロツクは無視される。
そこで、データ転送部10が正常に動作してい
るにも拘らず警報が送出され、叉は異常動作にも
拘らず警報が送出されない可能性があると云う問
題点がある。
るにも拘らず警報が送出され、叉は異常動作にも
拘らず警報が送出されない可能性があると云う問
題点がある。
上記の問題点は、該データ転送部10とスリツ
プ検出部11の書込みクロツクと読出しクロツク
の入力側に、フリツプフロツプ2個よりなる書込
みクロツク補正回路と、フリツプフロツプ2個よ
りなる読出しクロツク補正回路を設け、上記書込
みクロツク補正回路と読出しクロツク補正回路に
非同期の書込みクロツクと読出しクロツクとをデ
ータとして入力し、所定の同期を持つクロツクに
より同期させたデータ出力を、該データ転送部1
0とスリツプ検出部11の書込みクロツクと読出
しクロツクとして入力することを特徴とするビツ
ト・バツフア回路により解決される。
プ検出部11の書込みクロツクと読出しクロツク
の入力側に、フリツプフロツプ2個よりなる書込
みクロツク補正回路と、フリツプフロツプ2個よ
りなる読出しクロツク補正回路を設け、上記書込
みクロツク補正回路と読出しクロツク補正回路に
非同期の書込みクロツクと読出しクロツクとをデ
ータとして入力し、所定の同期を持つクロツクに
より同期させたデータ出力を、該データ転送部1
0とスリツプ検出部11の書込みクロツクと読出
しクロツクとして入力することを特徴とするビツ
ト・バツフア回路により解決される。
本発明は、互いに非同期のクロツクWckとク
ロツクRckとを下記の同期Tのクロツクで打直し
て両者の位相関係を固定させる様にした。
ロツクRckとを下記の同期Tのクロツクで打直し
て両者の位相関係を固定させる様にした。
これにより、クロツクWck叉はクロツクRckの
立上りが不感帯幅に入る事はないので、データ転
送部10の動作とスリツプ検出部11の出力とを
一致させる事ができる。
立上りが不感帯幅に入る事はないので、データ転
送部10の動作とスリツプ検出部11の出力とを
一致させる事ができる。
(遅延回路7の遅延時間+Tckのパルス幅)<
周期T<クロツクWck叉はクロツクRckの周期 〔実施例〕 以下図示実施例により本発明の内容を詳細に説
明する。尚、全図を通じて同一符号は同一対象物
を示し、点線で囲まれたデータ転送部10及びス
リツプ検出部11は従来の回路を示し、その他の
点線で囲まれた部分の書込みクロツク補正回路と
読出しクロツク補正回路が本発明で付加された部
分である。
周期T<クロツクWck叉はクロツクRckの周期 〔実施例〕 以下図示実施例により本発明の内容を詳細に説
明する。尚、全図を通じて同一符号は同一対象物
を示し、点線で囲まれたデータ転送部10及びス
リツプ検出部11は従来の回路を示し、その他の
点線で囲まれた部分の書込みクロツク補正回路と
読出しクロツク補正回路が本発明で付加された部
分である。
第1図は本発明の実施例のブロツク図、第2図
は第1図のタイムチヤートを示す。尚、第2図の
左側の記号は第1図の同じ記号の部分の波形を示
し、クロツクの立上がりの部分で動作する波形を
示す。第2図はジツタを含む入力データを高速の
同期化クロツクにより補正された書込みクロツク
と読出しクロツクによりデータ転送部から出力さ
れる波形と、スリツプ検出部から出力されるデー
タ欠落信号の検出波形を示し、Tckによる不感領
域は同期化クロツクの幅Tより小さいため、補正
された書込みクロツクと読出しクロツクの立上が
りが影響されないのでスリツプ検出信号が正常に
送出される状態を示している。
は第1図のタイムチヤートを示す。尚、第2図の
左側の記号は第1図の同じ記号の部分の波形を示
し、クロツクの立上がりの部分で動作する波形を
示す。第2図はジツタを含む入力データを高速の
同期化クロツクにより補正された書込みクロツク
と読出しクロツクによりデータ転送部から出力さ
れる波形と、スリツプ検出部から出力されるデー
タ欠落信号の検出波形を示し、Tckによる不感領
域は同期化クロツクの幅Tより小さいため、補正
された書込みクロツクと読出しクロツクの立上が
りが影響されないのでスリツプ検出信号が正常に
送出される状態を示している。
そこで、第2図を参照しながら第1図の動作を
説明する。
説明する。
第1図に示す様に、クロツクWck及びクロツ
クRckは同期Tのクロツクが加えられたFF12,
13及び14,15に加えられて、このクロツク
に同期したクロツクWck′及びRck′が得られる
(第2図クロツク、Wck、Rck、Wck′、Rck′参
照)。
クRckは同期Tのクロツクが加えられたFF12,
13及び14,15に加えられて、このクロツク
に同期したクロツクWck′及びRck′が得られる
(第2図クロツク、Wck、Rck、Wck′、Rck′参
照)。
これで、データ転送部10及びスリツプ検出部
11に加えてデータ転送動作及びスリツプ検出動
作を行わせる。この時、クロツクWck′及びクロ
ツクRck′の立上り点はクロツクと一致するが、
Tckは同期Tの間に入るのでこれらのクロツク
Wck′及びRck′が不感領域に入る事はない。
11に加えてデータ転送動作及びスリツプ検出動
作を行わせる。この時、クロツクWck′及びクロ
ツクRck′の立上り点はクロツクと一致するが、
Tckは同期Tの間に入るのでこれらのクロツク
Wck′及びRck′が不感領域に入る事はない。
尚、FF13,FF15はFF12,F14がデ
ータを変換した時にスパイク状なつた場合、これ
を取除く為に挿入したものである。
ータを変換した時にスパイク状なつた場合、これ
を取除く為に挿入したものである。
以上詳細に説明した様に、データ転送部の動作
とスリツプ検出部の動作を常に一致させることが
できると云う効果がある。
とスリツプ検出部の動作を常に一致させることが
できると云う効果がある。
第1図は本発明の実施例のブロツク図、第2図
は第1図のタイムチヤート、第3図は従来例のブ
ロツク図、第4図は第3図のタイムチヤート、第
5図は不感領域の説明図を示す。 図において、1〜5,8,9,12〜15は
FF、6はアンドゲート、7は遅延回路、10は
データ転送部、11はスリツプ検出部を示す。
は第1図のタイムチヤート、第3図は従来例のブ
ロツク図、第4図は第3図のタイムチヤート、第
5図は不感領域の説明図を示す。 図において、1〜5,8,9,12〜15は
FF、6はアンドゲート、7は遅延回路、10は
データ転送部、11はスリツプ検出部を示す。
Claims (1)
- 【特許請求の範囲】 1 書込みクロツクによりデータを書込み、読出
しクロツクによりデータ読出し転送するデータ転
送部10と、該データ転送部10より転送される
データの欠落又は重複を該読出しクロツク及び該
書込みクロツクにより検出するスリツプ検出部1
1を有するビツト・バツフアー回路において、 該書込みクロツクを基準クロツクにより補正す
る書込みクロツク補正回路と、 該読出しクロツクを該基準クロツクにより補正
する読出しクロツク補正回路を設け、 該書込みクロツク補正回路と該読出しクロツク
補正回路に非同期の該書込みクロツクと該読出し
クロツクを入力し、所定の周期を持つ該基準クロ
ツクにより該書込みクロツクと該読出しクロツク
を同期させ、該基準クロツクに同期した書込みク
ロツク・読出しクロツクを該データ転送部10と
該スリツプ検出部11の書込みクロツクと読出し
クロツクとして入力することで、スリツプ検出の
不感領域を無くすことを特徴とするビツト・バツ
フアー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60159813A JPS6248830A (ja) | 1985-07-19 | 1985-07-19 | ビツト・バツフア−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60159813A JPS6248830A (ja) | 1985-07-19 | 1985-07-19 | ビツト・バツフア−回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6248830A JPS6248830A (ja) | 1987-03-03 |
JPH0417573B2 true JPH0417573B2 (ja) | 1992-03-26 |
Family
ID=15701808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60159813A Granted JPS6248830A (ja) | 1985-07-19 | 1985-07-19 | ビツト・バツフア−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6248830A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0322297U (ja) * | 1989-07-12 | 1991-03-07 |
-
1985
- 1985-07-19 JP JP60159813A patent/JPS6248830A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6248830A (ja) | 1987-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0417573B2 (ja) | ||
WO1994010797A1 (en) | Method and apparatus for detecting stability of a digital component video signal | |
JP2722634B2 (ja) | シリアルデータ伝送方式 | |
JPS6184136A (ja) | スリツプ制御回路 | |
JPS63226140A (ja) | デイジタルスタツフ同期の位相検出方式 | |
JP2806854B2 (ja) | バスの同期チェック装置 | |
JPH0327636A (ja) | プレジオクロナスバッファ装置 | |
JPH0450711Y2 (ja) | ||
JPS6390070A (ja) | 同期信号検出方式 | |
JP2576526B2 (ja) | 入出力信号監視回路 | |
JP2734613B2 (ja) | 障害情報収集方式 | |
WO1994010801A1 (en) | Input clock presence detector for a digital video input signal | |
JPS61214023A (ja) | スリツプ検出方式 | |
JP2590688B2 (ja) | フレーム位相合わせ回路 | |
JP2581121B2 (ja) | スキュー補正回路 | |
JPS63153934A (ja) | デ−タ伝送方式 | |
JPH04354421A (ja) | エラーパリティ再生回路 | |
JPH0616619B2 (ja) | 同期外れ検出回路 | |
JPH065833B2 (ja) | フレ−ム同期判定回路 | |
JPS61225918A (ja) | 非同期信号デ−タプリセツト回路 | |
JPS63177374A (ja) | スキユ−補正回路 | |
JPH05206998A (ja) | 信号断検出回路 | |
JPH03159426A (ja) | 独立同期端末装置の収容方式 | |
JPH0351137B2 (ja) | ||
JPH0573092B2 (ja) |