JP2776606B2 - フレーム同期装置 - Google Patents
フレーム同期装置Info
- Publication number
- JP2776606B2 JP2776606B2 JP2046131A JP4613190A JP2776606B2 JP 2776606 B2 JP2776606 B2 JP 2776606B2 JP 2046131 A JP2046131 A JP 2046131A JP 4613190 A JP4613190 A JP 4613190A JP 2776606 B2 JP2776606 B2 JP 2776606B2
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- frame
- circuit
- synchronization
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル通信方式に用いるフレーム同期装
置に関する。
置に関する。
従来のフレーム同期装置は、並列展開データ用の複数
のフレーム同期回路により構成されているが、フレーム
同期回路の１つがフレーム同期状態の時に他のフレーム
同期回路に対して何の制御も行っていない。
のフレーム同期回路により構成されているが、フレーム
同期回路の１つがフレーム同期状態の時に他のフレーム
同期回路に対して何の制御も行っていない。
第２図は従来のフレーム同期装置の一例を説明するた
めの図である。第２図（ａ）のようなデータ系列中のフ
レームパタン（f1〜f4）を検出したフレーム同期を確立
する際データ伝送速度が特に大きい場合にそのままの速
度で処理行なうと回路の消費電力が大きくなるため、ま
ずデータの並列展開を行なって速度を落とした状態でフ
レーム同期を確立することが考えられる。フレーム同期
が確立されない状態で無理に並列展開を行なうとフレー
ムパターンのワードの区切りが分かれないために、第２
図（ｂ），（ｃ），（ｄ）などのようにフレームパター
ンが分かれ分かれになってしまうことが起こる。そこで
ｎ並列展開を行ってフレーム同期確立を行う場合、並列
展開データ用のフレーム同期回路をｎ個用意し、各々に
ついて第２図（ｂ），（ｃ），（ｄ）の太線の枠がワー
ドの区切りになるものとしてｎ相の監視を行なえば、い
ずれかの相でフレームパタンを検出できるので、この方
法によって同期確立のできた並列展開データ用のフレー
ム同期回路からの出力をフレーム同期出力として採用す
ればよい。
めの図である。第２図（ａ）のようなデータ系列中のフ
レームパタン（f1〜f4）を検出したフレーム同期を確立
する際データ伝送速度が特に大きい場合にそのままの速
度で処理行なうと回路の消費電力が大きくなるため、ま
ずデータの並列展開を行なって速度を落とした状態でフ
レーム同期を確立することが考えられる。フレーム同期
が確立されない状態で無理に並列展開を行なうとフレー
ムパターンのワードの区切りが分かれないために、第２
図（ｂ），（ｃ），（ｄ）などのようにフレームパター
ンが分かれ分かれになってしまうことが起こる。そこで
ｎ並列展開を行ってフレーム同期確立を行う場合、並列
展開データ用のフレーム同期回路をｎ個用意し、各々に
ついて第２図（ｂ），（ｃ），（ｄ）の太線の枠がワー
ドの区切りになるものとしてｎ相の監視を行なえば、い
ずれかの相でフレームパタンを検出できるので、この方
法によって同期確立のできた並列展開データ用のフレー
ム同期回路からの出力をフレーム同期出力として採用す
ればよい。
上述した従来のフレーム同期装置は、並列展開データ
用の複数フレーム同期回路の１つがフレーム同期状態の
時に他のフレーム同期回路を強制的に同期外れにするこ
とをしていないため、正規のフレーム位置以外に擬似的
にフレームパタンが出現した場合、２つ以上のフレーム
同期回路が同期状態となり、フレーム位置が２個以上検
出されるという問題点があった。具体例として、第３図
（ａ）に示すようにf1〜f4で示される真のフレームパタ
ンとf1′〜f4′で示される偽のフレームパタンが現わ
れ、第３図（ｂ）のように並列展開された場合、本来は
１つのフレーム同期回路のみが同期確立すべきところ、
他のフレーム同期回路もf1′〜f4′を見て同期確立して
しまうという問題点があった。
用の複数フレーム同期回路の１つがフレーム同期状態の
時に他のフレーム同期回路を強制的に同期外れにするこ
とをしていないため、正規のフレーム位置以外に擬似的
にフレームパタンが出現した場合、２つ以上のフレーム
同期回路が同期状態となり、フレーム位置が２個以上検
出されるという問題点があった。具体例として、第３図
（ａ）に示すようにf1〜f4で示される真のフレームパタ
ンとf1′〜f4′で示される偽のフレームパタンが現わ
れ、第３図（ｂ）のように並列展開された場合、本来は
１つのフレーム同期回路のみが同期確立すべきところ、
他のフレーム同期回路もf1′〜f4′を見て同期確立して
しまうという問題点があった。
本発明のフレーム同期装置は、受信したデータから並
列展開されたｎ個（ｎは３以上の自然数）のデータをそ
れぞれ受けてフレーム同期を確立するｎ個のフレーム同
期回路と、並列展開データについてそれぞれ同期確立の
監視を行ない、各々フレーム同期確立時にフレーム同期
確立状態信号を出力する監視回路とを備えている。ここ
で、上記フレーム同期回路はそれぞれ外部からの制御信
号を受けて強制的にフレーム同期外れとなるようにして
いる。
列展開されたｎ個（ｎは３以上の自然数）のデータをそ
れぞれ受けてフレーム同期を確立するｎ個のフレーム同
期回路と、並列展開データについてそれぞれ同期確立の
監視を行ない、各々フレーム同期確立時にフレーム同期
確立状態信号を出力する監視回路とを備えている。ここ
で、上記フレーム同期回路はそれぞれ外部からの制御信
号を受けて強制的にフレーム同期外れとなるようにして
いる。
本発明のフレーム同期装置はさらに、前記フレーム同
期回路のうちのそれぞれ１のフレーム同期回路に対応し
て当該１のフレーム同期回路を除く全ての前記フレーム
同期回路に接続され、該フレーム同期回路のうちのいず
れかからフレーム同期確立状態信号が入力されると１の
フレーム同期回路に制御信号を出力するｎ個のORゲート
を備えており、フレーム同期回路のうちいずれかのフレ
ーム同期回路が同期確立すると、同期確立したフレーム
同期回路以外の全てのフレーム同期回路を上記制御信号
により強制的に同期外れにするようにしている。
期回路のうちのそれぞれ１のフレーム同期回路に対応し
て当該１のフレーム同期回路を除く全ての前記フレーム
同期回路に接続され、該フレーム同期回路のうちのいず
れかからフレーム同期確立状態信号が入力されると１の
フレーム同期回路に制御信号を出力するｎ個のORゲート
を備えており、フレーム同期回路のうちいずれかのフレ
ーム同期回路が同期確立すると、同期確立したフレーム
同期回路以外の全てのフレーム同期回路を上記制御信号
により強制的に同期外れにするようにしている。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図である。
は本発明の一実施例のブロック図である。
並列展開データ用の第１と第２及び第ｎのフレーム同
期回路1,2,3は、第２図に示すような並列展開データの
ｎ相監視を行ない、各々フレーム同期確立時にフレーム
同期確立状態信号（以下SYNCと記す）を出力する。又、
外部からの制御信号（以下RECを記す）により強制的に
フレーム同期外れとする手段を有している。第１のORゲ
ート４は第１フレーム同期回路１を除く全てのフレーム
同期回路SYNC出力を入力としREC出力は第１のフレーム
同期回路１の入力に接続されている。第２図のORゲート
５〜第ｎのORゲート６も同様に対応するフレーム同期回
路を除く全てのフレーム同期回路SYNC出力を入力とし、
そのREC出力を対応するフレーム同期回路の入力に接続
されている。
期回路1,2,3は、第２図に示すような並列展開データの
ｎ相監視を行ない、各々フレーム同期確立時にフレーム
同期確立状態信号（以下SYNCと記す）を出力する。又、
外部からの制御信号（以下RECを記す）により強制的に
フレーム同期外れとする手段を有している。第１のORゲ
ート４は第１フレーム同期回路１を除く全てのフレーム
同期回路SYNC出力を入力としREC出力は第１のフレーム
同期回路１の入力に接続されている。第２図のORゲート
５〜第ｎのORゲート６も同様に対応するフレーム同期回
路を除く全てのフレーム同期回路SYNC出力を入力とし、
そのREC出力を対応するフレーム同期回路の入力に接続
されている。
このようにすると、いずれかのフレーム同期回路が同
期確立すると、他の全てのフレーム同期回路を強制的に
同期外れにするため、最初にフレーム同期を確立したフ
レーム位置以外にフレーム位置が検出されることを排除
することができる。
期確立すると、他の全てのフレーム同期回路を強制的に
同期外れにするため、最初にフレーム同期を確立したフ
レーム位置以外にフレーム位置が検出されることを排除
することができる。
以上説明したように本発明は、並列展開データ用複数
フレーム同期回路のうち１つがフレーム同期状態の時に
全てのフレーム同期回路を強制的に同期外れにする手段
を備えることにより、複数のフレーム同期位置が検出さ
れることを排除できるという効果を有する。
フレーム同期回路のうち１つがフレーム同期状態の時に
全てのフレーム同期回路を強制的に同期外れにする手段
を備えることにより、複数のフレーム同期位置が検出さ
れることを排除できるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図（ａ）
〜（ｄ）はフレーム同期回路の動作を説明するための
図、第３図は（ａ），（ｂ）は従来のフレーム同期装置
の一例を説明するための図である。 1,2,3……第1,第2,第ｎのフレーム同期回路、4,5,6……
ORゲート。
〜（ｄ）はフレーム同期回路の動作を説明するための
図、第３図は（ａ），（ｂ）は従来のフレーム同期装置
の一例を説明するための図である。 1,2,3……第1,第2,第ｎのフレーム同期回路、4,5,6……
ORゲート。
Claims (1)
- 【請求項１】受信したデータから並列展開されたｎ個
（ｎは３以上の自然数）のデータをそれぞれ受けてフレ
ーム同期を確立するｎ個のフレーム同期回路と、 前記並列展開データについてそれぞれ同期確立の監視を
行ない、各々フレーム同期確立時にフレーム同期確立状
態信号を出力する監視回路と を備えたフレーム同期装置であって、 前記フレーム同期回路はそれぞれ外部からの制御信号を
受けて強制的にフレーム同期外れとなるフレーム同期回
路であり、 前記フレーム同期装置はさらに、 前記フレーム同期回路のうちのそれぞれ１のフレーム同
期回路に対応して当該１のフレーム同期回路を除く全て
の前記フレーム同期回路に接続され、該フレーム同期回
路のうちのいずれかから前記フレーム同期確立状態信号
が入力されると前記１のフレーム同期回路に前記制御信
号を出力するｎ個のORゲートを備え、 前記フレーム同期回路のうちのいずれかのフレーム同期
回路が同期確立すると、同期確立した前記フレーム同期
回路以外の全ての前記フレーム同期回路を前記制御信号
により強制的に同期外れにすることを特徴とするフレー
ム同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046131A JP2776606B2 (ja) | 1990-02-26 | 1990-02-26 | フレーム同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046131A JP2776606B2 (ja) | 1990-02-26 | 1990-02-26 | フレーム同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03247138A JPH03247138A (ja) | 1991-11-05 |
| JP2776606B2 true JP2776606B2 (ja) | 1998-07-16 |
Family
ID=12738432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2046131A Expired - Lifetime JP2776606B2 (ja) | 1990-02-26 | 1990-02-26 | フレーム同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776606B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260332A (ja) * | 1987-04-17 | 1988-10-27 | Fujitsu Ltd | 同期方式 |
| JPS63260333A (ja) * | 1987-04-17 | 1988-10-27 | Fujitsu Ltd | フレ−ム同期回路 |
| JPS6468038A (en) * | 1987-09-08 | 1989-03-14 | Toshiba Corp | Frame synchronization detector |
-
1990
- 1990-02-26 JP JP2046131A patent/JP2776606B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03247138A (ja) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0728280B2 (ja) | 多重マルチフレ−ム同期検出回路 | |
| JP2776606B2 (ja) | フレーム同期装置 | |
| US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
| US5781587A (en) | Clock extraction circuit | |
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JPS62179280A (ja) | 映像同期化機能を備えた映像選択装置 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPS6118235A (ja) | デイジタル通信システムにおける同期方式 | |
| JP3010804B2 (ja) | 従属同期方式 | |
| JPS60254939A (ja) | 位相整列回路 | |
| JPS62169539A (ja) | 多点監視フレ−ム同期方式 | |
| JPS63299544A (ja) | フレ−ム同期回路 | |
| JPH0715427A (ja) | ビットアライン回路 | |
| JPH0220937A (ja) | 同期検出回路 | |
| JPH0537519A (ja) | フレーム同期方法および装置 | |
| JPH01185049A (ja) | 信号処理回路 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPH0720085B2 (ja) | 並列同期チャネル切り替え回路 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPH0522328A (ja) | 同期系リングシステム | |
| JPH0481030A (ja) | フレーム同期回路 | |
| JPH0448839A (ja) | 受信データ同期回路 | |
| JPS6172443A (ja) | デイジタル多重化伝送システムの同期方式 | |
| JPH0311895A (ja) | デジタルトランク |