JPH0115182B2 - - Google Patents
Info
- Publication number
- JPH0115182B2 JPH0115182B2 JP9853681A JP9853681A JPH0115182B2 JP H0115182 B2 JPH0115182 B2 JP H0115182B2 JP 9853681 A JP9853681 A JP 9853681A JP 9853681 A JP9853681 A JP 9853681A JP H0115182 B2 JPH0115182 B2 JP H0115182B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- buffer memory
- staff
- input
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は時分割多重デイジタル通信方式に用い
られる多重変換装置のスタツフ同期装置に関す
る。
られる多重変換装置のスタツフ同期装置に関す
る。
従来のこの種の多重変換装置には、送信側にお
いて互いに非同期の関係にある複数の低次群信号
を高次群信号に多重変換するために、通常、その
前段部において、ポジテイブジヤステイフイケー
シヨンによるスタツフ同期方式が採用されてい
る。この方式によると、システムの柔軟性が極め
て高く、また装置設計も容易であるという利点が
得られる。このような方式によるスタツフ同期装
置は、一般に、送信バツフアメモリと、送信バツ
フアメモリに入力データを書込むためのクロツク
を発生する第１の分周器と、送信バツフアメモリ
に書込まれたデータを読出すためのクロツクを発
生する第２の分周器と、第１の分周器の出力パル
スと第２の分周器の出力パルスとの位相差を比較
する位相比較器とを主要素として構成されてい
る。ここで、第２の分周器のクロツク速度は第１
の分周器のクロツク速度より幾らか高目に選ばれ
ている。パルススタツフイングの動作に当つて、
送信バツフアメモリへの書込み指示パルスと読出
し指示パルスとの位相は位相比較器によつて比較
され、その位相差が所定のスレシユホールドより
も小さくなるとスタツフ要求が出され、スタツフ
制御ビツトの送出後にスタツフイングが行なわれ
るようになつている。
いて互いに非同期の関係にある複数の低次群信号
を高次群信号に多重変換するために、通常、その
前段部において、ポジテイブジヤステイフイケー
シヨンによるスタツフ同期方式が採用されてい
る。この方式によると、システムの柔軟性が極め
て高く、また装置設計も容易であるという利点が
得られる。このような方式によるスタツフ同期装
置は、一般に、送信バツフアメモリと、送信バツ
フアメモリに入力データを書込むためのクロツク
を発生する第１の分周器と、送信バツフアメモリ
に書込まれたデータを読出すためのクロツクを発
生する第２の分周器と、第１の分周器の出力パル
スと第２の分周器の出力パルスとの位相差を比較
する位相比較器とを主要素として構成されてい
る。ここで、第２の分周器のクロツク速度は第１
の分周器のクロツク速度より幾らか高目に選ばれ
ている。パルススタツフイングの動作に当つて、
送信バツフアメモリへの書込み指示パルスと読出
し指示パルスとの位相は位相比較器によつて比較
され、その位相差が所定のスレシユホールドより
も小さくなるとスタツフ要求が出され、スタツフ
制御ビツトの送出後にスタツフイングが行なわれ
るようになつている。
しかしながら、上記のような従来方式による
と、可成り大きな待合せ時間ジツタ及びサンプリ
ングジツタが発生するという欠点がある。このジ
ツタ成分のうちには超低周波のジツタが含まれて
いるために、受信側において位相制御ループ
PLLによるジツタの抑圧を行なつても完全にこ
れを除去することはできず、出力信号の品質が低
下するという欠点がある。
と、可成り大きな待合せ時間ジツタ及びサンプリ
ングジツタが発生するという欠点がある。このジ
ツタ成分のうちには超低周波のジツタが含まれて
いるために、受信側において位相制御ループ
PLLによるジツタの抑圧を行なつても完全にこ
れを除去することはできず、出力信号の品質が低
下するという欠点がある。
本発明の目的は上述の欠点を除去しスタツフイ
ングの規則性によつてもたらされる超低周波の待
合せ時間ジツタ及びサンプリングジツタの発生を
防止することのできるパルススタツフ多重変換装
置を提供することにある。
ングの規則性によつてもたらされる超低周波の待
合せ時間ジツタ及びサンプリングジツタの発生を
防止することのできるパルススタツフ多重変換装
置を提供することにある。
本発明のスタツフ同期装置は、送信バツフアメ
モリ手段と、該送信バツフアメモリ手段にデータ
を書込むためのクロツクを発生する第１の分周手
段と、前記送信バツフアメモリ手段に書込まれた
データを読出すためのクロツクを発生する第２の
分周手段と、前記第１の分周手段の出力パルスと
前記第２の分周手段の出力パルスの位相を比較す
る位相比較手段と、該位相比較手段の出力によつ
てスタツフ制御する手段と、前記位相比較手段で
行なわれる位相比較位置をランダム計数器によつ
てランダムに切替ることを特徴とする。
モリ手段と、該送信バツフアメモリ手段にデータ
を書込むためのクロツクを発生する第１の分周手
段と、前記送信バツフアメモリ手段に書込まれた
データを読出すためのクロツクを発生する第２の
分周手段と、前記第１の分周手段の出力パルスと
前記第２の分周手段の出力パルスの位相を比較す
る位相比較手段と、該位相比較手段の出力によつ
てスタツフ制御する手段と、前記位相比較手段で
行なわれる位相比較位置をランダム計数器によつ
てランダムに切替ることを特徴とする。
次に、本発明との比較を容易にするために、従
来の多重変換装置におけるスタツフ同期装置につ
いて、第１図のブロツクダイヤグラムを参照して
説明する。図において、スタツフ同期装置は、送
信側のバツフアメモリ１と、バツフアメモリ１に
デイジタル入力データを書込むためのクロツクを
発生する分周器２と、バツフアメモリ１に書込ま
れたデータを読み出すためのクロツクを発生する
分周器３と、分周器２の出力パルスと分周器３の
出力パルスとの位相を比較する位相比較器４と、
バイポーラからユニポーラへの波形変換回路５
と、スタツフ制御回路６と、禁止回路７と、フリ
ツプフロツプ８とから構成されている。
来の多重変換装置におけるスタツフ同期装置につ
いて、第１図のブロツクダイヤグラムを参照して
説明する。図において、スタツフ同期装置は、送
信側のバツフアメモリ１と、バツフアメモリ１に
デイジタル入力データを書込むためのクロツクを
発生する分周器２と、バツフアメモリ１に書込ま
れたデータを読み出すためのクロツクを発生する
分周器３と、分周器２の出力パルスと分周器３の
出力パルスとの位相を比較する位相比較器４と、
バイポーラからユニポーラへの波形変換回路５
と、スタツフ制御回路６と、禁止回路７と、フリ
ツプフロツプ８とから構成されている。
この装置の動作について説明すると、まず、入
力デイジタル信号ａは波形変換回路５によつてユ
ニポーラ信号ｂに変換され、分周器２の書込みク
ロツクパルスにより制御されて、バツフアメモリ
１に書込まれる。このバツフアメモリ１に書込ま
れた情報は分周器３の読取りクロツクパルスによ
つて読取られる。分周器３のクロツク速度は分周
器２のそれよりもいくらか高い速度に選ばれてい
るから、仮りに、書込まれる入力デイジタル信号
が、この装置のクロツクパルスと同期していない
としても、デイジタル信号は一度バツフアメモリ
１に書込まれ、その装置のタイミング系と完全に
同期化して、再び読み取られる。クロツク速度の
差によつて生ずる分周器２と分周器３の出力パル
ス間の位相差は、一度読取られた情報が再び読取
られるところまで小さくなる。位相比較器４に
は、分周器２と分周器３のそれぞれ分周された後
の出力パルスが与えられ、その位相差を比較す
る。分周器３の出力パルスの位相が分周器２の位
相に追いつくと、スタツフ制御回路６によつてス
タツフ要求を発生し、１ビツトの間分周器３の出
力パルスを禁止する。これによつて、既に読取ら
れた情報の再読取りを防止できる。さらに詳しく
説明すると、スタツフイングが、位相比較器４の
出力のSDパルスにより要求されると、分周器３
のスタツフイング制御パルスが多重化MPXユニ
ツトのスタツフイング回路で発生する。しかし、
スタツフ制御回路６からのスタツフ指令はSDパ
ルスの要求によつて直ちに送出されるわけではな
い。このことは、読出禁止のパルス位置が、それ
ぞれのデイジタル信号に対して予め決められてい
るからである。そして、“可変スロツト”と呼ば
れるタイムスロツトでスタツフパルスが生じる。
分周器３に対する１ビツトの禁止が禁止回路７に
より制御されると、１ビツトの読取が阻止され、
情報を持たないスタツフパルスが読取の禁止され
ている可変スロツトに加えられる。
力デイジタル信号ａは波形変換回路５によつてユ
ニポーラ信号ｂに変換され、分周器２の書込みク
ロツクパルスにより制御されて、バツフアメモリ
１に書込まれる。このバツフアメモリ１に書込ま
れた情報は分周器３の読取りクロツクパルスによ
つて読取られる。分周器３のクロツク速度は分周
器２のそれよりもいくらか高い速度に選ばれてい
るから、仮りに、書込まれる入力デイジタル信号
が、この装置のクロツクパルスと同期していない
としても、デイジタル信号は一度バツフアメモリ
１に書込まれ、その装置のタイミング系と完全に
同期化して、再び読み取られる。クロツク速度の
差によつて生ずる分周器２と分周器３の出力パル
ス間の位相差は、一度読取られた情報が再び読取
られるところまで小さくなる。位相比較器４に
は、分周器２と分周器３のそれぞれ分周された後
の出力パルスが与えられ、その位相差を比較す
る。分周器３の出力パルスの位相が分周器２の位
相に追いつくと、スタツフ制御回路６によつてス
タツフ要求を発生し、１ビツトの間分周器３の出
力パルスを禁止する。これによつて、既に読取ら
れた情報の再読取りを防止できる。さらに詳しく
説明すると、スタツフイングが、位相比較器４の
出力のSDパルスにより要求されると、分周器３
のスタツフイング制御パルスが多重化MPXユニ
ツトのスタツフイング回路で発生する。しかし、
スタツフ制御回路６からのスタツフ指令はSDパ
ルスの要求によつて直ちに送出されるわけではな
い。このことは、読出禁止のパルス位置が、それ
ぞれのデイジタル信号に対して予め決められてい
るからである。そして、“可変スロツト”と呼ば
れるタイムスロツトでスタツフパルスが生じる。
分周器３に対する１ビツトの禁止が禁止回路７に
より制御されると、１ビツトの読取が阻止され、
情報を持たないスタツフパルスが読取の禁止され
ている可変スロツトに加えられる。
しかし、この場合、スタツフ動作がスタツフ要
求によつて直ちに行なわれないこと、すなわち予
め決められているパルス位置に限られていること
から、スタツフ要求が出されてからスタツフの行
なわれる間に待合せ時間（Waiting time）が生
じこれにより出力パルスに低周波ジツタが生じ
る。また、位相比較器４は分周器２と分周器３の
分周された出力のそれぞれ１つを位相比較してい
るために、サンブリングジツタを生じることが知
られている。
求によつて直ちに行なわれないこと、すなわち予
め決められているパルス位置に限られていること
から、スタツフ要求が出されてからスタツフの行
なわれる間に待合せ時間（Waiting time）が生
じこれにより出力パルスに低周波ジツタが生じ
る。また、位相比較器４は分周器２と分周器３の
分周された出力のそれぞれ１つを位相比較してい
るために、サンブリングジツタを生じることが知
られている。
待合せ時間ジツタはスタツフ率が
ρ＝ｑ／ｐ＋ｄ （０＜ρ≦１） ……(1)
で示めされる時、ジツタ振巾は１／ｐ（タイムス
ロツト）となり、その周波数はｄ・ｐ／tmとな
る。
ロツト）となり、その周波数はｄ・ｐ／tmとな
る。
ここで、
ｑ／ｐ：簡単な有理数
ｄ：簡単な有理数からのスタツフ率のずれ
である。
また、位相比較器４は分周された後のクロツク
の位相を比較しているので、位相比較器の標本化
周期とスタツフ周期とが同期したときには待合せ
時間ジツタの振幅を増倍し、その周波数成分をさ
らに低周波にするという欠点がある。
の位相を比較しているので、位相比較器の標本化
周期とスタツフ周期とが同期したときには待合せ
時間ジツタの振幅を増倍し、その周波数成分をさ
らに低周波にするという欠点がある。
本発明のスタツフ同期装置においては、低周波
の待ち合せ時間ジツタ及びサンプリングジツタ
は、位相比較器及びスタツフイングの行なわれる
関係に、整数論理的序関係が生じることにより発
生する点に着目し、この秩序関係が生じないよう
に、位相比較器の位相比較が行なわれる位置をラ
ンダムに切替えて、待ち合せ時間ジツタ波形に低
周波の定在波が生じるのを防いでいる。
の待ち合せ時間ジツタ及びサンプリングジツタ
は、位相比較器及びスタツフイングの行なわれる
関係に、整数論理的序関係が生じることにより発
生する点に着目し、この秩序関係が生じないよう
に、位相比較器の位相比較が行なわれる位置をラ
ンダムに切替えて、待ち合せ時間ジツタ波形に低
周波の定在波が生じるのを防いでいる。
第２図から第４図はランダム位相比較器を用い
たスタツフ同期装置の実施例を示す。これらの図
において、第１図と同じ機能を有するものについ
ては同じ参照数字を付してある。
たスタツフ同期装置の実施例を示す。これらの図
において、第１図と同じ機能を有するものについ
ては同じ参照数字を付してある。
第２図において、書込み計数器２および読出し
計数器３から位相比較のための信号が位相毎に複
数本とり出されセレクタ１９及び２０に与えられ
ている。１フレームに１回その値を更新する乱数
発生器１８は、各セレクタ１９および２０から取
出される位相比較すべき信号の対を１フレームご
とに、ランダムに切替え、これにより位相比較に
あらわれる周期性を防止している。
計数器３から位相比較のための信号が位相毎に複
数本とり出されセレクタ１９及び２０に与えられ
ている。１フレームに１回その値を更新する乱数
発生器１８は、各セレクタ１９および２０から取
出される位相比較すべき信号の対を１フレームご
とに、ランダムに切替え、これにより位相比較に
あらわれる周期性を防止している。
第３図は本発明の第２の実施例を示すブロツク
図である。
図である。
第３図において、書込み計数器２および読出し
計数器３からの位相比較のための信号は各位相毎
に複数本とり出される。これらの比較すべき信号
対は位相比較器４―１〜４―ｉでそれぞれ位相比
較されたのち、セレクタ１９に入力される。セレ
クタ１９は、１フレームに１回その値を更新する
乱数発生器１８によつて制御され、位相比較器４
―１〜４―ｉからの信号の内の１つをランダムに
選択することによりランダムな位相比較を行な
う。
計数器３からの位相比較のための信号は各位相毎
に複数本とり出される。これらの比較すべき信号
対は位相比較器４―１〜４―ｉでそれぞれ位相比
較されたのち、セレクタ１９に入力される。セレ
クタ１９は、１フレームに１回その値を更新する
乱数発生器１８によつて制御され、位相比較器４
―１〜４―ｉからの信号の内の１つをランダムに
選択することによりランダムな位相比較を行な
う。
以上のように、本発明では、位相比較器の位相
比較位置をランダムに切替えているため、低周波
のジツタの発生を防止できる。
比較位置をランダムに切替えているため、低周波
のジツタの発生を防止できる。
第１図は従来のスタツフ同期装置の構成を示す
ブロツク図、第２図から第３図は本発明の実施例
を示すブロツク図である。 図において、ａ…バイポーラの入力デイジタル
信号、ｂ…ユニポーラのデイジタル信号、c1…入
力デイジタル信号から抽出されたクロツク信号
（書込みクロツク）、c2…MPXから送られてくる
読出しクロツク、ｄ…出力データ、１…送信バツ
フアメモリ、２…書込み計数器、３…読出し計数
器、４…位相比較器、５…バイポーラからユニポ
ーラへの変換器及びクロツク抽出器、６…スタツ
フ制御回路、７…禁止回路、１８…ランダム計数
器、１９，２０…セレクタ。
ブロツク図、第２図から第３図は本発明の実施例
を示すブロツク図である。 図において、ａ…バイポーラの入力デイジタル
信号、ｂ…ユニポーラのデイジタル信号、c1…入
力デイジタル信号から抽出されたクロツク信号
（書込みクロツク）、c2…MPXから送られてくる
読出しクロツク、ｄ…出力データ、１…送信バツ
フアメモリ、２…書込み計数器、３…読出し計数
器、４…位相比較器、５…バイポーラからユニポ
ーラへの変換器及びクロツク抽出器、６…スタツ
フ制御回路、７…禁止回路、１８…ランダム計数
器、１９，２０…セレクタ。
Claims (1)
- １ 予め定めた繰返し周波数と有限のフレーム長
とを有する基準パルス列に対し異なる繰返し周波
数を有する入力パルス列を同期させるパルススタ
ツフ同期装置において、前記入力パルス列を一時
記憶するバツフアメモリと、前記入力パルス列の
繰返し周波数信号から抽出再生した入力クロツク
パルスで歩進しかつ指定したパルス数からなるサ
ンプリング間隔で前記バツフアメモリに対する書
込み位置を周期的に反復指示する書込み計数器
と、前記基準パルス列から抽出再生した基準クロ
ツクパルスで歩進しかつ前記サンプリング間隔で
前記バツフアメモリに対する読出し位置を周期的
に反復指示する読出し計数器と、前記入力クロツ
クパルスおよび前記基準クロツクパルスの位相を
比較し該位相差が一定値以下になるとき前記読出
し計数器の歩進を少なくとも１パルス分遅延させ
スタツフパルスとする手段と、前記入力クロツク
パルスと前記基準クロツクパルスとの位相を比較
する位置をランダムに行なうランダム位相比較器
とから構成されたことを特徴とするパルススタツ
フ同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9853681A JPS57212842A (en) | 1981-06-25 | 1981-06-25 | Pulse stuff synchronizing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9853681A JPS57212842A (en) | 1981-06-25 | 1981-06-25 | Pulse stuff synchronizing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57212842A JPS57212842A (en) | 1982-12-27 |
| JPH0115182B2 true JPH0115182B2 (ja) | 1989-03-16 |
Family
ID=14222398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9853681A Granted JPS57212842A (en) | 1981-06-25 | 1981-06-25 | Pulse stuff synchronizing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57212842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10074933B2 (en) | 2012-03-30 | 2018-09-11 | Hitachi, Ltd. | For diagnostic ultrasound probe cable tensile strength by folding the sheild back and holding by two rings |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4764941A (en) * | 1987-05-22 | 1988-08-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital frame synchronizer |
| DE3926251A1 (de) * | 1989-08-09 | 1991-02-14 | Philips Patentverwaltung | Stopfentscheidungsschaltung |
-
1981
- 1981-06-25 JP JP9853681A patent/JPS57212842A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10074933B2 (en) | 2012-03-30 | 2018-09-11 | Hitachi, Ltd. | For diagnostic ultrasound probe cable tensile strength by folding the sheild back and holding by two rings |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57212842A (en) | 1982-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864250A (en) | Non-servo clock and data recovery circuit and method | |
| JPH07112183B2 (ja) | 同期デ−タ信号生成のために非同期デ−タ信号を同期化する方法及び装置 | |
| US4853781A (en) | Video format signal processing system | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| JPH0115182B2 (ja) | ||
| JPH07193562A (ja) | ビット同期回路 | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| US4053708A (en) | Asynchronous sample pulse generator | |
| US4841524A (en) | Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method | |
| JP3288192B2 (ja) | 同期クロック回路 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JP2872036B2 (ja) | 速度変換装置 | |
| JP3088377B2 (ja) | 伝送路位相変動吸収回路および方法 | |
| JP2715550B2 (ja) | 位相同期回路 | |
| JPH09247118A (ja) | ジッタ抑圧回路 | |
| JPH0583224A (ja) | スタツフ多重化装置 | |
| JP2522259B2 (ja) | デイジタル型位相同期方法 | |
| JPS63169845A (ja) | 外部タイミング方式 | |
| JP2507514B2 (ja) | ディジタル位相比較器 | |
| JPH05130064A (ja) | デスタツフ回路 | |
| JPH01188050A (ja) | タイミング方式 | |
| JPH04276935A (ja) | 非同期データ同期伝送装置 | |
| JPH01188049A (ja) | タイミング方式 |