JPH05130064A - デスタツフ回路 - Google Patents
デスタツフ回路Info
- Publication number
- JPH05130064A JPH05130064A JP8610491A JP8610491A JPH05130064A JP H05130064 A JPH05130064 A JP H05130064A JP 8610491 A JP8610491 A JP 8610491A JP 8610491 A JP8610491 A JP 8610491A JP H05130064 A JPH05130064 A JP H05130064A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- destuff
- circuit
- reception
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 デスタッフ処理によって発生するデスタッフ
ジッタを抑圧するとともに、連続的に発生するデスタッ
フ処理に対応できるようにする。 【構成】 メモリへのデータの書き込みタイミングを生
成する書き込みアドレス生成回路104 は、スタッフ情報
除去のため１回のスタッフで８クロック連続歯抜けを行
う。電圧制御発振器110 の制御信号を抽出する位相比較
器108 では、このクロック歯抜けを分散的に発生させる
歯抜け生成回路106 の出力を比較する。この歯抜け生成
回路106 は分散歯抜け密度制御回路105 の出力で制御さ
れる。分散歯抜け密度制御回路105 はデスタッフ制御信
号に基づいてデスタッフの発生頻度で分散歯抜け密度を
適応的に変化させる。例えば、単発のデスタッフ処理は
Ｍ／８フレームごとに、２連続のデスタッフ処理はＭ／
16フレームごとにクロックの分散歯抜けが発生するよう
に分散歯抜け密度量を制御する。
ジッタを抑圧するとともに、連続的に発生するデスタッ
フ処理に対応できるようにする。 【構成】 メモリへのデータの書き込みタイミングを生
成する書き込みアドレス生成回路104 は、スタッフ情報
除去のため１回のスタッフで８クロック連続歯抜けを行
う。電圧制御発振器110 の制御信号を抽出する位相比較
器108 では、このクロック歯抜けを分散的に発生させる
歯抜け生成回路106 の出力を比較する。この歯抜け生成
回路106 は分散歯抜け密度制御回路105 の出力で制御さ
れる。分散歯抜け密度制御回路105 はデスタッフ制御信
号に基づいてデスタッフの発生頻度で分散歯抜け密度を
適応的に変化させる。例えば、単発のデスタッフ処理は
Ｍ／８フレームごとに、２連続のデスタッフ処理はＭ／
16フレームごとにクロックの分散歯抜けが発生するよう
に分散歯抜け密度量を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、基幹伝送系、公衆網、
加入者系等の伝送系に用いられるディジタル伝送あるい
は交換システムにおけるスタッフ多重された信号のデス
タッフ回路に関する。
加入者系等の伝送系に用いられるディジタル伝送あるい
は交換システムにおけるスタッフ多重された信号のデス
タッフ回路に関する。
【０００２】
【従来の技術】ディジタル伝送系において、同期伝送を
行う方式としてスタッフ多重方式がある。例えば、ＳＯ
ＮＥＴ（ Synchronus Optical NETwork ）においては、
バイト単位のスタッフ多重により同期伝送を可能として
いる。
行う方式としてスタッフ多重方式がある。例えば、ＳＯ
ＮＥＴ（ Synchronus Optical NETwork ）においては、
バイト単位のスタッフ多重により同期伝送を可能として
いる。
【０００３】図２にこのスタッフ多重された信号をデス
タッフするための、デスタッフ回路構成を示す。この図
２において、符号201 は受信データ線に到来する受信デ
ータ、符号202 は受信クロック線に到来する受信クロッ
ク、符号203 はデスタッフ制御信号線に到来するデスタ
ッフ制御信号である。この受信クロック202 とデスタッ
フ制御信号203 は受信データ201 が書き込まれるバッフ
ァメモリ207 の書き込みアドレスを生成する書き込みア
ドレス生成回路204 に入力される。また、この書き込み
アドレス生成回路204 の出力は位相比較器208 に入力さ
れ、位相比較器208 の比較出力はローパスフィルタ209
に入力され、このローパスフィルタ209の出力は電圧制
御発振器210 に入力される。バッファメモリ207 の読み
出しクロックを発生する電圧制御発振器210 の出力はバ
ッファメモリ207 の読み出しアドレスを生成する読み出
しアドレス生成回路211 に入力される。読み出しアドレ
ス生成回路211 の出力はバッファメモリ207 に入力され
るとともに、位相比較器208 に入力される。そしてバッ
ファメモリ207 の格納データは出力データ線に出力デー
タ212 として読み出される。
タッフするための、デスタッフ回路構成を示す。この図
２において、符号201 は受信データ線に到来する受信デ
ータ、符号202 は受信クロック線に到来する受信クロッ
ク、符号203 はデスタッフ制御信号線に到来するデスタ
ッフ制御信号である。この受信クロック202 とデスタッ
フ制御信号203 は受信データ201 が書き込まれるバッフ
ァメモリ207 の書き込みアドレスを生成する書き込みア
ドレス生成回路204 に入力される。また、この書き込み
アドレス生成回路204 の出力は位相比較器208 に入力さ
れ、位相比較器208 の比較出力はローパスフィルタ209
に入力され、このローパスフィルタ209の出力は電圧制
御発振器210 に入力される。バッファメモリ207 の読み
出しクロックを発生する電圧制御発振器210 の出力はバ
ッファメモリ207 の読み出しアドレスを生成する読み出
しアドレス生成回路211 に入力される。読み出しアドレ
ス生成回路211 の出力はバッファメモリ207 に入力され
るとともに、位相比較器208 に入力される。そしてバッ
ファメモリ207 の格納データは出力データ線に出力デー
タ212 として読み出される。
【０００４】次にこの従来のデスタッフ回路の動作を説
明する。まず、ここで、受信データ201 と、受信クロッ
ク202 は周波数および位相が同期された信号であって、
デスタッフ制御信号203 は送信部でスタッフ多重時に受
信データ201 に挿入されたスタッフ情報を受信側で受信
すると“１”、スタッフがない場合には“０”となるも
のとする。また、スタッフ多重方式としては、一般に送
信にダミーデータを挿入してデータ信号を遅らせるポジ
ティブスタッフ（以下Ｐスタッフという。）と、送信デ
ータを早めるネガティブスタッフ（Ｎスタッフとい
う。）とがある。この説明では、バイト単位のＰスタッ
フ制御の例で説明する。
明する。まず、ここで、受信データ201 と、受信クロッ
ク202 は周波数および位相が同期された信号であって、
デスタッフ制御信号203 は送信部でスタッフ多重時に受
信データ201 に挿入されたスタッフ情報を受信側で受信
すると“１”、スタッフがない場合には“０”となるも
のとする。また、スタッフ多重方式としては、一般に送
信にダミーデータを挿入してデータ信号を遅らせるポジ
ティブスタッフ（以下Ｐスタッフという。）と、送信デ
ータを早めるネガティブスタッフ（Ｎスタッフとい
う。）とがある。この説明では、バイト単位のＰスタッ
フ制御の例で説明する。
【０００５】Ｐデスタッフ処理は送信側でのＰスタッフ
処理で挿入されたダミーデータを除く受信データ201 を
バッファメモリ207 に書き込み、受信データ201 に含ま
れる正確なクロック周波数でバッファメモリ207 を読み
出すことによって達成される。図２の動作では、デスタ
ッフ制御信号203 が“０”の場合、受信データ201 を書
き込み、一方、デスタッフ制御信号203 が“１”の場合
には、１回のＰスタッフで挿入された１バイトのダミー
データを削減するために受信クロック202 を８クロック
連続的に歯抜けさせ、ダミーデータのバッファメモリ20
7 への書き込みを禁止することによって達成される。
処理で挿入されたダミーデータを除く受信データ201 を
バッファメモリ207 に書き込み、受信データ201 に含ま
れる正確なクロック周波数でバッファメモリ207 を読み
出すことによって達成される。図２の動作では、デスタ
ッフ制御信号203 が“０”の場合、受信データ201 を書
き込み、一方、デスタッフ制御信号203 が“１”の場合
には、１回のＰスタッフで挿入された１バイトのダミー
データを削減するために受信クロック202 を８クロック
連続的に歯抜けさせ、ダミーデータのバッファメモリ20
7 への書き込みを禁止することによって達成される。
【０００６】電圧制御発振器210 は受信データ201 の正
確な周波数のクロック信号を発生するための発振器であ
る。読み出しアドレス生成回路211 は電圧制御発振器21
0 の出力クロック信号に基づき、バッファメモリ207 の
読み出しタイミングを生成する。位相比較器208はＰス
タッフ処理時の８クロック連続歯抜け成分が含まれる書
き込みアドレス生成回路204 の出力と読み出しアドレス
生成回路211 の出力との位相比較を行う。この位相比較
器208 の出力をローパスフィルタ209 で高域周波数成分
をカットした後、電圧制御発振器210 の発振周波数を制
御し、電圧制御発振器210 の発振周波数を受信データ20
1 の正確なデータの周波数にロックする。この制御によ
り、バッファメモリ207 への書き込み周波数と読み出し
周波数が等しくなるので、バイト単位のデスタッフ制御
信号203 がＮ連続で“１”となった場合でも、Ｎ×８個
のクロックを連続的に歯抜けすることによりデスタッフ
処理を行うことが可能である。
確な周波数のクロック信号を発生するための発振器であ
る。読み出しアドレス生成回路211 は電圧制御発振器21
0 の出力クロック信号に基づき、バッファメモリ207 の
読み出しタイミングを生成する。位相比較器208はＰス
タッフ処理時の８クロック連続歯抜け成分が含まれる書
き込みアドレス生成回路204 の出力と読み出しアドレス
生成回路211 の出力との位相比較を行う。この位相比較
器208 の出力をローパスフィルタ209 で高域周波数成分
をカットした後、電圧制御発振器210 の発振周波数を制
御し、電圧制御発振器210 の発振周波数を受信データ20
1 の正確なデータの周波数にロックする。この制御によ
り、バッファメモリ207 への書き込み周波数と読み出し
周波数が等しくなるので、バイト単位のデスタッフ制御
信号203 がＮ連続で“１”となった場合でも、Ｎ×８個
のクロックを連続的に歯抜けすることによりデスタッフ
処理を行うことが可能である。
【０００７】
【発明が解決しようとする課題】この図２に示されたバ
イト単位デスタッフ回路においては、スタッフによって
挿入されたダミーデータを削除するために、受信クロッ
ク202 に対して連続的歯抜けを発生させており、読み出
しクロックの周波数制御はこの連続歯抜けクロック信号
と電圧制御発振器210 出力の位相比較に基づいて行われ
るため、連続歯抜け時には電圧制御発振器210 の出力ク
ロックの周波数が大きく変動し、出力データ212 の時間
的変動量、すなわち、ジッタが急増する問題がある。
イト単位デスタッフ回路においては、スタッフによって
挿入されたダミーデータを削除するために、受信クロッ
ク202 に対して連続的歯抜けを発生させており、読み出
しクロックの周波数制御はこの連続歯抜けクロック信号
と電圧制御発振器210 出力の位相比較に基づいて行われ
るため、連続歯抜け時には電圧制御発振器210 の出力ク
ロックの周波数が大きく変動し、出力データ212 の時間
的変動量、すなわち、ジッタが急増する問題がある。
【０００８】本発明は、これらの問題点を解決するもの
で、バイトデスタッフ時においても出力データのジッタ
発生を抑圧し、さらに連続的に発生するデスタッフ処理
を可能とするデスタッフ回路を提供することを目的とす
る。
で、バイトデスタッフ時においても出力データのジッタ
発生を抑圧し、さらに連続的に発生するデスタッフ処理
を可能とするデスタッフ回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、バイト単位で
スタッフ多重された受信データを格納するメモリと、受
信データから抽出されたデスタッフ情報に基づき前記受
信データに同期するクロックの連続歯抜けを行って前記
メモリへの受信データの書き込み制御を行う手段と、位
相比較手段を含み、この位相比較手段で前記デスタッフ
情報によって歯抜けされた前記受信クロックと発振クロ
ックとの位相比較を行って受信クロックに同期する読み
出し用クロックを生成する読み出しクロック生成手段
と、この読み出しクロック生成手段の出力する読み出し
用クロックに基づいて前記メモリから受信データを読み
出す手段とを備えたデスタッフ回路において、前記デス
タッフ情報の発生頻度に応じて前記受信クロックの歯抜
けを分散して生成し上記読み出しクロック生成手段の位
相比較手段に与える分散クロック歯抜け生成手段を備え
たことを特徴とする。
スタッフ多重された受信データを格納するメモリと、受
信データから抽出されたデスタッフ情報に基づき前記受
信データに同期するクロックの連続歯抜けを行って前記
メモリへの受信データの書き込み制御を行う手段と、位
相比較手段を含み、この位相比較手段で前記デスタッフ
情報によって歯抜けされた前記受信クロックと発振クロ
ックとの位相比較を行って受信クロックに同期する読み
出し用クロックを生成する読み出しクロック生成手段
と、この読み出しクロック生成手段の出力する読み出し
用クロックに基づいて前記メモリから受信データを読み
出す手段とを備えたデスタッフ回路において、前記デス
タッフ情報の発生頻度に応じて前記受信クロックの歯抜
けを分散して生成し上記読み出しクロック生成手段の位
相比較手段に与える分散クロック歯抜け生成手段を備え
たことを特徴とする。
【００１０】また、分散クロック歯抜け生成手段は、デ
スタッフがｎ回連続して発生するときはＭをフレーム数
とするとき、Ｍ／（ｎ×８）フレームごとに１クロック
を抜くように分散クロック歯抜け生成を行うことが好ま
しい。
スタッフがｎ回連続して発生するときはＭをフレーム数
とするとき、Ｍ／（ｎ×８）フレームごとに１クロック
を抜くように分散クロック歯抜け生成を行うことが好ま
しい。
【００１１】
【作用】まず、デスタッフ情報があるときは、メモリへ
の書き込みクロックは、受信データと同期する受信クロ
ックから連続して８クロック連続して歯抜けを生じさせ
る。メモリからの読み出しクロックは、読み出しクロッ
ク生成回路の位相比較器に与える受信クロックを分散歯
抜けしたものとして与える。すなわち、デスタッフの発
生頻度に適応するような分散歯抜け密度によって、受信
クロックの分散歯抜けが発生するようにして、読み出し
クロック生成回路の位相比較器に与える。これにより、
デスタッフの発生頻度に適応するように分散されて歯抜
けされた受信クロックに同期するように読み出しクロッ
クを同期して発生させることができるため、ジッタを抑
圧することができ、また連続的なデスタッフにも適応す
ることができる。
の書き込みクロックは、受信データと同期する受信クロ
ックから連続して８クロック連続して歯抜けを生じさせ
る。メモリからの読み出しクロックは、読み出しクロッ
ク生成回路の位相比較器に与える受信クロックを分散歯
抜けしたものとして与える。すなわち、デスタッフの発
生頻度に適応するような分散歯抜け密度によって、受信
クロックの分散歯抜けが発生するようにして、読み出し
クロック生成回路の位相比較器に与える。これにより、
デスタッフの発生頻度に適応するように分散されて歯抜
けされた受信クロックに同期するように読み出しクロッ
クを同期して発生させることができるため、ジッタを抑
圧することができ、また連続的なデスタッフにも適応す
ることができる。
【００１２】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１３】図１は、本発明一実施例のスタッフ多重装
置におけるデスタッフ処理回路の構成を示す。同図にお
いて、本実施例は、バイト単位でスタッフ多重された受
信データ101 を格納するメモリとしてのバッファメモリ
107 と、受信データから抽出されたデスタッフ情報に基
づき前記受信データに同期するクロックの連続歯抜けを
行ってバッファメモリ107 への受信データの書き込み制
御を行う手段としての書き込みアドレス生成回路104
と、位相比較手段としての位相比較器108 を含み、この
位相比較器108 で前記デスタッフ情報によって歯抜けさ
れた前記受信クロックと発振クロックとの位相比較を行
って受信クロックに同期する読み出し用クロックを生成
する読み出しクロック生成手段としての位相比較器108
、ローパスフィルタ109 、電圧制御発振器110 と、こ
の電圧制御発振器110 の出力する読み出し用クロックに
基づいてバッファメモリ107 から受信データを読み出す
手段としての読み出しアドレス生成回路111 とを備えた
デスタッフ回路において、
置におけるデスタッフ処理回路の構成を示す。同図にお
いて、本実施例は、バイト単位でスタッフ多重された受
信データ101 を格納するメモリとしてのバッファメモリ
107 と、受信データから抽出されたデスタッフ情報に基
づき前記受信データに同期するクロックの連続歯抜けを
行ってバッファメモリ107 への受信データの書き込み制
御を行う手段としての書き込みアドレス生成回路104
と、位相比較手段としての位相比較器108 を含み、この
位相比較器108 で前記デスタッフ情報によって歯抜けさ
れた前記受信クロックと発振クロックとの位相比較を行
って受信クロックに同期する読み出し用クロックを生成
する読み出しクロック生成手段としての位相比較器108
、ローパスフィルタ109 、電圧制御発振器110 と、こ
の電圧制御発振器110 の出力する読み出し用クロックに
基づいてバッファメモリ107 から受信データを読み出す
手段としての読み出しアドレス生成回路111 とを備えた
デスタッフ回路において、
【００１４】本発明の特徴とするデスタッフ情報の発生
頻度に応じて受信クロック102 の歯抜けを分散して生成
し位相比較器108 に与える分散クロック歯抜け生成手段
として、デスタッフ制御信号103 が入力される歯抜け密
度制御回路105 とこの歯抜け密度制御回路105 の出力に
よって制御され、受信クロック102 の分散歯抜けを行う
歯抜け生成回路106 とを備えている。
頻度に応じて受信クロック102 の歯抜けを分散して生成
し位相比較器108 に与える分散クロック歯抜け生成手段
として、デスタッフ制御信号103 が入力される歯抜け密
度制御回路105 とこの歯抜け密度制御回路105 の出力に
よって制御され、受信クロック102 の分散歯抜けを行う
歯抜け生成回路106 とを備えている。
【００１５】ここで、受信データ101 と受信クロック10
2 は周波数および位相同期した信号であり、デスタッフ
制御信号103 は送信部でスタッフ時に受信データ101 に
挿入されたスタッフ情報を受信側で受信すると、
“１”、スタッフがない場合は“０”となるものとす
る。ここでは、バイト単位のＰスタッフ制御を例にとり
説明する。Ｐデスタッフ処理は送信側でのＰスタッフ処
理で挿入されたダミーデータを除く受信データ101 をバ
ッファメモリ107 に書き込み、受信データ101 に含まれ
る正確なクロック周波数でバッファメモリ107 に書き込
まれたデータを読み出すことにより達成される。
2 は周波数および位相同期した信号であり、デスタッフ
制御信号103 は送信部でスタッフ時に受信データ101 に
挿入されたスタッフ情報を受信側で受信すると、
“１”、スタッフがない場合は“０”となるものとす
る。ここでは、バイト単位のＰスタッフ制御を例にとり
説明する。Ｐデスタッフ処理は送信側でのＰスタッフ処
理で挿入されたダミーデータを除く受信データ101 をバ
ッファメモリ107 に書き込み、受信データ101 に含まれ
る正確なクロック周波数でバッファメモリ107 に書き込
まれたデータを読み出すことにより達成される。
【００１６】図１において、デスタッフ制御信号103 が
“０”の場合は、受信データ101 を書き込みアドレス生
成回路104 の出力に従って順次バッファメモリ107 に書
き込む。一方、デスタッフ制御信号103 が“１”の場合
には、１回のＰスタッフで挿入された１バイトのダミー
データを削除するために受信クロック102 を８クロック
連続的に歯抜けさせ、ダミーデータのバッファメモリ10
7 への書き込みを禁止することによりバッファメモリ10
7 へのスタッフ発生で受信データ101 に挿入されたダミ
ーデータを除くデータ信号の書き込みを行う。そして、
バッファメモリ107 からの読み出しクロックを生成する
ために、連続的に歯抜けがあるバッファメモリ107 の書
き込みクロックとは別に、分散歯抜け密度制御回路105
出力に基づいて歯抜け生成回路106 で生成される歯抜け
が分散化されたクロック信号を用いることによりデスタ
ッフされたデータを出力する。
“０”の場合は、受信データ101 を書き込みアドレス生
成回路104 の出力に従って順次バッファメモリ107 に書
き込む。一方、デスタッフ制御信号103 が“１”の場合
には、１回のＰスタッフで挿入された１バイトのダミー
データを削除するために受信クロック102 を８クロック
連続的に歯抜けさせ、ダミーデータのバッファメモリ10
7 への書き込みを禁止することによりバッファメモリ10
7 へのスタッフ発生で受信データ101 に挿入されたダミ
ーデータを除くデータ信号の書き込みを行う。そして、
バッファメモリ107 からの読み出しクロックを生成する
ために、連続的に歯抜けがあるバッファメモリ107 の書
き込みクロックとは別に、分散歯抜け密度制御回路105
出力に基づいて歯抜け生成回路106 で生成される歯抜け
が分散化されたクロック信号を用いることによりデスタ
ッフされたデータを出力する。
【００１７】さらにこの動作を詳しく説明する。デスタ
ッフ制御信号103 が“０”の場合には、受信データ101
を書き込みアドレス生成回路104 に従い、順次バッファ
メモリ107 に書き込む。一方デスタッフ制御信号103 が
“１”の場合には、１回のＰスタッフで挿入された１バ
イトのダミーデータを削除するために受信クロック102
を８クロック連続的に歯抜けさせ、ダミーデータのバッ
ファメモリ107 への書き込みを禁止する。一方、分散歯
抜け密度制御回路105 はデスタッフ制御信号および内部
状態に基づいて分散歯抜け密度を適合的に変換させ歯抜
け生成回路106の動作を制御する。
ッフ制御信号103 が“０”の場合には、受信データ101
を書き込みアドレス生成回路104 に従い、順次バッファ
メモリ107 に書き込む。一方デスタッフ制御信号103 が
“１”の場合には、１回のＰスタッフで挿入された１バ
イトのダミーデータを削除するために受信クロック102
を８クロック連続的に歯抜けさせ、ダミーデータのバッ
ファメモリ107 への書き込みを禁止する。一方、分散歯
抜け密度制御回路105 はデスタッフ制御信号および内部
状態に基づいて分散歯抜け密度を適合的に変換させ歯抜
け生成回路106の動作を制御する。
【００１８】分散歯抜け密度制御回路105 は、Ｎ回のデ
スタッフ制御信号103 に対してＭ／Ｎフレームごとに１
クロックの周期で受信クロック102 の分散歯抜け制御信
号を生成する。単発のＰデスタッフ処理は８個のクロッ
ク歯抜け制御信号を、Ｍフレーム内で８クロックが分散
して歯抜けされるように例えば等間隔に発生する。なお
クロック歯抜け制御信号の発生は等間隔ではなく別の分
散方式でもよい。２連続のＰデスタッフの処理では、16
個のクロック歯抜け制御信号をＭフレーム内で分散して
生成する。このように、分散歯抜け密度制御回路105
は、書き込みアドレス生成回路で、８クロック連続して
クロック歯抜けを生じさせるのに対して、この歯抜けを
連続ではなく分散して発生させるようなクロック歯抜け
制御信号を生成する。歯抜け生成回路106 は分散歯抜け
密度制御回路105 の制御信号に基づき、受信クロック信
号102 の分散歯抜けを行う。
スタッフ制御信号103 に対してＭ／Ｎフレームごとに１
クロックの周期で受信クロック102 の分散歯抜け制御信
号を生成する。単発のＰデスタッフ処理は８個のクロッ
ク歯抜け制御信号を、Ｍフレーム内で８クロックが分散
して歯抜けされるように例えば等間隔に発生する。なお
クロック歯抜け制御信号の発生は等間隔ではなく別の分
散方式でもよい。２連続のＰデスタッフの処理では、16
個のクロック歯抜け制御信号をＭフレーム内で分散して
生成する。このように、分散歯抜け密度制御回路105
は、書き込みアドレス生成回路で、８クロック連続して
クロック歯抜けを生じさせるのに対して、この歯抜けを
連続ではなく分散して発生させるようなクロック歯抜け
制御信号を生成する。歯抜け生成回路106 は分散歯抜け
密度制御回路105 の制御信号に基づき、受信クロック信
号102 の分散歯抜けを行う。
【００１９】位相比較器108 は、歯抜け生成回路106 の
分散歯抜けがされたクロック信号出力と、読み出しアド
レス生成回路111 の出力との位相比較を行い、電圧制御
発振器110 の出力を受信データ101 の正確な周波数にロ
ックさせる。読み出しアドレス生成回路111 は、電圧制
御発振器110 の出力に基づきバッファメモリ107 の読み
出しタイミングを生成し、バッファメモリ107 からデー
タを読み出して出力データ112 とする。分散歯抜け密度
制御回路105 の分散歯抜けの分散周期Ｍは、スタッフ
率、バッファサイズ、ジッタ抑圧量によって決定され
る。
分散歯抜けがされたクロック信号出力と、読み出しアド
レス生成回路111 の出力との位相比較を行い、電圧制御
発振器110 の出力を受信データ101 の正確な周波数にロ
ックさせる。読み出しアドレス生成回路111 は、電圧制
御発振器110 の出力に基づきバッファメモリ107 の読み
出しタイミングを生成し、バッファメモリ107 からデー
タを読み出して出力データ112 とする。分散歯抜け密度
制御回路105 の分散歯抜けの分散周期Ｍは、スタッフ
率、バッファサイズ、ジッタ抑圧量によって決定され
る。
【００２０】以上のように、位相比較器108 で用いる位
相比較用クロックを分散的に歯抜けさせたクロック信号
を用いることにより、バイト単位のデスタッフ処理によ
るジッタ発生量を抑圧することが可能となる。さらに、
連続的デスタッフ処理要求は分散歯抜け密度を制御する
ことにより、連続的デスタッフ処理にも対応可能とな
る。
相比較用クロックを分散的に歯抜けさせたクロック信号
を用いることにより、バイト単位のデスタッフ処理によ
るジッタ発生量を抑圧することが可能となる。さらに、
連続的デスタッフ処理要求は分散歯抜け密度を制御する
ことにより、連続的デスタッフ処理にも対応可能とな
る。
【００２１】
【発明の効果】上述のように、本発明によれば、簡単な
回路構成で、バイト単位のデスタッフ処理によって発生
するジッタ量を抑圧することが可能となり、さらに、連
続発生するデスタッフ処理にも対応可能なデスタッフ回
路を提供できる。
回路構成で、バイト単位のデスタッフ処理によって発生
するジッタ量を抑圧することが可能となり、さらに、連
続発生するデスタッフ処理にも対応可能なデスタッフ回
路を提供できる。
【００２２】また、分散歯抜け周期を十分大きくしてお
くことにより、スタッフ率が小さい場合には緩やかな歯
抜け周期となるので、バイトデスタッフで発生するジッ
タ発生量を著しく低減することが可能となり、スタッフ
率が高い場合でも歯抜け密度が適応的に制御されるので
良好な引き込み特性を満たすことができる。
くことにより、スタッフ率が小さい場合には緩やかな歯
抜け周期となるので、バイトデスタッフで発生するジッ
タ発生量を著しく低減することが可能となり、スタッフ
率が高い場合でも歯抜け密度が適応的に制御されるので
良好な引き込み特性を満たすことができる。
図１ 本発明一実施例のデスタッフ回路の構成図。 図２ 従来例のデスタッフ回路の構成図。
101 、201 受信データ 102 、202 受信クロック 103 、203 デスタッフ制御信号 104 、204 書き込みアドレス生成回路 105 分散歯抜け密度制御回路 106 歯抜け生成回路 107 、207 バッファメモリ 108 、208 位相比較器 109 、209 ローパスフィルタ 110 、210 電圧制御発振器 111 、211 読み出しアドレス生成回路 112 、212 出力データ
Claims (2)
- 【請求項１】 バイト単位でスタッフ多重された受信デ
ータを格納するメモリと、 受信データから抽出されたデスタッフ情報に基づき前記
受信データに同期するクロックの連続歯抜けを行って前
記メモリへの受信データの書き込み制御を行う手段と、 位相比較手段を含み、この位相比較手段で前記デスタッ
フ情報によって歯抜けされた前記受信クロックと発振ク
ロックとの位相比較を行って受信クロックに同期する読
み出し用クロックを生成する読み出しクロック生成手段
と、 この読み出しクロック生成手段の出力する読み出し用ク
ロックに基づいて前記メモリから受信データを読み出す
手段とを備えたデスタッフ回路において、 前記デスタッフ情報の発生頻度に応じて前記受信クロッ
クの歯抜けを分散して生成し上記読み出しクロック生成
手段の位相比較手段に与える分散クロック歯抜け生成手
段を備えたことを特徴とするデスタッフ回路。 - 【請求項２】 分散クロック歯抜け生成手段は、デスタ
ッフがｎ回連続して発生するときはＭ／（ｎ×８）フレ
ームごとに１クロックを抜くように分散クロック歯抜け
生成を行う請求項１記載のデスタッフ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8610491A JPH05130064A (ja) | 1991-03-25 | 1991-03-25 | デスタツフ回路 |
| EP92301038A EP0500243B1 (en) | 1991-02-08 | 1992-02-07 | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data |
| DE69228775T DE69228775T2 (de) | 1991-02-08 | 1992-02-07 | Verteilte Bit für Bit Entstopfungsschaltung für bytegestopfte Mehrfachrahmendaten |
| US07/832,893 US5357514A (en) | 1991-02-08 | 1992-02-10 | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data |
| AU10882/92A AU641847B2 (en) | 1991-02-08 | 1992-02-10 | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8610491A JPH05130064A (ja) | 1991-03-25 | 1991-03-25 | デスタツフ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05130064A true JPH05130064A (ja) | 1993-05-25 |
Family
ID=13877400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8610491A Pending JPH05130064A (ja) | 1991-02-08 | 1991-03-25 | デスタツフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05130064A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175930A (ja) * | 1991-12-20 | 1993-07-13 | Nec Corp | デスタッフ回路 |
| WO2008149407A1 (ja) * | 2007-06-08 | 2008-12-11 | Fujitsu Limited | ジッタ制御装置 |
| WO2009001437A1 (ja) * | 2007-06-26 | 2008-12-31 | Fujitsu Limited | 光インタフェース方法及びその装置 |
-
1991
- 1991-03-25 JP JP8610491A patent/JPH05130064A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175930A (ja) * | 1991-12-20 | 1993-07-13 | Nec Corp | デスタッフ回路 |
| JP2870273B2 (ja) * | 1991-12-20 | 1999-03-17 | 日本電気株式会社 | デスタッフ回路 |
| WO2008149407A1 (ja) * | 2007-06-08 | 2008-12-11 | Fujitsu Limited | ジッタ制御装置 |
| JP4733766B2 (ja) * | 2007-06-08 | 2011-07-27 | 富士通株式会社 | ジッタ制御装置 |
| US8488622B2 (en) | 2007-06-08 | 2013-07-16 | Fujitsu Limited | Jitter control apparatus |
| WO2009001437A1 (ja) * | 2007-06-26 | 2008-12-31 | Fujitsu Limited | 光インタフェース方法及びその装置 |
| JPWO2009001437A1 (ja) * | 2007-06-26 | 2010-08-26 | 富士通株式会社 | 光インタフェース方法及びその装置 |
| JP4560133B2 (ja) * | 2007-06-26 | 2010-10-13 | 富士通株式会社 | 光インタフェース方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928275A (en) | Synchronization of asynchronous data signals | |
| KR920000165B1 (ko) | 디지탈 프레임 동기 장치 | |
| US5619506A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| US5680422A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| RU97120125A (ru) | Устройство восстановления синхронизации для синхронной цифровой иерархической системы передачи данных | |
| JPH05130064A (ja) | デスタツフ回路 | |
| JP2865115B2 (ja) | デスタッフ回路 | |
| JP3044853B2 (ja) | デスタッフ回路 | |
| JPH03129934A (ja) | ビツトレートの整合回路装置 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| JP2004080556A (ja) | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム | |
| GB2279522A (en) | Pointer jitter suppression in a desynchronizer | |
| JPH0744510B2 (ja) | デスタッフ回路 | |
| JP2870273B2 (ja) | デスタッフ回路 | |
| JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
| JPH04257133A (ja) | デスタッフ回路 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| JPS619059A (ja) | 再生中継装置 | |
| JPH0115182B2 (ja) | ||
| JP3949595B2 (ja) | ジッタ抑圧回路 | |
| JPH0723015A (ja) | デスタッフ回路 | |
| JPH04276935A (ja) | 非同期データ同期伝送装置 | |
| JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
| Owen et al. | Synchronous Digital Hierarchy statistical simulation of pointer activity | |
| JPH09247118A (ja) | ジッタ抑圧回路 |