JPH04276935A - 非同期データ同期伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、非同期で送られてく
る通信データを同期タイプの伝送回線に伝送する非同期
データ同期伝送装置に関するものである。

【０００２】

【従来の技術】図６は、例えば、産業図書（株）発行、
福島俊雄氏編、新・データ伝送システム、初版第２刷，
１７５頁，図８，６に示されている従来の非同期データ
同期伝送装置の原理的な構成を示すブロック図である。 図において、１は図示を省略したデータ端末からの非同
期の通信データが入力されるデータ入力端子であり、２
はこのデータ入力端子１に入力された通信データより再
生クロックを再生させるクロック再生回路である。

【０００３】３はクロック再生回路２にて再生された再
生クロックを書き込みクロックとして、データ入力端子
１に入力された通信データが書き込まれるエラスティッ
クバッファで、例えばファーストイン・ファーストアウ
ト（以下、ＦＩＦＯという）形式のメモリにて構成され
ている。

【０００４】４はこのエラスティックバッファ３に蓄積
された通信データを読み出すための、読み出しクロック
として作用する基準クロックを生成する基準クロック発
生回路であり、５はそのエラスティックバッファ３より
読み出された通信データを、図示を省略した同期タイプ
の伝送回線に送出するデータ出力端子である。

【０００５】次に動作について説明する。データ端末か
ら送信される通信データは、データ端末内部のクロック
に従った一定の周期でデータ入力端子１に非同期的に入
力される。入力端子１に入力された通信データはエラス
ティックバッファ３に供給されるとともに、クロック再
生回路２にも入力される。

【０００６】ここで、このエラスティックバッファ３へ
のデータの書き込みは、入力される非同期の通信データ
を確実にサンプリングするために、クロック再生回路２
において当該通信データより再生された再生クロックを
書き込みクロックとして行われる。

【０００７】クロック再生回路２はこの再生クロックを
、例えば非同期で入力される通信データのデータビット
列のレベル変換点に基づいて再生する。

【０００８】つまり、データ端末から出力される非同期
の通信データのデータ速度が、例えはＬｂｐｓ　である
とすると、入力される通信データのレベル変換点、つま
りデータビットの区切りは１／Ｌ秒毎に存在することは
明らかである。

【０００９】入力された通信データを正確にサンプリン
グするためには、そのデータビットの中央時点にサンプ
リングタイミングがあればよいこととなり、データビッ
ト列のレベル変換点即ちデータビットの区切りから（１
／Ｌ）×（１／２）秒時点にサンプリングクロックつま
りエラスティックバッファ３への書き込みクロックとし
ての再生クロックが存在すればよいことがわかる。

【００１０】クロック再生回路２は以上述べたような、
入力される非同期の通信データのレベル変換点がいつ発
生したかを検出し、その時点から（１／Ｌ）×（１／２
）秒後にサンプリング用の再生クロックが出力されるよ
うに動作する。これにより、入力端子１より入力される
非同期の通信データは確実にエラスティックバッファ３
に取込まれる。

【００１１】一方、エラスティックバッファ３から出力
端子５に接続された同期タイプの伝送回線へデータを出
力する場合には、伝送回線側のクロックと周波数位相同
期した読み出しクロックに従ってデータを取出さないと
、伝送回線上へ正しくデータを乗せることができない。

【００１２】従って、エラスティックバッファ３へは、
基準クロック発生回路４から出力される基準クロックを
読み出しクロックとして供給し、これに従って蓄積され
ている通信データを取り出すことにより、基準クロック
に同期した同期化通信データを得るように動作する。

【００１３】なお、この基準クロック発生回路４は、伝
送回線側からのクロック信号に従属して動作する場合と
、内部の水晶発振器等に基づいて動作し、伝送回線側と
は独立に動作する場合の２通りがある。

【００１４】入力端子１に入力された非同期の通信デー
タは、前述のようにして同期化され、同期化通信データ
として出力端子５より出力されるわけであるが、エラス
ティックバッファ３がＦＩＦＯ形式のメモリにて構成さ
れるため、再生クロックに含まれる位相ジッタ成分が取
り除かれることとなる。

【００１５】一方、データ端末側のクロック周波数と基
準クロックの周波数とはほぼ等しいといっても全く同一
ではない。そのため、長時間監視するとエラスティック
バッファ３へ書き込まれる非同期の通信データのビット
数と、読み出される同期化通信データのビット数とは、
いずれか一方が他方より多くなる（又は少なくなる）と
いう現象が発生し、やがてエラスティックバッファ３に
アンダーフローまたはオーバーフローが発生してスリッ
プが発生してしまう。

【００１６】このスリップという現象はエラスティック
バッファ３への入力と出力とでその周波数が完全に同一
でない限り防ぎようがなく、いかにそのスリップ発生間
隔を長く保つかが重要なポイントとなる。

【００１７】その１つの解決手段として、データ端末側
と伝送回線側の周波数差を極力低減させるために、基準
クロック発生回路４として高安定原子発振器を使うとい
う方法がある。また、エラスティックバッファ３の容量
を大きくして、アンダーフロー／オーバーフロー発生ま
での時間を長く設定するという方法もある。

【００１８】一般には、これら一方又は両方の組合わせ
にて所望のスリップ発生間隔を設定して動作させる。

【００１９】また、このような同期化伝送は、多点サン
プリングを用いた別の手法によっても実現可能である。 図７はそのような非同期データ同期伝送装置の同期化手
法を示すタイミング図である。

【００２０】データ端末から送出された非同期の通信デ
ータを、伝送回線に当該伝送回線の基準クロックに同期
化させて出力する場合、図７（ｂ）に示す非同期の通信
データを同図（ａ）に示す基準クロックで多点サンプリ
ングし、同図（ｃ）に示す標本化出力を得てそれを伝送
回線に送出する。この標本化出力は受信側において同図
（ｄ）に示す同期化出力データに再生される。

【００２１】この場合、サンプリングに用いられる基準
クロックの周波数は、例えば、非同期の通信データの伝
送ビットレートが１２００ｂｐｓ　のときには４８００
Ｈｚが用いられ、伝送回線上では４８００ｂｐｓ　の同
期データとして扱われる。

【００２２】このように、多点サンプリングという手法
によって、受信側で得られる同期化出力データの位相歪
は比較的低く抑えることが可能となる。

【００２３】なお、このような従来の非同期データ同期
伝送装置、同期化方式に関連した技術が記載されている
文献としては、例えば「新・データ伝送システム」（編
　　福島俊雄　　発行　　産業図書）などがある。

【００２４】

【発明が解決しようとする課題】従来の非同期データ同
期伝送装置は以上のように構成されているので、ＦＩＦ
Ｏ形式のメモリを用いる構成を採った場合、基準クロッ
ク発生回路４に極めて高価な高安定発振器を用いる必要
があり、また、基準クロック発生回路４に比較的安価な
発振器を用いた場合、エラスティックバッファ３の容量
を大きなものとしなければならず、伝送遅延が増大する
といった問題点があり、多点サンプリングの手法を採用
した場合には、回路構成は簡単にはなるが、伝送効率が
例えば１／４に低下するという問題点があった。

【００２５】請求項１および２に記載の発明は上記のよ
うな問題点を解消するためになされたもので、伝送効率
を低下させることなく、安価な発振器を用つつ大幅なデ
ータスリップが発生しにくい非同期データ同期伝送装置
を得ることを目的とする。

【００２６】

【課題を解決するための手段】請求項１に記載の発明に
係る非同期データ同期伝送装置は、同期データ出力クロ
ックより基準データを発生する基準データ発生器と、通
信データがＦＩＦＯ形式で格納される第１のバッファと
は別に用意されて、当該基準データが再生クロックに従
って書き込まれ、同期データ出力クロックに従って読み
出されるＦＩＦＯ形式の第２のバッファと、第２のバッ
ファより読み出された比較データに基づいて書き込みと
読み出しの速度差を検出する速度差検出器と、速度差検
出器の出力信号に従って第１のバッファの読み出しクロ
ックを制御する読み出し制御器とを備えたものである。

【００２７】また、請求項２に記載の発明に係る非同期
データ同期伝送装置は、同期データ出力クロックより基
準データを発生する基準データ発生器と、通信データが
ＦＩＦＯ形式で格納される第１のバッファとは別に用意
されて、当該基準データが再生クロックに従って書き込
まれ、同期データ出力クロックに従って読み出されるＦ
ＩＦＯ形式の第２のバッファと、第２のバッファより読
み出された比較データに基づいて書込みと読み出しの速
度差を検出し、クロック再生器にて再生される再生クロ
ックを制御する速度差検出器とを備えたものである。

【００２８】

【作用】請求項１に記載の発明における速度差検出器は
、同期データ出力クロックより生成された基準データを
再生クロックに従って第２のバッファに書き込み、それ
を同期データ出力クロックに従って読み出すことによっ
て、書き込みと読み出しの速度差を検出し、読み出し制
御器はこの速度差検出器の出力する検出信号に従って、
第１のバッファの読み出しクロックを制御することによ
り、大幅なデータスリップが発生しにくく、伝送効率の
低下もない非同期データ同期伝送装置を実現する。

【００２９】また、請求項２に記載の発明における速度
差検出器は、同期データ出力クロックより生成された基
準データを再生クロックに従って第２のバッファに書き
込み、それを同期データ出力クロックに従って読み出す
ことによって、書き込みと読み出しの速度差の検出を行
い、それに基づいてクロック再生器にて再生される再生
クロックを制御することにより、大幅なデータスリップ
が発生しにくく、伝送効率の低下もない非同期データ同
期伝送装置を実現する。

【００３０】

【実施例】実施例１． 以下、この発明の実施例を図について説明する。図１は
請求項１に記載の発明の一実施例を示すブロック図であ
る。

【００３１】図において、６は図示を省略したデータ端
末よりデータ入力端子１に非同期で入力された通信デー
タより、当該通信データをサンプリングするための再生
クロックを再生するクロック再生器であり、７はこのク
ロック再生回路６に与える基準クロックを生成する基準
クロック発生器である。

【００３２】８はクロック再生器６の再生した再生クロ
ックによってサンプリングされた前記通信データを蓄積
する、ＦＩＦＯ形式のメモリによる第１のバッファであ
る。

【００３３】９は出力端子５より出力される同期データ
用の同期データ出力クロックが入力されるクロック入力
端子であり、１０はこのクロック入力端子９に入力され
た同期データ出力クロックより基準データを生成する基
準データ発生器である。

【００３４】１１はこの基準データ発生器１０にて生成
された基準データが前記再生クロックに従って書き込ま
れ、同期データ出力クロックに基づく読み出しクロック
に従って読み出される、ＦＩＦＯ形式のメモリによる第
２のバッファである。

【００３５】１２は第２のバッファ１１より読み出され
た比較データに基づいて、書き込みと読み出しの速度差
を検出する速度差検出器であり、１３はこの速度差検出
器１２より出力される進み信号および遅れ信号に基づい
て、第１のバッファ８の読み出しクロックを制御する読
み出し制御器である。

【００３６】次に動作について説明する。ここで、図２
は書き込み速度が読み出し速度より早い場合の動作を説
明するためのタイミング図であり、図３は読み出し速度
が書き込み速度より早い場合の動作を説明するためのタ
イミング図である。

【００３７】図２および図３において、（ａ）は同期デ
ータ出力クロック、（ｂ）は非同期通信データ、（ｃ）
は再生クロック、（ｄ）は基準データ、（ｅ）は速度差
検出器１２より第２のバッファ１１に与えられる読み出
しクロック、（ｆ）は比較データ、（ｇ）は進み信号、
（ｈ）は遅れ信号、（ｉ）は読み出し制御器１３が第１
のバッファ８に与える読み出しクロック、（ｊ）は第１
のバッファ８より読み出される読み出しデータである。

【００３８】図示を省略したデータ端末よりデータ入力
端子１に入力された非同期の通信データは、第１のバッ
ファ８に入力されるとともに、クロック再生器６にも入
力されて、当該データをサンプリングするための再生ク
ロックが再生される。ここで、非同期の通信データの伝
送ビットレートをＡｂｐｓ　とすると、基準クロック発
生器７で生成される基準クロックの周波数は１６×Ａ　
Ｈｚとなる。

【００３９】クロック再生器６は入力された通信データ
の変化点を検出し、基準クロック発生器７からの基準ク
ロックの８カウント目に再生クロックを出力する。また
、変化点が無い場合には、以前出力した再生クロックか
ら１６カウント目に再生クロックを出力する。

【００４０】また、クロック入力端子９に入力された同
期データ出力クロックをもとに、基準データ発生器１０
にて基準データを生成し、それをクロック再生器６から
再生クロックにて第２のバッファ１１に書き込む、本実
施例では基準データは基準クロックの４倍の交番信号と
した。

【００４１】第１のバッファ８と第２のバッファ２は、
１１はクロック入力端子９に入力される同期データ出力
クロックを基本とする読み出しクロックにて読み出され
、同期化が行なわれる。

【００４２】ここで、同期データ出力クロックをＢｂｐ
ｓ　とした時、それが非同期の通信データのビットレー
トＡｂｐｓ　より小さくなった場合の動作を図２にて説
明する。 まず、同図（ｂ）に示す非同期の通信データが、同図（
ｃ）の再生クロックの“６”〜“９”間で早くなったと
する。これにより同図（ｄ）に示す基準データの書き込
みがｂ点で１回余分に行なわれる。

【００４３】従って、第２のバッファ１１より図２（ｅ
）に示す読み出しクロックによって読み出された同図（
ｆ）の比較データは、ａ点において、本来点線の波形と
なる所が、実線のように変更される。

【００４４】速度検出器１２は、図２（ｆ）に示す、そ
の比較データを監視することによって、本来、同図（ｅ
）の読み出しクロックの２クロックごとに交番するはず
の比較データが、２クロック以上連続するのを検出する
と、同図（ｇ）の進み信号にダミーパルスを出力する。

【００４５】このダミーパルスは読み出し制御器１３に
入力され、読み出し制御器１３は、図２（ｉ）に示す第
１のバッファ８への読み出しクロックにダミークロック
を挿入する。これをｃ点に示す。この処理により、ｃ点
にて同期データが１ビットスリップするが、図２に示す
Ｔｓｅｃ　の間における第１のバッファ８への書き込み
数と読み出し数を一致させることができる。

【００４６】次に、同期データ出力クロックのビットレ
ートＢが非同期の通信データのビットレートＡより大き
くなった場合の動作を図３にて説明する。まず、同図（
ｂ）に示す非同期の通信データが、同図（ｃ）の再生ク
ロックの“５”〜“８”間で遅くなったとする。これに
より同図（ｄ）に示す基準データの書き込みがｄ点で１
回少なくなる。

【００４７】従って、第２のバッファ１１より図３（ｅ
）に示す読み出しクロックによって読み出された同図（
ｆ）の比較データは、ｅ点において、本来点線の波形と
なる所が、実線のように変更される。

【００４８】速度検出器１２は、図３（ｆ）に示すその
比較データを監視することによって、本来、同図（ｅ）
の読み出しクロックの２クロックごとに交番するはずの
比較データが、２クロック以下で変化するのを検出する
と、同図（ｈ）の遅れ信号に、読み出し中止の信号を出
力する。

【００４９】この読み出し中止の信号は読み出し制御器
１３に入力され、読み出し制御器１３は、図３（ｉ）に
示す第１のバッファ８への読み出しクロックのｆ点のパ
ルスの送出を１回中止する。この処理により図３に示す
Ｔｓｅｃ　の間における、第１のバッファ８への書き込
み数と読み出し数を一致させることができる。

【００５０】実施例２． なお、上記実施例では、基準データを同期データ出力ク
ロックの４倍の交番信号としたものを示したが、これは
第１のバッファ８および第２のバッファ１１の容量によ
って可変するようにしてもよい。

【００５１】実施例３． また、さらに他の実施例を図４に示す。この実施例は、
速度差検出器１２と読み出し制御器１３との間に連続デ
ータ検出器１４を配置して、速度差検出器１２からの進
み信号および遅れ信号による１ビットスリップの位置を
制御し、実際の通信データに影響を与えないように配慮
したものであり、図４では相当部分に図１と同一の符号
を付して重複説明をさけている。

【００５２】次に動作について説明する。一般的に、非
同期による通信データの伝送では、調歩同期式伝送が主
流である。調歩同期式の伝送では有効データを伝送しな
い場合、伝送ラインをオール１（マーク状態）にしてお
き、有効データを伝送する時のみ、まず先頭に１ビット
スタートビットを挿入し、その後連続してデータを伝送
し、伝送後は再びオール１のデータにするという伝送方
式をとっている。

【００５３】そこで、この連続データ検出器１４は第１
のバッファ８の読み出しデータにオール１がｎビット連
続することを検出すると、速度差検出器１２からの進み
信号および遅れ信号を、その連続データの発生している
無効位置において読み出し制御器１３に送るように制御
している。

【００５４】これにより、図２および図３における１ビ
ットスリップ点を無効データ上にもってくることができ
、有効データの伝送に影響を与えないようにすることが
可能となる。

【００５５】実施例４． 図５は請求項２に記載の発明の一実施例を示すブロック
図で、図１と同一の部分には同一符号を付して説明の重
複をさけている。

【００５６】この場合、速度差検出器１２の出力する進
み信号と遅れ信号とはクロック再生器６に送られて、第
１のバッファ８および第２のバッファ１１の書き込みク
ロックとして作用する再生クロックを制御している。従
って、この実施例では読み出し制御器１３を備えておら
ず、第１のバッファ８の読み出しは一定速度で行われる
。

【００５７】その動作は基本的には図１に示した実施例
と同様であるが、速度差検出器１２は出力する進み信号
に書き込み中止の信号を出力して、クロック再生器６に
よる再生クロックの生成を１パルス停止する。一方、遅
れ信号にはダミーパルスを出力して、クロック再生器６
の生成する再生クロックにダミークロックを１パルス挿
入する。

【００５８】これによって、書き込み速度が早い場合、
遅い場合のいずれにおいても、所定期間における第１の
バッファ８の書き込み数と読み出し数を一致させること
ができる。

【００５９】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、同期データ出力クロックより発生した基準デー
タを、第２のバッファに再生クロックに従って書き込み
、それを同期データ出力クロックに従って読み出すこと
によって、書き込みと読み出しの速度差の検出を行い、
それに基づいて第１のバッファの読み出しクロックを制
御するように構成したので、本来のデータ速度のまま伝
送が行えてその伝送効率が低下することはなく、また、
安価な発振器を用つつ非同期データと同期データの速度
差を適応的に制御して、第１のバッファ用のＦＩＦＯ形
式のメモリに比較的小容量のものを用いても、そのアン
ダーフロー、オーバーフローによる大幅なデータのスリ
ップが発生しにくく非同期データ同期伝送装置が得られ
る効果がある。

【００６０】また、請求項２に記載の発明によれば、同
期データ出力クロックより発生した基準データを、第２
のバッファに再生クロックに従って書き込み、それを同
期データ出力クロックに従って読み出すことによって、
書き込みと読み出しの速度差の検出を行い、それに基づ
いてクロック再生器にて再生される再生クロックを制御
するように構成したので、本来のデータ速度のまま伝送
が行えてその伝送効率が低下することはなく、また、安
価な発振器を用つつ非同期データと同期データの速度差
を適応的に制御して、第１のバッファ用のＦＩＦＯ形式
のメモリに比較的小容量のものを用いても、そのアンダ
ーフロー、オーバーフローによる大幅なデータのスリッ
プが発生しにくい非同期データ同期伝送装置が得られる
効果がある。

【図面の簡単な説明】

【図１】請求項１に記載の発明の一実施例による非同期
データ同期伝送装置を示すブロック図である。

【図２】書き込み速度が読み出し速度より早い場合の、
上記実施例の動作を説明するためのタイミング図である
。

【図３】読み出し速度が書き込み速度より早い場合の、
上記実施例の動作を説明するためのタイミング図である
。

【図４】請求項１に記載の発明の他の実施例を示すブロ
ック図である。

【図５】請求項２に記載の発明の一実施例を示すブロッ
ク図である。

【図６】ＦＩＦＯ形式のメモリを用いた従来の非同期デ
ータ同期伝送装置の原理的な構成を示すブロック図であ
る。

【図７】多点サンプリングによる従来の非同期データ同
期伝送装置の同期化手法を示すタイミング図である。

【符号の説明】

６　　クロック再生器 ８　　第１のバッファ １０　　基準データ発生器 １１　　第２のバッファ １２　　速度差検出器 １３　　読み出し制御器

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　データ端末より非同期で出力される通
   信データより、当該通信データをサンプリングするため
   の再生クロックを再生するクロック再生器と、この再生
   クロックにてサンプリングされた前記通信データを蓄積
   する、ファーストイン・ファーストアウト形式の第１の
   バッファと、前記第１のバッファに蓄積された通信デー
   タを同期化するための同期データ出力クロックより基準
   データを発生する基準データ発生器と、前記基準データ
   が前記再生クロックに従って書き込まれ、前記同期デー
   タ出力クロックに従って読み出されるファーストイン・
   ファーストアウト形式の第２のバッファと、前記第２の
   バッファより読み出された比較データに基づいて書き込
   みと読み出しの速度差を検出する速度差検出器と、前記
   速度差検出器より出力される信号によって、前記第１の
   バッファの読み出しクロックを制御する読み出し制御器
   とを備えた非同期データ同期伝送装置。
2. 【請求項２】　　データ端末より非同期で出力される通
   信データより、当該通信データをサンプリングするため
   の再生クロックを再生するクロック再生器と、この再生
   クロックにてサンプリングされた前記通信データを蓄積
   する、ファーストイン・ファーストアウト形式の第１の
   バッファと、前記第１のバッファに蓄積された通信デー
   タを同期化するための同期データ出力クロックより基準
   データを発生する基準データ発生器と、前記基準データ
   が前記再生クロックに従って書き込まれ、前記同期デー
   タ出力クロックに従って読み出されるファーストイン・
   ファーストアウト形式の第２のバッファと、前記第２の
   バッファより読み出された比較データに基づいて書き込
   みと読み出しの速度差を検出し、前記クロック再生器の
   再生する再生クロックを制御する速度差検出器とを備え
   た非同期データ同期伝送装置。