JP2621897B2 - 非同期データ伝送用送信バッファ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、非同期デイジタルデータを、デイジタル
伝送路を経由して伝送するデータ伝送装置に関するもの
である。

〔従来の技術〕

第５図はたとえば、産業図書株式会社発行、副島俊雄
氏編の「新・データ伝送システム」初版第２刷175頁図
8,6に示された従来の非同期データ伝送用送信バッファ
回路を示すブロック図であり、互いに周波数が接近した
非同期信号の同期化原理をわかり易く示したものであ
り、図において、１は基準クロックであり、内部基準ク
ロック源７から出力され、エラステイックバッファ５に
入力される。

また、２は非同期送信データであり、エラステイック
バッファ５とクロック再生回路６に入力される。８はこ
のクロック再生回路６から出力される再生クロックであ
り、エラステイックバッファ５に送られる。９はエラス
テイックバッファ５から出力される同期化送信データで
ある。

第６図は同図98頁図4,47に示された従来の非同期デー
タの同期化方式の一例を説明するためのタイムチャート
であり、第６図（ａ）の１は基準クロック，第６図
（ｂ）の２は非同期送信データ，第６図（ｃ）の３は標
本化出力，第６図（ｄ）の４は同期化出力データであ
り、これらのうち、基準クロック1,非同期送信データ２
は第５図のものと同じである。

次に動作について説明する。データ端末（図示せず）
から出力される第６図（ｂ）の非同期送信データ２は、
伝送回路にその情報を伝送回線側の第６図（ａ）に示す
基準クロック１に同期化して送出するために、基準クロ
ック１により多点サンプリングされて、第６図（ｃ）に
示す標本化出力３と変換される。

伝送回路へはこの標本化出力３が送出されたのち、受
信側にて同期化出力データ４として再生される。この場
合、サンプリングに用いられる基準クロック１の周波数
は、たとえば非同期送信データ２が1200bpsのときには4
800Hzが用いられ、伝送回線上は4800bpsの同期データと
して取り扱われる。

このように、多点サンプリングという手法により、受
信側で得られる同期化出力データ４の位相歪は比較的低
く抑えられる。

一方、FIFO（First In First Out）メモリなどを用い
た別の手法によっても、同期化伝送が可能である。第５
図はこのための原理を示すもので、この第５図におい
て、データ端末から出力される非同期送信データ２はデ
ータ端末内部のクロック信号にしたがった一定の周期で
エラステイックバッファ５へ供給される。

このエラステイックバッファ５へのデータ取込みは、
入力される非同期送信データ２を確実にサンプリングす
るために、クロック再生回路６から出力される再生クロ
ック８によりサンプリングされる。

この再生クロック８はたとえば、入力される非同期送
信データ２のデータ列のレベル変換点に基づいて生成さ
れる。

つまり、データ端末から出力される非同期送信データ
２のデータ速度がたとえば、Lbpsであるとすると、入力
される非同期送信データ２のレベル変換点、つまり、デ
ータビットの区切りは ごとに存在することは明らかである。

したがって、この非同期送信データ２を正確にサンプ
リングするためには、そのデータビットの中央時点にサ
ンプリングタイミングがあればよいことになり、非同期
送信データ２のデータビット列のレベル変換点、すなわ
ち、データビットの区切りから 時点にサンプリングクロック、つまり、エラステイック
バッファ５への書込みクロックとしての再生クロック８
が存在すればよいことがわかる。

クロック再生回路６は以上述べたような入力される非
同期送信データ２のレベル変換点がいつ発生したかを検
出し、その時点から 後にサンプリング用の再生クロック８が出力されるよう
に動作する。

これにより、入力される非同期送信データ２は確実に
エラステイックバッファ５に取り込まれる。

一方、エラステイックバッファ５から伝送回線へデー
タを出力する場合には、伝送回線側のクロックと周波数
位相同期した読出し信号にしたがってデータを取り出さ
ないと、伝送回路上へ正しくデータを乗せることができ
ないことは明らかである。

このため、エラステイックバッファ５へは、内部基準
クロック源７から出力される基準クロック１を供給し、
これにしたがってデータを取り出すことにより、基準ク
ロック１に同期した同期化送信データ９を得るように動
作する。

なお、この内部基準クロック源７は回線側からのクロ
ック信号に従属して動作する場合と、内部の水晶発振器
などに基づいて動作し、回線側とは独立に動作する場合
の２通りがある。

非同期送信データ２は前述のようにして同期化される
わけであるが、エラステイックバッファ５は一般的に、
FIFOメモリにて構成されるため、再生クロック８に含ま
れる位相ジッタ成分を取り除くことが可能である。

一方、端末側のクロック周波数と基準クロック１の周
波数とはほぼ等しいと云っても、全く同一ではない。そ
のため、長時間監視すると、エラステイックバッファ５
へ書き込まれる非同期送信データ２のデータ列のビット
数と読み出される同期化送信データ９のデータ列のビッ
ト数とは、いずれか一方が他方より多くなる（または少
なくなる）という現象が発生し、やがてエラステイック
バッファ５のアンダフローまたはオーバーフローが発生
して、スリップが発生してしまう。

このスリップという現象は、エラステイックバッファ
５への入力と出力とで、その周波数が完全に同一でない
限り、防ぎようがなく、いかにそのスリップ発生間隔を
長く保つかが重要なポイントとなる。

この一つの手段として、端末側と回線側の周波数差を
極力低減させるために、内部基準クロック源７として高
安定原子発振器を使うという方法がある。

また、エラステイックバッファ５の容量を大きくし
て、アンダフロー／オーバーフロー発生までの時間を長
く設定するという方法もあり、これらの一方または両者
の組合わせにして所望のスリップ発生間隔を設定して動
作させる。

〔発明が解決しようとする課題〕

従来の非同期データ伝送用送信バッファ回路は以上の
ように構成されているので、たとえば、多点サンプリン
グを用いると、回路構成が簡単な反面、伝送効率が本来
の1/4以下に低下する。

また、エラステイックバッファを用いる構成にする
と、非常に高価な高安定発振器を用いる必要がある。

さらに、発振器を比較的安価なものにして、エラステ
イックバッファの容量を大きくするという方法を採用す
れば、伝送遅延が増大するなどの問題点があった。

この発明は上記のような問題点を解消するためになさ
れたもので、伝送効率を低下させずに、本来のデータ速
度のまま伝送するとともに、安価な発振器を用いつつデ
ータ伝送遅延を低く抑え、かつデータスリップが発生し
にくい非同期データ伝送用送信バッファ回路を得ること
を目的とする。

〔課題を解決するための手段〕

この発明に係る非同期データ伝送用送信バッファ回路
は、非同期送信データ列から再生したサンプリングクロ
ックによって非同期送信データ列を取り込んだのち基準
クロックにしたがって順次この非同期送信データ列を出
力するエラステイックバッファに対して入力される非同
期送信データの同一論理連続数を計数する同一論理連続
検出部と、エラステイックバッファ内のデータ蓄積量を
逐次計数する蓄積量カウンタの出力が所定値にあるか否
かを判定する比較器とを設けたものである。

〔作用〕

この発明における同一論理連続検出部は再生クロック
により計数値を増加させ、エラステイックバッファへの
入力データ列中の論理変換点により計数値をリセット
し、この計数と蓄積量カウンタで計数したエラステイッ
クバッファ内データ残量とを比較して、エラステイック
バッファ内データがすべて同一論理かどうかを判定し、
その判定に応じてエラステイックバッファへの書込み禁
止または読出し禁止信号を出力するように作用する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第
１図において、１は内部基準クロック源７から出力され
る基準クロック、２はデータ端末（図示せず）から出力
される非同期送信データ、５はこの非同期送信データ２
を一時的に記憶するエラステイックバッファ、６はこの
非同期送信データ２を入力して再生クロック８を出力す
るクロック再生回路であり、第２図に示すように構成さ
れている。

この第２図において、6aは第２のカウンタで、次の第
１表のように遷移動作を行うようになっている。

この第１表において、カウンタ6aの計数値が「７」の
とき、プリセットが行われた場合の遷移シーケンス例
は、「７」−「３」−「１」−「０」−「０」−「０」
…「０」に収束である。

また、カウンタ6aの計数値が「８」のときに、プリセ
ットが行われた場合の遷移シーケンス例は、「８」−
「Ｃ」−「Ｅ」−「Ｆ」−「Ｆ」…，「Ｆ」に収束であ
る。

さらに、第２図の6b1,6b2は２段に縦続接続されたフ
リップフロップ（以下、FFという）であり、FF6b1のＤ
端子に上記非同期送信データ２が入力され、両FF6b1,6b
2のＴ端子にX16クロックが入力され、また、このX16ク
ロックはカウンタ6aのＴ端子にも入力される。

FF6b1から出力「１」が、また、FF6b2から出力「０」
が排他的論理和回路6cに入力され、この排他的論理和回
路6cの出力は変化検出信号20として、カウンタ6cのＬ端
子および第１図の同一論理連続検出部10に出力され、さ
らにカウンタ6aの出力端QDから再生クロック８が出力さ
れるように構成されている。

ここで、説明を再び第１図に戻す。この第１図におい
て、上記同一論理連続検出部10はエラステイックバッフ
ァ５内のデータがすべて同一論理にあるかどうかを判断
するもので、第３図に示すように構成されている。

この第３図において、10aは第３のカウンタで、その
Ｔ端子には再生クロック８が導入され、再生クロック８
の数をカウントするようになっており、Ｒ端子には変化
検出信号20が入力されるようになっており、変化検出信
号20が入力されるとリセットされる。

10bは第１の比較器で、そのＰ端子には第３のカウン
タ10aの出力が入力され、Ｑ端子には、第１図に示す蓄
積量カウンタ11から出力される蓄積量S16が入力される
ようになっている。つまり、第３のカウンタ10aより入
力される再生クロック数が蓄積量S16以上の場合は、こ
の第１の比較器10bから連続検出信号19が第１図の第１
のゲート14aと第２のゲート14bに送出するようになって
いる。

第１図に示す上記蓄積量カウンタ11はエラステイック
バッファ５内のデータ量を計数するもので、再生クロッ
ク８が第１のゲート14aを通して書込み信号21としてエ
ラステイックバッファ５と蓄積量カウンタ11に入力され
るごとに、それを加算する。

同様に、基準クロック１が第２のゲート14bを通過し
て読出し信号22として、エラステイックバッファ５と蓄
積量カウンタ11に入力されるごとに、それをカウントし
て、蓄積量カウンタ11はエラステイックバッファ５に蓄
積された非同期送信データ２の蓄積量を減算するもの
で、蓄積量S16を比較器12,同一論理連続検出部10に送出
するようにしている。

比較器12には、判定用閾値Ｐも入力されるようになっ
ており、この判定用閾値P15と蓄積量S16を比較するもの
である。

17は蓄積量S16が判定用閾値P15以上であることを示す
Ｓ≧Ｐ信号で、上記第１のゲート14aに送出するように
なっている。

また、18は同じく蓄積量S16が判定用閾値P15未満であ
ることを示すＳ＜Ｐ信号で、上記第２のゲート14bに送
出するようにしている。

このＳ≧Ｐ信号17とＳ＜Ｐ信号18のいずれか一方が比
較器12から出力されるもので、第１のゲート14aは連続
検出信号19とＳ≧Ｐ信号17がともに有効なときに、再生
クロック８に基づく書込み信号21を出力しないようにな
っている。

また、第２のゲート14bは連続検出信号19とＳ＜Ｐ信
号18がともに有効なとき、基準クロック１に基づく読出
し信号22を出力しないようになっている。

13はデータラッチで、エラステイックバッファ５から
出力されるデータを一時的に記憶して、同期化送信デー
タ９を出力するものである。

次に動作について説明する。第１図において、端末側
から出力される非同期送信データ２はエラステイックバ
ッファ５へ入力されるとともに、クロック再生回路６へ
入力される。

このクロック再生回路６からは非同期送信データ２か
ら得られた再生クロック８が出力され、第１のゲート14
aを通って書込み信号21となる。この書込み信号21にし
たがって、非同期送信データ２がエラステイックバッフ
ァ５内に取り込まれる。

次に、第２図によりクロック再生回路６について説明
する。非同期送信データ２は第１のFF6b1において、X16
クロック信号によりサンプリングされたのち、第２のFF
6b2と排他的論理和回路6cからなる微分器により論理変
化点が検出され、変化検出信号20として出力される。

ここで、X16クロック信号は、非同期送信データ２の
公称信号速度をAbpsとすると、X16クロック〔Hz〕＝16X
A〔Hz〕となるクロック信号で、内部基準クロック源７
から得られるものである。

次に、第２のカウンタ6aはこのX16クロック信号によ
り計数動作を行うとともに、変化検出信号20により出力
計数パターンに応じた値にプリセットされるように動作
する。

非同期送信データ２が継続して同一論理であると、変
化検出信号20が出力されないため、第２のカウンタ6aは
単なる16分周カウンタとして動作することになり、その
出力QDからの再生クロック８はX16クロック信号を16分
周したＡ〔Hz〕となることで、非同期送信データ２の信
号速度Ａ〔bps〕と等しくなる。

また、非同期送信データ２の論理が変化すると、第２
のカウンタ6aは第１表の計数値／プリセット値に示すよ
うに、計数値が不連続に変化してゆき、結果として、非
同期送信データ２に従属した再生クロック８が得られ
る。

前記のようにして、エラステイックバッファ５へ非同
期送信データ２が取り込まれると、蓄積量カウンタ11も
同時に計数し、蓄積量S16が同一論理検出部10と比較器1
2へ出力される。

同一論理検出部10は第３図に示すように、第３のカウ
ンタ10aは再生クロック８により計数し、変化検出信号2
0により、リセットされる。この第３のカウンタ10aの出
力は比較器10bにて蓄積量S16と比較され、第３のカウン
タ10aの出力が比較蓄積量S16以上になると、連続検出信
号19が出力される。このとき、エラステイックバッファ
５内のデータはすべて同一論理となる。

一方、第１図において、比較器12からは蓄積量S16と
判定用閾値P15との大小関係によって、Ｓ≧Ｐ信号17か
Ｓ＜Ｐ信号18のいずれか一方が出力される。

第１のゲート14aは連続検出信号19とＳ≧Ｐ信号17が
ともに有効なとき、すなわち、エラステイックバッファ
５内データがすべて同一論理であり、かつデータ蓄積量
S16が判定用閾値P15以上のときのみ、再生クロック８に
基づく書込み信号21を出力しないように動作し、他の場
合は書込み信号21を出力するように動作する。

また、第２のゲート14bは連続検出信号19とＳ＜Ｐ信
号18がともに有効なとき、すなわち、エラステイックバ
ッファ５内データがすべて同一論理であり、かつデータ
蓄積量S16が判定用閾値P15より小さいときのみ、基準ク
ロック１に基づく読出し信号22を出力しないように動作
し、他の場合は読出し信号22を出力するように動作す
る。

いま、エラステイックバッファ５内のデータ蓄積量S1
6が判定用閾値P15より小さく、かつエラステイックバッ
ファ５内のデータがすべて同一論理になったとする。

この結果前述のように、同一論理連続検出部10から連
続検出信号19が出力され、また、比較器15からＳ＜Ｐ信
号18が出力される。この状態では、第１のゲート14aか
らは書込み信号21が出力される一方で、第２のゲート14
bからは読出し信号22が出力されなくなる。このため、
エラステイックバッファ５内の蓄積量S16は増加する。

このとき、エラステイックバッファ５からは読み出し
が行われないが、内部データがすべて同一論理であるこ
とから、データラッチ13に最後にラッチされた値を同期
化送信データ９として、後段が使用しても何ら問題はな
い。

上記のようにして、読出し信号22が供給されないま
ま、書込み信号21が供給され続けると、蓄積量16がやが
て判定用閾値P15と同じになり、今度は書込み動作が停
止して、読出し動作が再開される。

次に、蓄積量S16が判定用閾値P15より大きく、かつエ
ラステイックバッファ５内データがすべて同一論理にな
ったとすると、同一論理連続検出部10から連続検出信号
19が出力され、比較器12からＳ≧Ｐ信号17が出力され
る。

この状態では、第１のゲート14aからの書込み信号21
を出力しないようにする一方で、第２のゲート14bから
の読出し信号22が出力されるため、やがて、Ｓ＜Ｐとな
る関係が成立するまで、エラステイックバッファ５内の
蓄積量が減少する。

一方、非同期送信データ２の送信速度は内部基準クロ
ックとは正確に一致せず、したがって、エラステイック
バッファ５はオーバフローまたはアンダフローする可能
性があるが、上述のごとく動作することにより、その動
作点（データ蓄積量）は判定用閾値P15の近傍に常に位
置するようになる。

なお、上記実施例では、クロック再生回路６を非同期
送信データ２の信号速度の16倍で動作させた場合を例示
したが、カウンタのビット数を増減させることで、他の
レートにしてもよい。

〔発明の効果〕

以上のように、この発明によれば、エラステイックバ
ッファ内データがすべて同一論理にあるときに、その書
込みまたは読出し動作を一時的に停止させてデータ蓄積
量が常に一定になるごとく制御するように構成したの
で、比較的小容量のエラステイックバッファでも、その
オーバフロー，アンダーフローによるデータスリップの
発生が起こりにくくなり、かつデータ伝送遅延が低く抑
えられる非同期データ伝送用送信バッファが高価な水晶
発振など使用することなく、安価に構成できる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例による非同期データ伝送用
送信バッファ回路のブロック図、第２図は同上実施例に
おけるクロック再生回路のブロック図、第３図は同上実
施例における同一論理連続検出部のブロック図、第４図
は同上実施例における蓄積量カウンタのブロック図、第
５図は従来の非同期データ伝送用送信バッファ回路のブ
ロック図、第６図は従来の非同期データの同期化方式を
説明するためのタイムチャートである。 ５はエラステイックバッファ、６はクロック再生回路、
10は同一論理連続検出部、11は蓄積量カウンタ、12は比
較器。 なお、図中同一符号は同一、又は相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】データ端末から出力される非同期送信デー
   タをサンプリングするための再生クロックを生成するク
   ロック再生回路と、基準クロックを出力する内部基準ク
   ロック源と、上記再生クロックによってサンプリング処
   理を受けた上記非同期送信データを所定ビット数分蓄積
   すると共に上記基準クロックによりデータが読み出され
   るエラステイックバッファと、このエラステイックバッ
   ファから出力されるデータを一時記憶し同期化送信デー
   タを出力するデータラッチと、上記再生クロック及び基
   準クロックに基づいて上記エラステイックバッファ中に
   蓄えられているデータビット数を計数する蓄積量カウン
   タと、この蓄積量カウンタの計数値が予め定められた値
   以上にあるか否かを判断する比較器と、上記エラステイ
   ックバッファ内のデータがすべて同一論理にあることを
   検出する同一論理連続検出部と、上記エラステイックバ
   ッファ内のデータがすべて同一論理にあり且つ上記蓄積
   量カウンタの計数値が予め定められた値以上にある場合
   に上記再生クロックのそれらエラステイックバッファ及
   び蓄積量カウンタへの出力を遮断する第１のゲートと、
   上記エラステイックバッファ内のデータがすべて同一論
   理にあり且つ上記蓄積量カウンタの計数値が予め定めら
   れた値以上にない場合に上記基準クロックのそれらエラ
   ステイックバッファ及び蓄積量カウンタへの出力を遮断
   する第２のゲートとを備えた非同期データ伝送用送信バ
   ッファ回路。