JP2870273B2 - デスタッフ回路 - Google Patents
デスタッフ回路Info
- Publication number
- JP2870273B2 JP2870273B2 JP3339011A JP33901191A JP2870273B2 JP 2870273 B2 JP2870273 B2 JP 2870273B2 JP 3339011 A JP3339011 A JP 3339011A JP 33901191 A JP33901191 A JP 33901191A JP 2870273 B2 JP2870273 B2 JP 2870273B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- destuff
- control signal
- clock signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル伝送のデス
タッフ回路に利用する。特に、バイト単位でスタッフ多
重された受信データに対してバイト単位でデスタッフ処
理を行うデスタッフ回路に関すものである。
タッフ回路に利用する。特に、バイト単位でスタッフ多
重された受信データに対してバイト単位でデスタッフ処
理を行うデスタッフ回路に関すものである。
【０００２】
【従来の技術】図３は従来例のデスタッフ回路のブロッ
ク構成図である。
ク構成図である。
【０００３】従来、デスタッフ回路は、図３に示すよう
に、１は受信データ線、２は受信クロック線、３はデス
タッフ制御線、４は出力データ線、１０は書込アドレス
生成回路、４０は位相比較回路、５０はローパスフィル
タ、６０は電圧制御発振器、７０は読出アドレス生成回
路および８０はバッファメモリから構成されていた。こ
こで、受信データＳ１および受信クロック信号Ｓ２は同
一周波数で位相が同期した信号であり、デスタッフ制御
信号Ｓ３は送信部でスタッフ時に受信データＳ１に挿入
されたスタッフ情報を受信側で受信すると「１」、スタ
ッフがない場合には「０」となるものとする。スタッフ
方式としては、送信データにダミーデータを挿入してデ
ータ信号を遅らせるポジティブスタッフ（Ｐスタッフ）
と送信データを早めるネガティブスタッフ（Ｎスタッ
フ）とがあるが、ここではバイト単位のＰスタッフ制御
を例にとり説明する。
に、１は受信データ線、２は受信クロック線、３はデス
タッフ制御線、４は出力データ線、１０は書込アドレス
生成回路、４０は位相比較回路、５０はローパスフィル
タ、６０は電圧制御発振器、７０は読出アドレス生成回
路および８０はバッファメモリから構成されていた。こ
こで、受信データＳ１および受信クロック信号Ｓ２は同
一周波数で位相が同期した信号であり、デスタッフ制御
信号Ｓ３は送信部でスタッフ時に受信データＳ１に挿入
されたスタッフ情報を受信側で受信すると「１」、スタ
ッフがない場合には「０」となるものとする。スタッフ
方式としては、送信データにダミーデータを挿入してデ
ータ信号を遅らせるポジティブスタッフ（Ｐスタッフ）
と送信データを早めるネガティブスタッフ（Ｎスタッ
フ）とがあるが、ここではバイト単位のＰスタッフ制御
を例にとり説明する。
【０００４】Ｐデスタッフ処理は送信側でのＰスタッフ
処理で挿入されたダミーデータが除かれた受信データＳ
１をバッファメモリ８０に書込み、受信データＳ１に含
まれる正確なクロック周波数でバッファメモリ８０の内
容を読出すことにより達成される。図３では、デスタッ
フ制御信号Ｓ３が「０」の場合に、受信データＳ１を書
込アドレス生成回路１０により順次バッファメモリ８０
に書込み、一方、デスタッフ制御信号Ｓ３が「１」の場
合には、１回のＰスタッフで挿入された１バイトのダミ
ーデータを削除するために受信クロック信号Ｓ２を８ク
ロック連続的に歯抜けさせ、ダミーデータのバッファメ
モリ８０への書込みを禁止することにより達成される。
処理で挿入されたダミーデータが除かれた受信データＳ
１をバッファメモリ８０に書込み、受信データＳ１に含
まれる正確なクロック周波数でバッファメモリ８０の内
容を読出すことにより達成される。図３では、デスタッ
フ制御信号Ｓ３が「０」の場合に、受信データＳ１を書
込アドレス生成回路１０により順次バッファメモリ８０
に書込み、一方、デスタッフ制御信号Ｓ３が「１」の場
合には、１回のＰスタッフで挿入された１バイトのダミ
ーデータを削除するために受信クロック信号Ｓ２を８ク
ロック連続的に歯抜けさせ、ダミーデータのバッファメ
モリ８０への書込みを禁止することにより達成される。
【０００５】電圧制御発振器６０は受信データ線１の正
確な周波数のクロック信号を発生するための発振器であ
る。読出アドレス生成回路７０は電圧制御発振器６０の
出力読出クロック信号に基づきバッファメモリ８０の内
容の読出タイミングを生成する。位相比較回路４０はＰ
スタッフ処理時の８クロック連続歯抜け成分が含まれる
書込みアドレス生成回路１０の出力書込アドレスと読出
アドレス生成回路７０の出力読出アドレスとの位相比較
を行い、ローパスフィルタ５０で高域周波数成分をカッ
トした後に電圧制御発振器６０の発振周波数を制御し、
受信データＳ１の正確なデータ周波数にロックさせる。
この制御によりバッファメモリ８０への書込周波数と読
出周波数とが等しくなるのでバイト単位のデスタッフ処
理が実現される。また、デスタッフが連続発生した場合
に、たとえば、デスタッフ制御信号Ｓ３がＮ連続で
「１」となった場合でも、Ｎ×８個のクロック信号を歯
抜けすることによりデスタッフ処理を行うことが可能で
ある。
確な周波数のクロック信号を発生するための発振器であ
る。読出アドレス生成回路７０は電圧制御発振器６０の
出力読出クロック信号に基づきバッファメモリ８０の内
容の読出タイミングを生成する。位相比較回路４０はＰ
スタッフ処理時の８クロック連続歯抜け成分が含まれる
書込みアドレス生成回路１０の出力書込アドレスと読出
アドレス生成回路７０の出力読出アドレスとの位相比較
を行い、ローパスフィルタ５０で高域周波数成分をカッ
トした後に電圧制御発振器６０の発振周波数を制御し、
受信データＳ１の正確なデータ周波数にロックさせる。
この制御によりバッファメモリ８０への書込周波数と読
出周波数とが等しくなるのでバイト単位のデスタッフ処
理が実現される。また、デスタッフが連続発生した場合
に、たとえば、デスタッフ制御信号Ｓ３がＮ連続で
「１」となった場合でも、Ｎ×８個のクロック信号を歯
抜けすることによりデスタッフ処理を行うことが可能で
ある。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来例のデスタッフ回路では、スタッフにより挿入された
ダミーデータを削除するために、受信クロック信号Ｓ２
を連続的歯抜けを発生させ、読出クロック信号の周波数
制御はこの連続歯抜けクロック信号と電圧制御発振器６
０の出力読出クロック信号との位相比較に基づき行われ
るために、連続歯抜け時には、電圧制御発振器６０の出
力読出クロック信号の周波数が大きく変動するので、出
力データＳ４の時間的変動量、すなわち、ジッタが急増
する問題点があった。
来例のデスタッフ回路では、スタッフにより挿入された
ダミーデータを削除するために、受信クロック信号Ｓ２
を連続的歯抜けを発生させ、読出クロック信号の周波数
制御はこの連続歯抜けクロック信号と電圧制御発振器６
０の出力読出クロック信号との位相比較に基づき行われ
るために、連続歯抜け時には、電圧制御発振器６０の出
力読出クロック信号の周波数が大きく変動するので、出
力データＳ４の時間的変動量、すなわち、ジッタが急増
する問題点があった。
【０００７】本発明は上記の問題点を解決するもので、
バイト単位のデスタッフ処理により発生するデスタッフ
ジッタを抑圧し、かつ連続的に発生するデスタッフ処理
にも対応できるデスタッフ回路を提供することを目的と
する。
バイト単位のデスタッフ処理により発生するデスタッフ
ジッタを抑圧し、かつ連続的に発生するデスタッフ処理
にも対応できるデスタッフ回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明は、受信クロック
信号およびデスタッフ制御信号を入力し書込アドレスを
生成する書込アドレス生成回路と、この受信クロック信
号に同期しバイト単位でスタッフ多重された受信データ
を入力しこの書込アドレス生成回路の出力書込アドレス
に基づきダミーデータを除去した受信データを格納する
バッファメモリと、入力する制御電圧に基づき読出クロ
ック信号を発生する電圧制御発振器と、この電圧制御発
振器の出力読出クロック信号に基づき読出アドレスを生
成して上記バッファメモリの内容を読出す読出アドレス
生成回路と、入力する基準クロック信号とこの読出アド
レス生成回路の出力読出アドレスとの位相を比較して上
記制御電圧を出力する位相比較手段とを備えたデスタッ
フ回路において、上記デスタッフ制御信号に基づき上記
受信クロック信号に対する歯抜け生成密度を制御する歯
抜け制御信号を出力する歯抜け密度制御回路と、この歯
抜け密度制御回路の出力歯抜け制御信号に基づき上記受
信クロック信号を歯抜けさせ上記基準クロック信号とし
て出力する歯抜け生成回路とを備えたことを特徴とす
る。
信号およびデスタッフ制御信号を入力し書込アドレスを
生成する書込アドレス生成回路と、この受信クロック信
号に同期しバイト単位でスタッフ多重された受信データ
を入力しこの書込アドレス生成回路の出力書込アドレス
に基づきダミーデータを除去した受信データを格納する
バッファメモリと、入力する制御電圧に基づき読出クロ
ック信号を発生する電圧制御発振器と、この電圧制御発
振器の出力読出クロック信号に基づき読出アドレスを生
成して上記バッファメモリの内容を読出す読出アドレス
生成回路と、入力する基準クロック信号とこの読出アド
レス生成回路の出力読出アドレスとの位相を比較して上
記制御電圧を出力する位相比較手段とを備えたデスタッ
フ回路において、上記デスタッフ制御信号に基づき上記
受信クロック信号に対する歯抜け生成密度を制御する歯
抜け制御信号を出力する歯抜け密度制御回路と、この歯
抜け密度制御回路の出力歯抜け制御信号に基づき上記受
信クロック信号を歯抜けさせ上記基準クロック信号とし
て出力する歯抜け生成回路とを備えたことを特徴とす
る。
【０００９】また、本発明は、上記歯抜け密度制御回路
は、上記デスタッフ制御信号に基づきデスタッフ情報量
の時間平均を計算する平均計算手段と、この平均計算手
段の計算結果に基づき分散歯抜け密度を適合的に変化さ
せる分散歯抜け密度制御手段とを含むことを特徴とす
る。
は、上記デスタッフ制御信号に基づきデスタッフ情報量
の時間平均を計算する平均計算手段と、この平均計算手
段の計算結果に基づき分散歯抜け密度を適合的に変化さ
せる分散歯抜け密度制御手段とを含むことを特徴とす
る。
【００１０】さらに、本発明は、上記平均計算手段は、
入力するゲートパルス制御信号に基づき上記デスタッフ
制御信号の計数を行うスタッフ計数器と、このゲートパ
ルス制御信号に基づきこのスタッフ計数器の計算結果を
シフトする複数のレジスタと、上記スタッフ計数器およ
びこの複数のレジスタの出力にそれぞれ重付けを与える
重付け回路と、この重付け回路の出力に基づき上記スタ
ッフ計数器の計数したスタッフ回数の時間平均を算出す
る移動平均回路とを含み、上記分散歯抜け密度制御手段
は上記移動平均回路の出力データに基づき歯抜け制御周
期を演算し歯抜け制御信号を出力する制御周期演算回路
および余り累算回路を含むことができる。
入力するゲートパルス制御信号に基づき上記デスタッフ
制御信号の計数を行うスタッフ計数器と、このゲートパ
ルス制御信号に基づきこのスタッフ計数器の計算結果を
シフトする複数のレジスタと、上記スタッフ計数器およ
びこの複数のレジスタの出力にそれぞれ重付けを与える
重付け回路と、この重付け回路の出力に基づき上記スタ
ッフ計数器の計数したスタッフ回数の時間平均を算出す
る移動平均回路とを含み、上記分散歯抜け密度制御手段
は上記移動平均回路の出力データに基づき歯抜け制御周
期を演算し歯抜け制御信号を出力する制御周期演算回路
および余り累算回路を含むことができる。
【００１１】
【作用】歯抜け密度制御回路はデスタッフ制御信号に基
づき受信クロック信号に対する歯抜け生成密度を制御す
る歯抜け制御信号を出力する。歯抜け生成回路は歯抜け
密度制御回路の出力歯抜け制御信号に基づき受信クロッ
ク信号を歯抜けさせ基準クロック信号として位相比較回
路に出力する。
づき受信クロック信号に対する歯抜け生成密度を制御す
る歯抜け制御信号を出力する。歯抜け生成回路は歯抜け
密度制御回路の出力歯抜け制御信号に基づき受信クロッ
ク信号を歯抜けさせ基準クロック信号として位相比較回
路に出力する。
【００１２】以上によりバイト単位のデスタッフ処理に
より発生するデスタッフジッタを抑圧し、かつ連続的に
発生するデスタッフ処理にも対応できる。
より発生するデスタッフジッタを抑圧し、かつ連続的に
発生するデスタッフ処理にも対応できる。
【００１３】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例デスタッフ回路のブロック
構成図である。図２は本発明のデスタッフ回路の分散歯
抜け密度制御回路のブロック構成図である。
する。図１は本発明一実施例デスタッフ回路のブロック
構成図である。図２は本発明のデスタッフ回路の分散歯
抜け密度制御回路のブロック構成図である。
【００１４】図１及び図２において、デスタッフ回路
は、受信クロック信号Ｓ２およびデスタッフ制御信号Ｓ
３を入力し書込アドレスを生成する書込アドレス生成回
路１０と、受信クロック信号Ｓ２に同期しバイト単位で
スタッフ多重された受信データＳ１を入力し書込アドレ
ス生成回路１０の出力書込アドレスに基づきダミーデー
タを除去した受信データを格納するバッファメモリ８０
と、入力する制御電圧に基づき読出クロック信号を発生
する電圧制御発振器６０と、電圧制御発振器６０の出力
読出クロック信号に基づき読出アドレスを生成してバッ
ファメモリ８０の内容を読出し出力データＳ４を出力す
る読出アドレス生成回路７０と、入力する基準クロック
信号Ｓ６とこの読出アドレス生成回路７０の出力読出ア
ドレスとの位相を比較して上記制御電圧を出力する位相
比較手段として位相比較回路４０およびローパスフィル
タ５０とを備える。
は、受信クロック信号Ｓ２およびデスタッフ制御信号Ｓ
３を入力し書込アドレスを生成する書込アドレス生成回
路１０と、受信クロック信号Ｓ２に同期しバイト単位で
スタッフ多重された受信データＳ１を入力し書込アドレ
ス生成回路１０の出力書込アドレスに基づきダミーデー
タを除去した受信データを格納するバッファメモリ８０
と、入力する制御電圧に基づき読出クロック信号を発生
する電圧制御発振器６０と、電圧制御発振器６０の出力
読出クロック信号に基づき読出アドレスを生成してバッ
ファメモリ８０の内容を読出し出力データＳ４を出力す
る読出アドレス生成回路７０と、入力する基準クロック
信号Ｓ６とこの読出アドレス生成回路７０の出力読出ア
ドレスとの位相を比較して上記制御電圧を出力する位相
比較手段として位相比較回路４０およびローパスフィル
タ５０とを備える。
【００１５】ここで本発明の特徴とするところは、デス
タッフ制御信号Ｓ３に基づき受信クロック信号Ｓ２に対
する歯抜け生成密度を制御する歯抜け制御信号Ｓ５を出
力する歯抜け密度制御回路２０と、歯抜け密度制御回路
２０の出力歯抜け制御信号Ｓ５に基づき受信クロック信
号Ｓ２を歯抜けさせ基準クロック信号Ｓ６として出力す
る歯抜け生成回路３０とを備えたことにある。
タッフ制御信号Ｓ３に基づき受信クロック信号Ｓ２に対
する歯抜け生成密度を制御する歯抜け制御信号Ｓ５を出
力する歯抜け密度制御回路２０と、歯抜け密度制御回路
２０の出力歯抜け制御信号Ｓ５に基づき受信クロック信
号Ｓ２を歯抜けさせ基準クロック信号Ｓ６として出力す
る歯抜け生成回路３０とを備えたことにある。
【００１６】さらに、上記平均計算手段は、入力するゲ
ートパルス制御信号Ｓ７に基づきデスタッフ制御信号Ｓ
３の計数を行うスタッフ計数器２１と、ゲートパルス制
御信号Ｓ７に基づきスタッフ計数器２１の計算結果をシ
フトする複数のレジスタ２２1 〜２２N と、スタッフ計
数器２１および複数のレジスタ２２1 〜２２N の出力に
それぞれ重付けを与える重付け回路２３0 〜２３N と、
重付け回路２３0 〜２３N の出力に基づきスタッフ計数
器２１の計数したスタッフ回数の時間平均を算出する移
動平均回路２４とを含み、分散歯抜け密度制御手段は移
動平均回路２４の出力データに基づき歯抜け制御周期を
演算し歯抜け制御信号Ｓ５を出力する制御周期演算回路
２５および余り累算回路２６を含む。
ートパルス制御信号Ｓ７に基づきデスタッフ制御信号Ｓ
３の計数を行うスタッフ計数器２１と、ゲートパルス制
御信号Ｓ７に基づきスタッフ計数器２１の計算結果をシ
フトする複数のレジスタ２２1 〜２２N と、スタッフ計
数器２１および複数のレジスタ２２1 〜２２N の出力に
それぞれ重付けを与える重付け回路２３0 〜２３N と、
重付け回路２３0 〜２３N の出力に基づきスタッフ計数
器２１の計数したスタッフ回数の時間平均を算出する移
動平均回路２４とを含み、分散歯抜け密度制御手段は移
動平均回路２４の出力データに基づき歯抜け制御周期を
演算し歯抜け制御信号Ｓ５を出力する制御周期演算回路
２５および余り累算回路２６を含む。
【００１７】このような構成のデスタッフ回路の動作に
ついて説明する。
ついて説明する。
【００１８】図１において、受信データＳ１と受信クロ
ック信号Ｓ２とは同一周波数であり、位相が同期した信
号であり、デスタッフ制御信号Ｓ３は送信部でスタッフ
時に受信データＳ１に挿入されたスタッフ情報を受信側
で受信すると「１」、スタッフがない場合には「０」と
なるものとする。ここでは、バイト単位のＰスタッフ制
御を例にとり説明する。Ｐデスタッフ処理は送信側での
Ｐスタッフ処理で挿入されたダミーデータを除く受信デ
ータＳ１をバッファメモリ８０に書込み、受信データＳ
１に含まれる正確なクロック周波数で読出すことにより
達成される。
ック信号Ｓ２とは同一周波数であり、位相が同期した信
号であり、デスタッフ制御信号Ｓ３は送信部でスタッフ
時に受信データＳ１に挿入されたスタッフ情報を受信側
で受信すると「１」、スタッフがない場合には「０」と
なるものとする。ここでは、バイト単位のＰスタッフ制
御を例にとり説明する。Ｐデスタッフ処理は送信側での
Ｐスタッフ処理で挿入されたダミーデータを除く受信デ
ータＳ１をバッファメモリ８０に書込み、受信データＳ
１に含まれる正確なクロック周波数で読出すことにより
達成される。
【００１９】図１ではＰスタッフ処理は、デスタッフ制
御信号Ｓ３が「０」の場合には、受信データＳ１を書込
アドレス生成回路１０の出力書込アドレスにより順次バ
ッファメモリ８０に書込み、また、デスタッフ制御信号
Ｓ３が「１」の場合には、１回のＰスタッフで挿入され
た１バイトのダミーデータを削除するために受信クロッ
ク信号Ｓ２を８クロック連続的に歯抜けさせ、ダミーデ
ータのバッファメモリ８０への書込を禁止することによ
り、バッファメモリ８０へのダミーデータを除去した受
信データの書込を行い、一方、バッファメモリ８０の読
出アドレス生成のために、連続的に歯抜けがあるバッフ
ァメモリ８０の書込アドレスとは別に歯抜け密度制御回
路２０の出力歯抜け制御信号Ｓ５に基づき歯抜け生成回
路３０で生成された歯抜けが分散されたクロック信号を
用いることにより達成される。
御信号Ｓ３が「０」の場合には、受信データＳ１を書込
アドレス生成回路１０の出力書込アドレスにより順次バ
ッファメモリ８０に書込み、また、デスタッフ制御信号
Ｓ３が「１」の場合には、１回のＰスタッフで挿入され
た１バイトのダミーデータを削除するために受信クロッ
ク信号Ｓ２を８クロック連続的に歯抜けさせ、ダミーデ
ータのバッファメモリ８０への書込を禁止することによ
り、バッファメモリ８０へのダミーデータを除去した受
信データの書込を行い、一方、バッファメモリ８０の読
出アドレス生成のために、連続的に歯抜けがあるバッフ
ァメモリ８０の書込アドレスとは別に歯抜け密度制御回
路２０の出力歯抜け制御信号Ｓ５に基づき歯抜け生成回
路３０で生成された歯抜けが分散されたクロック信号を
用いることにより達成される。
【００２０】すなわち、歯抜け密度制御回路２０はデス
タッフ制御信号Ｓ３から供給されるデスタッフ情報量の
時間平均を算出し、算出結果に基づき分散歯抜け密度を
適合的に変化させる歯抜け制御信号Ｓ５を歯抜け生成回
路３０に与えてその動作を制御する。
タッフ制御信号Ｓ３から供給されるデスタッフ情報量の
時間平均を算出し、算出結果に基づき分散歯抜け密度を
適合的に変化させる歯抜け制御信号Ｓ５を歯抜け生成回
路３０に与えてその動作を制御する。
【００２１】図２において、スタッフ計数器２１はゲー
トパルス制御信号Ｓ７の周期でデスタッフ制御信号Ｓ３
の計数を行う。レジスタ２２1 〜２２N はゲートパルス
制御信号Ｓ７の周期でスタッフ計数器２１の計算結果を
シフトするシフトレジスタを構成している。重付け回路
２３0 〜２３N はスタッフ計数器２１およびレジスタ２
２1 〜２２N の格納値に重付けを与えるものである。た
とえば、重付けの値としては「１」とする。移動平均回
路２４はスタッフ計数器２１で算出されたスタッフ回数
の時間平均を計数するものである。スタッフ計数器２１
の出力をｘn 、レジスタ２２1 〜２２i の出力を
ｘn-i 、重付け回路２３j の重付け計数をａj（＝
１）、移動平均回路２４の出力をｙn とすると、 ｙn ＝（ａ0 ・ｘn ＋ａ1 ・ｘn -1＋…＋ａn ・ｘn-N ）／Ｎ を計算することになる。制御周期演算回路２５は移動平
均回路２４の出力に基づき歯抜け制御周期を演算し歯抜
け制御信号Ｓ５を得る。これは、ゲートパルス制御信号
Ｓ７の周期（単位遅延量）をＺとしたときに、Ｚ／（ｙ
n ・８）の演算を行ったことに相当し、この演算により
周期的な歯抜け制御信号Ｓ５を得ることができる。余り
累算回路２６は制御周期演算回路２５の演算結果である
少数点（余り）を補正するものであり、余り累算が１以
上になったときに制御周期演算回路２５に補正を加える
ものである。以上のような構成で時間平均結果に基づく
歯抜け制御信号Ｓ５を得ることができる。歯抜け生成回
路３０は歯抜け制御回路２０の歯抜け制御信号Ｓ５に基
づき受信クロック信号Ｓ２の分散歯抜けを行う。
トパルス制御信号Ｓ７の周期でデスタッフ制御信号Ｓ３
の計数を行う。レジスタ２２1 〜２２N はゲートパルス
制御信号Ｓ７の周期でスタッフ計数器２１の計算結果を
シフトするシフトレジスタを構成している。重付け回路
２３0 〜２３N はスタッフ計数器２１およびレジスタ２
２1 〜２２N の格納値に重付けを与えるものである。た
とえば、重付けの値としては「１」とする。移動平均回
路２４はスタッフ計数器２１で算出されたスタッフ回数
の時間平均を計数するものである。スタッフ計数器２１
の出力をｘn 、レジスタ２２1 〜２２i の出力を
ｘn-i 、重付け回路２３j の重付け計数をａj（＝
１）、移動平均回路２４の出力をｙn とすると、 ｙn ＝（ａ0 ・ｘn ＋ａ1 ・ｘn -1＋…＋ａn ・ｘn-N ）／Ｎ を計算することになる。制御周期演算回路２５は移動平
均回路２４の出力に基づき歯抜け制御周期を演算し歯抜
け制御信号Ｓ５を得る。これは、ゲートパルス制御信号
Ｓ７の周期（単位遅延量）をＺとしたときに、Ｚ／（ｙ
n ・８）の演算を行ったことに相当し、この演算により
周期的な歯抜け制御信号Ｓ５を得ることができる。余り
累算回路２６は制御周期演算回路２５の演算結果である
少数点（余り）を補正するものであり、余り累算が１以
上になったときに制御周期演算回路２５に補正を加える
ものである。以上のような構成で時間平均結果に基づく
歯抜け制御信号Ｓ５を得ることができる。歯抜け生成回
路３０は歯抜け制御回路２０の歯抜け制御信号Ｓ５に基
づき受信クロック信号Ｓ２の分散歯抜けを行う。
【００２２】図１において、位相比較回路４０は読出ア
ドレス生成回路７０の出力読出アドレスと歯抜け生成回
路３０の出力基準クロック信号Ｓ６との位相比較を行
い、電圧制御発振器６０の出力を受信データＳ１の正確
な周波数にロックさせ、読出アドレス生成回路７０は電
圧制御発振器６０の出力に基づきバッファメモリ８０の
読出タイミングを生成し、バッファメモリ８０の内容を
読出し出力データＳ４を出力する。分散歯抜け密度制御
回路２０の分散歯抜けの分散周期は、スタッフ率、バッ
ファサイズ、ジッタ抑圧量により決定されるものであ
る。
ドレス生成回路７０の出力読出アドレスと歯抜け生成回
路３０の出力基準クロック信号Ｓ６との位相比較を行
い、電圧制御発振器６０の出力を受信データＳ１の正確
な周波数にロックさせ、読出アドレス生成回路７０は電
圧制御発振器６０の出力に基づきバッファメモリ８０の
読出タイミングを生成し、バッファメモリ８０の内容を
読出し出力データＳ４を出力する。分散歯抜け密度制御
回路２０の分散歯抜けの分散周期は、スタッフ率、バッ
ファサイズ、ジッタ抑圧量により決定されるものであ
る。
【００２３】以上のように、位相比較回路４０で用いる
位相比較用基準クロック信号Ｓ６を歯抜け密度制御回路
２０の出力である周期的な歯抜け制御信号Ｓ５を用いて
歯抜け生成回路３０を制御して出力させることにより、
バイト単位のデスタッフ処理によるジッタ発生量を抑圧
することができ、さらに、連続的デスタッフ処理要求は
分散歯抜け密度を制御することにより連続的デスタッフ
処理にも対応可能となる。また、レジスタ２２1 〜２２
N を用いてデスタッフ周期の平滑化を行うことにより、
ワンダなどによって発生するスタッフ周期の揺らぎによ
って発生するジッタ量の抑制ができる。
位相比較用基準クロック信号Ｓ６を歯抜け密度制御回路
２０の出力である周期的な歯抜け制御信号Ｓ５を用いて
歯抜け生成回路３０を制御して出力させることにより、
バイト単位のデスタッフ処理によるジッタ発生量を抑圧
することができ、さらに、連続的デスタッフ処理要求は
分散歯抜け密度を制御することにより連続的デスタッフ
処理にも対応可能となる。また、レジスタ２２1 〜２２
N を用いてデスタッフ周期の平滑化を行うことにより、
ワンダなどによって発生するスタッフ周期の揺らぎによ
って発生するジッタ量の抑制ができる。
【００２４】
【発明の効果】以上説明したように、本発明は、バイト
単位のデスタッフ処理により発生するデスタッフジッタ
を抑圧し、かつ連続的に発生するデスタッフ処理にも対
応できる優れた効果がある。
単位のデスタッフ処理により発生するデスタッフジッタ
を抑圧し、かつ連続的に発生するデスタッフ処理にも対
応できる優れた効果がある。
【図１】本発明一実施例デスタッフ回路のブロック構成
図。
図。
【図２】本発明のデスタッフ回路の歯抜け密度制御回路
のブロック構成図。
のブロック構成図。
【図３】従来例のデスタッフ回路のブロック構成図。
１ 受信データ線 ２ 受信クロック線 ３ デスタッフ制御線 ４ 出力データ線 ５ 歯抜け制御線 ７ ゲートパルス制御線 １０ 書込アドレス生成回路 ２０ 歯抜け密度制御回路 ２１ スタッフ計数器 ２２1 〜２２N レジスタ ２３0 〜２３N 重付け回路 ２４ 移動平均回路 ２５ 制御周期演算回路 ２６ 余り累算回路 ３０ 歯抜け生成回路 ４０ 位相比較回路 ５０ ローパスフィルタ ６０ 電圧制御発振器 ７０ 読出アドレス生成回路 ８０ バッフアメモリ Ｓ１ 受信データ Ｓ２ 受信クロック信号 Ｓ３ デスタッフ制御信号 Ｓ４ 出力データ信号 Ｓ５ 歯抜け制御信号 Ｓ６ 基準クロック信号 Ｓ７ ゲートパルス制御信号
Claims (2)
- 【請求項１】 受信クロック信号およびデスタッフ制御
信号を入力し書込アドレスを生成する書込アドレス生成
回路と、受信クロック信号に同期しバイト単位でスタッ
フ多重された受信データを入力しこの書込アドレス生成
回路の出力書込アドレスに基づきダミーデータを除去し
た受信データを格納するバッファメモリと、入力する制
御電圧に基づき読出クロック信号を発生する電圧制御発
振器と、この電圧制御発振器の出力読出クロック信号に
基づき読出アドレスを生成して上記バッファメモリの内
容を読出す読出アドレス生成回路と、入力する基準クロ
ック信号とこの読出アドレス生成回路の出力読出アドレ
スとの位相を比較して上記制御電圧を出力する位相比較
手段とを備えたデスタッフ回路において、 上記デスタッフ制御信号に基づき上記受信クロック信号
に対する歯抜け生成密度を制御する歯抜け制御信号を出
力する歯抜け密度制御回路と、この歯抜け密度制御回路
の出力歯抜け制御信号に基づき上記受信クロック信号を
歯抜けさせ上記基準クロック信号として出力する歯抜け
生成回路とを備え、 上記歯抜け密度制御回路は、上記デスタッフ制御信号に
基づきデスタッフ情報量の時間平均を計算する平均計算
手段と、この平均計算手段の計算結果に基づき分散歯抜
け密度を適合的に変化させる分散歯抜け密度制御手段と
を含む ことを特徴とするデスタッフ回路。 - 【請求項２】 上記平均計算手段は、入力するゲートパ
ルス制御信号に基づき上記デスタッフ制御信号の計数を
行うスタッフ計数器と、このゲートパルス制御信号に基
づきこのスタッフ計数器の計算結果をシフトする複数の
レジスタと、上記スタッフ計数器およびこの複数のレジ
スタの出力にそれぞれ重付けを与える重付け回路と、こ
の重付け回路の出力に基づき上記スタッフ計数器の計数
したスタッフ回数の時間平均を算出する移動平均回路と
を含み、上記分散歯抜け密度制御手段は上記移動平均回
路の出力データに基づき歯抜け制御周期を演算し歯抜け
制御信号を出力する制御周期演算回路および余り累算回
路を含む請求項１記載のデスタッフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3339011A JP2870273B2 (ja) | 1991-12-20 | 1991-12-20 | デスタッフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3339011A JP2870273B2 (ja) | 1991-12-20 | 1991-12-20 | デスタッフ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175930A JPH05175930A (ja) | 1993-07-13 |
| JP2870273B2 true JP2870273B2 (ja) | 1999-03-17 |
Family
ID=18323430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3339011A Expired - Fee Related JP2870273B2 (ja) | 1991-12-20 | 1991-12-20 | デスタッフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870273B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308352A (ja) * | 1992-05-06 | 1993-11-19 | Mitsubishi Electric Corp | クロック再生方式 |
| JPH11355233A (ja) | 1998-06-05 | 1999-12-24 | Nec Miyagi Ltd | Ｓｏｎｅｔデータ入力をｓｏｎｅｔに非同期なｄｓ−ｎデータ出力に変換する装置 |
| JP4685131B2 (ja) * | 2008-05-30 | 2011-05-18 | Ｎｔｔエレクトロニクス株式会社 | クロック偏差変化時の移動平均演算処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04257133A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | デスタッフ回路 |
| JPH05130064A (ja) * | 1991-03-25 | 1993-05-25 | Nec Corp | デスタツフ回路 |
-
1991
- 1991-12-20 JP JP3339011A patent/JP2870273B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04257133A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | デスタッフ回路 |
| JPH05130064A (ja) * | 1991-03-25 | 1993-05-25 | Nec Corp | デスタツフ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175930A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5337334A (en) | Synchronous digital signal to asynchronous digital signal desynchronizer | |
| US4596026A (en) | Asynchronous data clock generator | |
| JP3086054B2 (ja) | 同期ディジタル信号用伝送装置 | |
| US5404380A (en) | Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames | |
| US5331671A (en) | Circuit arrangement for bit rate adjustment to two digital signals | |
| JPH06237236A (ja) | ２つの信号のビットレートを適合調整するための回路装置 | |
| JPH0771064B2 (ja) | データの同期化方法と同期回路 | |
| JPH09505705A (ja) | マッピング・ジッタ除去装置及び方法 | |
| US5548534A (en) | Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal | |
| JP2870273B2 (ja) | デスタッフ回路 | |
| JP3419345B2 (ja) | パルススタッフ同期方式における低次群信号のクロック再生方法および回路 | |
| US5504752A (en) | Pulse stuffing synchronization control system | |
| KR19980025383A (ko) | 주파수 변환장치 | |
| JP4263712B2 (ja) | トラヒックシェーピング装置、およびトラヒックシェーピング方法 | |
| US5548624A (en) | Destuff circuit for asynchronous digital signals | |
| JP3044853B2 (ja) | デスタッフ回路 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| JP4476266B2 (ja) | デマッピング方法および回路 | |
| JP4355383B2 (ja) | データ蓄積量監視装置 | |
| KR950006087B1 (ko) | 가변길이부호 복호기의 출력 안정화 시스템 | |
| JPH05130064A (ja) | デスタツフ回路 | |
| JPH1070525A (ja) | タイミング再生回路 | |
| JP2007524893A (ja) | 非同期ジッタ削減手法 | |
| JPH0548562A (ja) | デイジタルデータ送信装置及びそれを用いた送受信システム | |
| KR0177732B1 (ko) | 동기식 광 네트워크의 포인터 스터핑 처리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |