JP4685131B2 - クロック偏差変化時の移動平均演算処理方法 - Google Patents

Description

本発明は、光伝送システム等における高速伝送信号の処理において、例えばクライアントデータをフレーム形式にマッピングする際に、マッピングに必要な入力クロックと出力クロックの偏差の検出精度を高く維持しながら、クロック偏差変化時のマッピング量調整の出力クロックの応答速度を改善することが可能なクロック偏差変化時の移動平均演算処理方法に関する。

現在、光伝送システムにおいては、例えば特許文献１に記載されているように、波長分割多重方式が採用されており、ディジタル信号を経済的に目的地へ伝送するために、複数の低速ディジタル信号を時分割多重して１つの高速ディジタル信号（高速伝送信号ともいう）を形成し、この高速伝送信号を光ファイバへ伝送することが行われている。

複数の低速ディジタル信号を時分割多重するためには、各低速ディジタル信号の周波数が正確に一致していることが必要であるため、スタッフ同期方式等により各低速ディジタル信号の周波数を同期させている。スタッフ同期方式では、受信側でクライアントデータである低速ディジタル信号をフレーム形式にマッピングする際に、各低速ディジタル信号の周波数の同期を採るために、情報成分の無いスタッフパルスを挿入するスタッフ処理を行う。受信側でフレーム形式の信号をデマッピングしてクライアントデータを復元する際に、スタッフパルスを除去するデスタッフ処理を行う。

また、送信側にて上記のマッピングを行う場合、一般的に、低速ディジタル信号から抽出したクロック成分をもとに書込クロックを生成し、この書込クロックでディジタル信号をフレーム形式にマッピングするためにバッファメモリに書き込み、この書き込まれたディジタル信号を発振器から発振される読出クロックで読み出すようになっている。
特許３５２９７１３号公報

上述したように、低速ディジタル信号をフレーム形式にマッピングする場合、マッピングのために低速ディジタル信号から抽出した書込クロック（入力クロック）と、発振器から出力される読出クロック（出力クロック）とが非同期であるため、それら入力クロックと出力クロックとの偏差（クロック偏差）を検出してマッピング量を調整する必要がある。安定したマッピングを行うためには、クロック偏差の検出精度を高める必要があるが、これは、過去の複数のクロック偏差検出値の移動平均を演算（移動平均演算処理）することで可能である。

しかし、過去（複数回）のクロック偏差の平均回数が多くなるほどに合計の偏差検出期間が増加するため、入力クロックへの出力クロックの応答速度が遅くなるという課題があった。

例えば、図１に示すクロック偏差に応じたデータ調整量であるＪＣ処理量と時間の相関図に示すように、入力クロックＣＫ１の位相が変化した場合に、クロック偏差を移動平均演算処理で求め、この結果に応じて出力クロックＣＫ２の位相を、入力クロックＣＫ１の位相に追従するように調整した場合、移動平均演算処理の平均演算数が多いと、出力クロックＣＫ２が入力クロックＣＫ１に追従する時間（応答時間）が遅くなってしまう。

前記課題を解決するために、本発明は、順次変化するクロック偏差の検出精度を高く維持しながら、クロック偏差変化時の入力クロックへの出力クロックの応答速度を速くすることを目的とする。

上記目的を達成するために、発明者らは、バッファメモリにディジタル信号を書き込んで読み出すことによりフレーム形式にマッピング、又はフレーム形式から分離するデマッピングを行う際に用いられるディジタル信号から抽出した書き込み用の入力クロックと、外部から入力された出力クロックとの偏差を一定期間に複数回検出し、この検出により順次得られるクロック偏差検出値の移動平均演算処理を、最新に検出されたクロック偏差検出値である最新クロック偏差検出値と、最新の検出の前に検出された１乃至は複数のクロック偏差検出値の総和である総和値とを比較し、この結果が小さい場合、等しい場合、大きい場合の各々の場合に応じて、最新クロック偏差検出値を用いた重み付けの演算を行い、この演算で得られた値を最新クロック偏差検出値に置き換えた後、上記の比較及び演算を繰り返し、最後に得られる最新クロック偏差検出値を、全てのクロック偏差検出値の検出数で除算して行うこととした。

具体的には、周波数が変化するディジタル信号から抽出したクロック成分をもとに入力クロックを生成し、この入力クロックで前記ディジタル信号をフレーム形式にマッピングするためにバッファメモリに書き込み、この書き込まれたディジタル信号を外部から入力された出力クロックで読み出す際に、前記入力クロックと前記出力クロックとの偏差を一定期間に複数回検出し、この検出により順次得られるクロック偏差検出値の移動平均演算処理を行うクロック偏差変化時の移動平均演算処理方法において、前記移動平均演算処理は、前記検出により順次得られるクロック偏差検出値のうち最新に検出されたクロック偏差検出値である最新クロック偏差検出値と、前記最新の検出の前に検出された１乃至は複数のクロック偏差検出値の総和である総和値とを比較し、前記最新クロック偏差検出値が前記総和値より小さい場合、等しい場合、及び大きい場合の各々の場合に応じて、前記最新クロック偏差検出値を用いた重み付けの演算を行い、この演算で得られた値を前記最新クロック偏差検出値に置き換えた後、この置き換え後の最新クロック偏差検出値を用いた前記比較並びに当該比較の結果に応じた前記演算を行うことを繰り返し、前記一定期間に複数回検出された全てのクロック偏差検出値を用いた前記演算後に得られる最新クロック偏差検出値を、前記全てのクロック偏差検出値の検出数で除算することを特徴とするクロック偏差変化時の移動平均演算処理方法である。

この方法によれば、ディジタル信号のマッピングを行う際に、複数のクロック偏差検出値を順次用いて移動平均値を順次求めてゆく過程で、従来のように順番に行うのではなく、最新クロック偏差検出値と、この前の１乃至は複数のクロック偏差検出値の総和値とを比較し、この結果に応じて最新クロック偏差検出値を用いた重み付けの演算を行い、この演算値を最新クロック偏差検出値に置き換えた後、同様に比較及び演算を繰り返し、最後に得られる最新クロック偏差検出値を、全てのクロック偏差検出値の検出数で除算して移動平均値を求めるようにした。このため、最終的に求められる平均値（上記最後に得られる最新クロック偏差検出値の平均値）に、より近い移動平均値を、従来方法よりも早い時間過程で求めることができる。この途中の過程で求められる移動平均値は、従来よりも短時間でクロック偏差を零に近づける処理を行うことができる。言い換えれば、一定期間のクロック偏差の変化時の入力クロックへの出力クロックの応答を速くすることができる。

更に、具体的には、フレーム形式のディジタル信号から抽出したクロック成分をもとに入力クロックを生成し、この入力クロックで前記フレーム形式のディジタル信号をデマッピングするためにバッファメモリに書き込んだ後、この書き込まれたフレーム形式のディジタル信号を外部から入力された出力クロックで読み出す際に、前記入力クロックと前記出力クロックとの偏差を一定期間に複数回検出し、この検出により順次得られるクロック偏差検出値の移動平均演算処理を行うクロック偏差変化時の移動平均演算処理方法において、前記移動平均演算処理は、前記検出により順次得られるクロック偏差検出値のうち最新に検出されたクロック偏差検出値である最新クロック偏差検出値と、前記最新の検出の前に検出された１乃至は複数のクロック偏差検出値の総和である総和値とを比較し、前記最新クロック偏差検出値が前記総和値より小さい場合、等しい場合、及び大きい場合の各々の場合に応じて、前記最新クロック偏差検出値を用いた重み付けの演算を行い、この演算で得られた値を前記最新クロック偏差検出値に置き換えた後、この置き換え後の最新クロック偏差検出値を用いた前記比較並びに当該比較の結果に応じた前記演算を行うことを繰り返し、前記一定期間に複数回検出された全てのクロック偏差検出値を用いた前記演算後に得られる最新クロック偏差検出値を、前記全てのクロック偏差検出値の検出数で除算することを特徴とするクロック偏差変化時の移動平均演算処理方法である。

この方法によれば、ディジタル信号のデマッピングを行う際に、複数のクロック偏差検出値を順次用いて移動平均値を順次求めてゆく過程で、従来のように順番に行うのではなく、最新クロック偏差検出値と、この前の１乃至は複数のクロック偏差検出値の総和値とを比較し、この結果に応じて最新クロック偏差検出値を用いた重み付けの演算を行い、この演算値を最新クロック偏差検出値に置き換えた後、同様に比較及び演算を繰り返し、最後に得られる最新クロック偏差検出値を、全てのクロック偏差検出値の検出数で除算して移動平均値を求めるようにした。このため、最終的に求められる平均値（上記最後に得られる最新クロック偏差検出値の平均値）に、より近い移動平均値を、従来方法よりも早い時間過程で求めることができる。この途中の過程で求められる移動平均値は、従来よりも短時間でクロック偏差を零に近づける処理を行うことができる。言い換えれば、一定期間のクロック偏差の変化時の入力クロックへの出力クロックの応答を速くすることができる。

本発明のクロック偏差変化時の移動平均演算処理方法は、前述した検出により順次得られるクロック偏差検出値のうち最新に検出されたクロック偏差検出値である最新クロック偏差検出値をＴ_ｎ（ｎは１以上の整数）とし、前記最新の検出の前に検出された１乃至は複数の当該複数を２ｎとし、前記総和値を（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）とした場合に、前記最新クロック偏差検出値Ｔ_ｎと前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）とを比較し、前記最新クロック偏差検出値Ｔ_ｎが前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）より小さい場合は、Ｔ_ｎ＋１＝Ｔ_ｎ×２＋１の演算を行い、前記最新クロック偏差検出値Ｔ_ｎが前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）と等しい場合は、Ｔ_ｎ＋１＝Ｔ_ｎ×２の演算を行い、前記最新クロック偏差検出値Ｔ_ｎが前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）より大きい場合は、Ｔ_ｎ＋１＝Ｔ_ｎ×２−１の演算を行い、この演算で得られた値Ｔ_ｎ＋１を前記最新クロック偏差検出値Ｔ_ｎに置き換えた後、この置き換え後の最新クロック偏差検出値Ｔ_ｎを用いた前記比較並びに当該比較の結果に応じた前記演算を行うことを繰り返し、前記一定期間に複数回検出された全てのクロック偏差検出値を用いた前記演算後に得られる最新クロック偏差検出値Ｔ_ｎ＋１を、前記全てのクロック偏差検出値の検出数２^ｎで除算することが望ましい。

この方法によれば、複数のクロック偏差検出値を順次用いて移動平均値を順次求めてゆく過程で、従来のように順番に行うのではなく、最新クロック偏差検出値Ｔ_ｎと、この前の１乃至は複数のクロック偏差検出値の総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）とを比較し、この結果に応じて最新クロック偏差検出値を用いた重み付けの演算を行い、この演算値を最新クロック偏差検出値に置き換えた後、同様に比較及び演算を繰り返し、最後に得られる最新クロック偏差検出値Ｔ_ｎ＋１を、全てのクロック偏差検出値の検出数２^ｎで除算して移動平均値を求めるようにした。このため、最終的に求められる平均値（例えば８／８）に、より近い移動平均値（５／８）は、従来方法では５回目に求められるが、本発明方法では、２回目といった、より早い時間過程で求めることができる。この途中の過程で求められる移動平均値（５／８）は、従来よりも短時間でクロック偏差を零に近づける処理を行うことができる。言い換えれば、一定期間のクロック偏差の変化時の入力クロックへの出力クロックの応答を速くすることができる。

また、具体的には、請求項１又は３に記載のクロック偏差変化時の移動平均演算処理方法で得られる移動平均値に応じてスタッフビットを挿入するスタッフ制御方法である。

この方法によれば、従来方法よりも早い演算過程で求められる移動平均値を用いてスタッフビットが挿入されるので、スタッフ処理の応答速度を早くすることができる。

更に、具体的には、請求項２又は３に記載のクロック偏差変化時の移動平均演算処理方法における前記デマッピングを行う際に、前記ディジタル信号からスタッフビットを除去するデスタッフ処理が行われた場合、このデスタッフ処理が起因する前記入力クロックの変動に応じた前記出力クロックとのクロック偏差検出値を用いて前記移動平均演算処理方法により移動平均演算処理を行うデスタッフ制御方法である。

この方法によれば、デスタッフ処理が実行された際の入力クロック変動による出力クロックとの偏差が検出された場合に、従来方法よりも早い演算過程で移動平均値が求められる。

本発明によれば、順次変化するクロック偏差の検出精度を高く維持しながら、クロック偏差変化時の入力クロックへの出力クロックの応答速度を速くすることができるクロック偏差変化時の移動平均演算処理方法を提供することができる。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態）
図２は、本発明の実施形態によるクロック偏差変化時の移動平均演算処理方法を適用した信号マッピング処理装置の構成を示すブロック図である。

この図２に示す信号マッピング処理装置１０は、バッファメモリ１１と、クロック抽出部１２と、移動平均演算処理機能１３ａを有するクロック偏差検出部１３とを備えて構成されている。図２では入力ディジタル信号からクロック抽出部１２によってクロックを抽出しているが、外部からのクロック入力でもよい。

バッファメモリ１１は、入力ディジタル信号をフレーム形式のディジタル信号に変換するために、入力クロックＣＫ１で書き込んで記憶し、この記憶されたディジタル信号を出力クロックＣＫ３で読み出して出力ディジタル信号とするための記憶装置である。

クロック抽出部１２は、周波数が変化する入力ディジタル信号からクロック成分を抽出し、この抽出されたクロック成分をもとに入力クロックＣＫ１を生成し、この入力クロックＣＫ１をバッファメモリ１１及びクロック偏差検出部１３へ出力するものである。

クロック偏差検出部１３は、図３に示す２^ｎ段のシフトレジスタ１７を備えており、クロック偏差を一定期間に複数回検出し、この検出されたクロック偏差検出値を順次保持しながら移動平均演算処理機能１３ａへ出力するようになっている。但し、シフトレジスタ１７に保持されるクロック偏差検出値のうちＳ_２ ^ｎは、一定期間内の最も古い検出値であり、シフトレジスタ１７の２^ｎ段目に保持されている。図３ではＳ_６まで具体例として数値で表しているが、シフトレジスタ１７の段数及び保持値を表す場合、ｎは０又は１以上の整数であるとする。

移動平均演算処理機能１３ａは、次に説明するように移動平均演算処理を行う。まず、図３のステップＦ１に示すように、シフトレジスタ１７から順次得られるクロック偏差検出値のうち最新に検出されたクロック偏差検出値Ｓ_１を最新クロック偏差検出値Ｔ_１とする。次に、最新クロック偏差検出値Ｔ_１と、最新の検出の前に検出された１乃至は複数２ｎ（ｎは１以上の整数）のクロック偏差検出値の総和である総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）とを比較する。

ここでは、ステップＦ２に示すように、最新クロック偏差検出値Ｔ_１と、この最新の検出の前に検出された１つのクロック偏差検出値Ｓ_２の総和値（Ｓ_２）とを比較する。この比較結果、最新クロック偏差検出値Ｔ_１が総和値Ｓ_２より小さい場合、即ちＴ_１＜Ｓ_２の場合は、Ｔ_２＝Ｔ_１×２＋１の演算を行う。また、最新クロック偏差検出値Ｔ_１が総和値Ｓ_２と等しい場合、即ちＴ_１＝Ｓ_２の場合は、Ｔ_２＝Ｔ_１×２の演算を行う。更に、最新クロック偏差検出値Ｔ_１が総和値Ｓ_２より大きい場合、即ちＴ_１＞Ｓ_２の場合は、Ｔ_２＝Ｔ_１×２−１の演算を行う。

次に、上記のステップＦ２の何れかの演算で得られた値Ｔ_２を最新クロック偏差検出値に置き換える。この後、ステップＦ３に示すように、最新クロック偏差検出値Ｔ_２と、この最新の検出の前に検出された２つのクロック偏差検出値Ｓ_３，Ｓ_４の総和値（Ｓ_３＋Ｓ_４）とを比較し、Ｔ_２＜（Ｓ_３＋Ｓ_４）の場合はＴ_３＝Ｔ_２×２＋１の演算、また、Ｔ_２＝（Ｓ_３＋Ｓ_４）の場合はＴ_３＝Ｔ_２×２の演算、更に、Ｔ_２＞（Ｓ_３＋Ｓ_４）の場合は、Ｔ_３＝Ｔ_２×２−１の演算を行う。

同様に、ステップＦ４に示すように、最新クロック偏差検出値Ｔ_ｎと、この最新の検出の前に検出された複数のクロック偏差検出値の総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）とを比較し、Ｔ_ｎ＜（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）の場合はＴ_ｎ＋１＝Ｔ_ｎ×２＋１の演算、また、Ｔ_ｎ＝（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）の場合はＴ_ｎ＋１＝Ｔ_ｎ×２の演算、更に、Ｔ_ｎ＞（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）の場合は、Ｔ_ｎ＋１＝Ｔ_ｎ×２−１の演算を行う。

このように比較、演算を繰り返して、ステップＦ５に示すように、一定期間に複数回検出された全てのクロック偏差検出値を用いた演算後に得られる最新クロック偏差検出値Ｔ_ｎ＋１を、全てのクロック偏差検出値の検出数２^ｎで除算して、クロック偏差検出値の平均値を求めるようになっている。

次に、このような構成の信号マッピング処理装置１０の動作を説明する。但し、クロック偏差検出部１３は、図４に示すように、８段のシフトレジスタ１７Ａを備えており、クロック偏差を一定期間に複数回検出し、この検出されたクロック偏差検出値Ｓ_１…Ｓ_８を順次保持しながら移動平均演算処理機能１３ａへ出力するようになっているとする。

周波数が変化する入力ディジタル信号が、クロック抽出部１２から出力される入力クロックＣＫ１によりバッファメモリ１１に書き込まれ、この書き込まれたディジタル信号が、外部から入力された出力クロックＣＫ３で読み出されてフレーム形式の出力ディジタル信号となる。

このマッピング処理の際、入力クロックＣＫ１の周波数と出力クロックＣＫ３の周波数とのクロック偏差を検出して、前記クロック偏差変化時の移動平均演算処理を行うことにより、マッピング量調整の応答速度を従来よりも改善することができる。

クロック偏差の変化は、クロック偏差検出部１３で一定期間に順次８回検出され、これら８つのクロック偏差検出値Ｓ_１…Ｓ_８がシフトレジスタ１７Ａに順次保持されながら移動平均演算処理機能１３ａへ出力される。ここで、８つのクロック偏差検出値Ｓ_１…Ｓ_８は、図５に示すように、全ての値が「０」から「１」に変化するものとする。

まず、図５の（ａ）行から（ｂ）行に示すように、シフトレジスタ１７Ａの保持値のクロック偏差検出値Ｓ_１が「０」から「１」に変化したものとする。
移動平均演算処理機能１３ａによる移動平均演算処理では、まず、図４のステップＦ１１において、シフトレジスタ１７Ａから順次得られるクロック偏差検出値Ｓ_１…Ｓ_８のうち最新に検出されたクロック偏差検出値Ｓ_１＝「１」が最新クロック偏差検出値Ｔ_１＝「１」とされる。

次に、ステップＦ１２において、最新クロック偏差検出値Ｔ_１＝「１」と、最新の検出の前に検出された１つのクロック偏差検出値Ｓ_２の総和値（Ｓ_２＝「０」）とが比較される。この比較結果は、Ｔ_１＞Ｓ_２なのでＴ_２＝Ｔ_１×２−１の演算が行われ、図５に示すようにＴ_２＝「１」が得られる。

次に、ステップＦ１３において、上記ステップＦ１２の演算で得られた値Ｔ_２＝「１」が最新クロック偏差検出値に置き換えられる。この後、最新クロック偏差検出値Ｔ_２＝「１」と、この最新の検出の前に検出された２つのクロック偏差検出値Ｓ_３＝「０」及びＳ_４＝「０」の総和値（Ｓ_３＋Ｓ_４＝「０」）とが比較される。この比較結果は、Ｔ_２＞（Ｓ_３＋Ｓ_４）なのでＴ_３＝Ｔ_２×２−１の演算が行われ、Ｔ_３＝「１」が得られる。

次に、ステップＦ１４において、上記ステップＦ１３の演算で得られた値Ｔ_３＝「１」が最新クロック偏差検出値に置き換えられ、この後、最新クロック偏差検出値Ｔ_３＝「１」と、この最新の検出の前に検出された４つのクロック偏差検出値Ｓ_５＝「０」、Ｓ_６＝「０」、Ｓ_７＝「０」、Ｓ_８＝「０」の総和値（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８＝「０」）とが比較される。この比較結果は、Ｔ_３＞（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８）なのでＴ_４＝Ｔ_３×２−１の演算が行われ、Ｔ_４＝「１」が得られる。

これらステップＦ１１〜Ｆ１４にて一定期間に複数回検出された全てのクロック偏差検出値Ｓ_１…Ｓ_８を用いた演算が行われたので、ステップＦ１５において、その演算後に得られた最新クロック偏差検出値Ｔ_４＝「１」が、全てのクロック偏差検出値Ｓ_１…Ｓ_８の検出数２^ｎ＝「８」で除算され、これによって、全てのクロック偏差検出値Ｓ_１…Ｓ_８の１回目の移動平均値＝「１／８」が求められる。

次に、（ｂ）行から（ｃ）行に示すように、シフトレジスタ１７Ａの保持値のクロック偏差検出値Ｓ_２が「０」から「１」に変化したものとする。
この場合、１５のステップＦ１１において、シフトレジスタ１７Ａから順次得られるクロック偏差検出値Ｓ_１…Ｓ_８のうち最新に検出されたクロック偏差検出値Ｓ_１＝「１」が最新クロック偏差検出値Ｔ_１＝「１」とされる。

次に、ステップＦ１２において、最新クロック偏差検出値Ｔ_１＝「１」と、最新の検出の前に検出された１つのクロック偏差検出値Ｓ_２の総和値（Ｓ_２＝「１」）とが比較される。この比較結果は、Ｔ_１＝Ｓ_２なのでＴ_２＝Ｔ_１×２の演算が行われ、Ｔ_２＝「２」が得られる。

次に、ステップＦ１３において、上記ステップＦ１２の演算で得られた値Ｔ_２＝「２」が最新クロック偏差検出値に置き換えられた後、最新クロック偏差検出値Ｔ_２＝「２」と、この最新の検出の前に検出された２つのクロック偏差検出値Ｓ_３＝「０」及びＳ_４＝「０」の総和値（Ｓ_３＋Ｓ_４＝「０」）とが比較される。この比較結果は、Ｔ_２＞（Ｓ_３＋Ｓ_４）なのでＴ_３＝Ｔ_２×２−１の演算が行われ、Ｔ_３＝「３」が得られる。

次に、ステップＦ１４において、上記ステップＦ１３の演算で得られた値Ｔ_３＝「３」が最新クロック偏差検出値に置き換えられた後、最新クロック偏差検出値Ｔ_３＝「３」と、この最新の検出の前に検出された４つのクロック偏差検出値Ｓ_５＝「０」、Ｓ_６＝「０」、Ｓ_７＝「０」、Ｓ_８＝「０」の総和値（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８＝「０」）とが比較される。この比較結果は、Ｔ_３＞（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８）なのでＴ_４＝Ｔ_３×２−１の演算が行われ、Ｔ_４＝「５」が得られる。

これらステップＦ１１〜Ｆ１４にて一定期間に複数回検出された全てのクロック偏差検出値Ｓ_１…Ｓ_８を用いた演算が行われたので、ステップＦ１５において、その演算後に得られた最新クロック偏差検出値Ｔ_４＝「５」が、全てのクロック偏差検出値Ｓ_１…Ｓ_８の検出数２^ｎ＝「８」で除算され、これによって、全てのクロック偏差検出値Ｓ_１…Ｓ_８の２回目の移動平均値＝「５／８」が求められる。

次に、（ｃ）行から（ｄ）行に示すクロック偏差検出値Ｓ_３が「０」から「１」に変化した場合においても、全てのクロック偏差検出値Ｓ_１…Ｓ_８の３回目の移動平均値＝「５／８」が求められる。

次に、（ｄ）行から（ｅ）行に示すようにクロック偏差検出値Ｓ_４が「０」から「１」に変化した場合、ステップＦ１１において、上記同様に最新に検出されたクロック偏差検出値Ｓ_１＝「１」が最新クロック偏差検出値Ｔ_１＝「１」とされる。

ステップＦ１２において、最新クロック偏差検出値Ｔ_１＝「１」と、最新の検出の前に検出された１つのクロック偏差検出値Ｓ_２の総和値（Ｓ_２＝「１」）とが比較され、Ｔ_１＝Ｓ_２の結果に応じたＴ_２＝Ｔ_１×２の演算が行われ、Ｔ_２＝「２」が得られる。

ステップＦ１３において、上記ステップＦ１２の演算で得られた値Ｔ_２＝「２」が最新クロック偏差検出値に置き換えられた後、最新クロック偏差検出値Ｔ_２＝「２」と、この最新の検出の前に検出された２つのクロック偏差検出値Ｓ_３＝「１」及びＳ_４＝「１」の総和値（Ｓ_３＋Ｓ_４＝「２」）とが比較される。この比較結果は、Ｔ_２＝（Ｓ_３＋Ｓ_４）なのでＴ_３＝Ｔ_２×２の演算が行われ、Ｔ_３＝「４」が得られる。

ステップＦ１４において、上記ステップＦ１３の演算で得られた値Ｔ_３＝「４」が最新クロック偏差検出値に置き換えられた後、最新クロック偏差検出値Ｔ_３＝「４」と、この最新の検出の前に検出された４つのクロック偏差検出値Ｓ_５＝「０」、Ｓ_６＝「０」、Ｓ_７＝「０」、Ｓ_８＝「０」の総和値（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８＝「０」）とが比較される。この比較結果は、Ｔ_３＞（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８）なのでＴ_４＝Ｔ_３×２−１の演算が行われ、Ｔ_４＝「７」が得られる。

ステップＦ１５において、最後に得られた最新クロック偏差検出値Ｔ_４＝「７」が、全てのクロック偏差検出値Ｓ_１…Ｓ_８の検出数２^ｎ＝「８」で除算され、これによって、全てのクロック偏差検出値Ｓ_１…Ｓ_８の４回目の移動平均値＝「７／８」が求められる。

次に、（ｅ）行から（ｈ）行に示すようにクロック偏差検出値Ｓ_５とＳ_６とＳ_７が「０」から「１」に変化した場合においても、全てのクロック偏差検出値Ｓ_１…Ｓ_８の５回目〜７回目の移動平均値＝「７／８」が求められる。

最後に、（ｈ）行から（ｉ）行に示すようにクロック偏差検出値Ｓ_８が「０」から「１」に変化した場合、ステップＦ１１〜Ｆ１３において、上記同様に最新クロック偏差検出値のＴ_１＝「１」、Ｔ_２＝「２」、Ｔ_３＝「４」が得られる。

ステップＦ１４において、上記で得られた値Ｔ_３＝「４」が最新クロック偏差検出値に置き換えられた後、最新クロック偏差検出値Ｔ_３＝「４」と、この最新の検出の前に検出された４つのクロック偏差検出値Ｓ_５＝「１」、Ｓ_６＝「１」、Ｓ_７＝「１」、Ｓ_８＝「１」の総和値（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８＝「４」）とが比較される。この比較結果は、Ｔ_３＝（Ｓ_５＋Ｓ_６＋Ｓ_７＋Ｓ_８）なのでＴ_４＝Ｔ_３×２の演算が行われ、Ｔ_４＝「８」が得られる。

ステップＦ１５において、最後に得られた最新クロック偏差検出値Ｔ_４＝「８」が、全てのクロック偏差検出値Ｓ_１…Ｓ_８の検出数２^ｎ＝「８」で除算され、これによって、全てのクロック偏差検出値Ｓ_１…Ｓ_８の８回目の移動平均値＝「８／８」が求められる。

このように、本実施形態のクロック偏差変化時の移動平均演算処理方法を適用した信号マッピング処理装置１０によれば、次のような効果が得られる。

例えば、クロック偏差が一定期間に例えば８回検出され、この検出されたクロック偏差検出値Ｓ_１…Ｓ_８が全て「０」から「１」に変化した場合、従来の移動平均演算処理方法であれば、演算で順次得られる平均値が「０／８」、「１／８」、「２／８」、「３／８」、「４／８」、「５／８」、「６／８」、「７／８」、「８／８」と変化する。

しかし、本実施形態の移動平均演算処理機能１３ａによる移動平均演算処理では、演算で順次得られる平均値が「０／８」、「１／８」、「５／８」、「５／８」、「７／８」、「７／８」、「７／８」、「７／８」、「８／８」と変化する。

この結果から判るように、本実施形態の移動平均演算処理方法では、平均値が「１」になるまでの演算時間は従来方法と変わらないが、従来方法において平均値を「０／８」から「２／８」に変化させるまでの２回目の演算時間で、従来では５回目までの演算時間が掛かる「５／８」に変化させることができる。従って、一定期間のクロック偏差の変化時の応答を速くすることができる。

本実施形態のクロック偏差変化時の移動平均演算処理方法によれば、順次変化するクロック偏差の検出精度を高く維持しながら、クロック偏差変化時の入力クロックＣＫ１への出力クロックＣＫ３の応答速度を速くすることができる。このため、入力ディジタル信号を入力クロックＣＫ１でバッファメモリ１１にフレーム形式で書き込み、この書き込まれたディジタル信号を出力クロックＣＫ３で読み出すマッピング処理の応答速度を改善することができる。

上記ではマッピング処理への適用について説明したが、デマッピング処理に適用することも可能である。即ち、デマッピングでは、フレーム形式のディジタル信号から抽出したクロック成分をもとに入力クロックを生成し、この入力クロックでフレーム形式のディジタル信号をバッファメモリに書き込んだ後、この書き込まれたフレーム形式のディジタル信号を外部から入力された出力クロックで読み出して元のディジタル信号を復元する。この場合にも、上述と同様にクロック偏差変化時の移動平均演算処理方法を適用することができる。

（実施例）
次に、上述した実施形態のクロック偏差変化時の移動平均演算処理方法を、波長分割多重（ＷＤＭ）方式の光伝送システムに適用した場合の実施例を説明する。
図６は本実施形態のクロック偏差変化時の移動平均演算処理方法を適用した送信側のスタッフ同期多重変換装置のブロック構成図、図７は本実施形態のクロック偏差変化時の移動平均演算処理方法を適用した受信側のスタッフ同期多重分離装置のブロック構成図である。

但し、光伝送システムは、図８に示す信号形式及びＳＤＨ（同期デジタルハイアラーキ）フレームフォーマットの信号を伝送するものとする。即ち、ＳＤＨインタフェースを持つルータ２１の内部でＰｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ−Ｐｒｏｔｏｃｏ１（以降、「Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ−Ｐｒｏｔｏｃｏ１」を「ＰＰＰ」と略記する）等を用いて、ＩＰ（インターネットプロトコル）−ＮＷ（ネットワーク）中のパケット２２を、ＳＤＨ−ＮＷのフレームフォーマットのバーチャルコンテナに対応させてマッピングすることによりクライアントペイロードを構成し、これにＰＯＨ（パスオーバーヘッド）を付与して符号２２ａで示すようにＳＤＨフレーム２３に格納する。

この格納と共に、ＳＤＨフレーム２３の先頭位置を示すポインタ２３ＰをＳＯＨ（セクションオーバーヘッド）に挿入してフレーム位相を示す。このように構成される複数のＳＤＨフレーム２３をＷＤＭ部２４で波長多重する構成となっている。

このような光伝送システムにおいては、ディジタル信号を経済的に目的地へ伝送するために、複数の低速ディジタル信号を時分割多重して１つの高速ディジタル信号（高速伝送信号ともいう）を形成し、この高速伝送信号を光ファイバへ伝送する。複数の低速ディジタル信号を時分割多重するためには、各低速ディジタル信号の周波数が正確に一致していることが必要である。各低速ディジタル信号の周波数を同期させる方式には、スタッフ同期方式と網同期方式とがある。

スタッフ同期方式の原理を説明しておく。図９（ａ）及び（ｄ）に示すように、まず、波形の周波数ｆ_ｉ，ｆ_ｊを有する各低速ディジタル信号を一時記憶し、（ｂ）及び（ｃ）に示すように、全ての低速ディジタル信号の周波数ｆ_ｉ，ｆ_ｊより若干高い周波数ｆ_０で読み出す。更に、必要に応じて、その周波数ｆ_０と各低速ディジタル信号の周波数ｆ_ｉ，ｆ_ｊとの差である各周波数差ｆ_０−ｆ_ｉ、ｆ_０−ｆ_ｊ等に相当し、且つ情報を持たない余分のパルスであるスタッフパルス２６を付加するスタッフ処理によって、各低速ディジタル信号を周波数ｆ_０に同期させる。

更に、その同期させた複数の低速ディジタル信号を時分割多重し、１つの高速ディジタル信号として伝送する。この際、スタッフパルス２６の付加についての情報を別に伝送することにより、受信側で、デスタッフ処理によってスタッフパルス２６を除去して元の低速ディジタル信号を復元する。

次に、図６に示すスタッフ同期多重変換装置によるスタッフ同期処理及び移動平均演算処理について説明する。
スタッフ同期多重変換装置３０は、クロック抽出部３１と、バッファメモリ３２と、タイミング発生部３３と、スタッフ制御部３４と、多重変換部３５と、前述した移動平均演算処理機能１３ａを有するクロック偏差検出部３６とを備えて構成されている。

クロック抽出部３１において、低速ディジタル信号からクロック成分を抽出し、バッファメモリ３２へデータを書き込むための書込クロックＷＣＫを生成する。低速ディジタル信号のデータは、書込クロックＷＣＫに応じてバッファメモリ３２に書き込まれる。外部から入力された出力クロックに応じてバッファメモリ３２に書き込まれた低速ディジタル信号が順次読出される。但し、書込クロックＷＣＫは、上記の入力クロックＣＫ１に対応し、読出クロックＲＣＫは出力クロックＣＫ３に対応する。

多重変換部３５では、読み出された低速ディジタル信号とスタッフパルスとが合成されて同期化信号が生成され、更に、複数の同期化信号が時分割多重されて高速ディジタル信号が生成される。
また、クロック偏差検出部３６においては、書込クロックＷＣＫと読出クロックＣＫ３との位相差が一定期間に複数回検出され、このクロック偏差検出値が移動平均演算処理機能１３ａへ出力される。移動平均演算処理機能１３ａでは、前述と同様の移動平均演算処理が行われることによって、書込クロックＷＣＫと読出クロックＣＫ３との移動平均値が求められ、この移動平均値がスタッフ制御部３４へ出力される。

このスタッフ同期方式では、本実施形態のクロック偏差変化時の移動平均演算処理方法によって、従来方法よりも早い演算過程で求められる移動平均値を用いてスタッフ処理が行われるので、スタッフ処理の応答速度を早くすることができる。

次に、図７示すスタッフ同期多重分離装置によるデスタッフ処理について説明する。
スタッフ同期多重分離装置４０は、多重分離部４１と、クロック抽出部４２と、バッファメモリ４３と、デスタッフ制御部４４と、移動平均演算処理機能１３ａを有する位相比較部４６、ＬＰＦ４７及び電圧制御発振部４８から成るＰＬＬ回路４５とを備えて構成されている。

多重分離部４１において、高速ディジタル信号である多重化信号が多重分離されて複数の同期化信号とされる。クロック抽出部４２において、同期化信号からクロック成分が抽出され、バッファメモリ４３への書込クロックＷＣＫが生成される。伝送フレーム中にスタッフパルスが存在する場合は、デスタッフ制御部４４によりスタッフパルス挿入位置で書込クロックＷＣＫが１ビット遅れさせられ、これによって、スタッフパルス挿入位置では書込クロックＷＣＫが出力されなくなるので、バッファメモリ４３にスタッフパルスは書き込まれない。つまり、スタッフパルスが除去されるデスタッフ処理が行われる。

このデスタッフ処理により書込クロックＷＣＫにはギャップが生じ、読出クロックＲＣＫと位相差が生じるが、ＰＬＬ回路４５で同期処理が行われ、読出クロックＲＣＫは書込クロックＷＣＫに応答する。即ち、デスタッフ処理でキャップが生じた書込クロックＷＣＫが位相比較部４６に入力されると、書込クロックＷＣＫと読出クロックＲＣＫとの位相差が一定期間に複数回検出され、このクロック偏差検出値が移動平均演算処理機能１３ａへ出力される。移動平均演算処理機能１３ａでは、前述と同様の移動平均演算処理が行われることによって、書込クロックＷＣＫと読出クロックＲＣＫとの移動平均値が短時間で求められ、この移動平均値である位相差に比例する電圧信号がＬＰＦ４７を介して電圧制御発振部４８へ出力される。

この処理によって、元の低速ディジタル信号の周波数と等しい読出クロックＲＣＫが再生され、この読出クロックＲＣＫに従ってデータがバッファメモリ４３から書き込まれた順に読み出され、低速ディジタル信号が復元される。このように、スタッフ同期方式によりディジタル信号の時分割多重化伝送を行うことができる。

次に、上述した網同期方式の原理を説明する。網同期方式とは、ネットワークの中における多重変換装置、交換機、端末装置等にネットワーク内の共通クロックを供給することにより、各装置の処理機能を簡略化し、ネットワークの経済性及び柔軟性の向上を図る方式である。ギガビット／秒領域までの全ての伝送速度における同期化を実現する多重化方式として、ＳＤＨが標準化されている。

図１０及び図１１はＳＤＨのＳＴＭ（同期転送モジュール）フレームを示す図である。ＳＴＭフレームは、ネットワーク運用保守用に定義されたセクションオーバーヘッド５１、ユーザー情報を格納するペイロード５２及びペイロード５２内のユーザー情報５４の先頭位置５５を指し示すポインタ５３から構成される。

ＳＤＨは網同期を前提としているが、情報の伝送に当たり、複数の電気通信事業者のネットワークを介することが必要で且つ各電気通信事業者のネットワークの共通クロック周波数が独立している場合にも安定した通信品質を提供するために、ポインタによるスタッフ同期機能が採用されている。

ポインタによる正スタッフ処理及び負スタッフ処理について、図１２及び図１３を参照して説明する。図１２及び図１３は、図１１と同様のＳＤＨのＳＴＭフレームを示す図である。

図１２に示すように、多重化される低速ディジタル信号の周波数がＳＴＭフレームのペイロードの周波数より若干低い場合は、ポインタ５６のポインタバイトの直後にスタッフバイト５７を挿入する正スタッフ処理を行う。

逆に図１３に示すように、多重化する低速ディジタル信号の周波数がＳＴＭフレームのペイロードの周波数より若干高い場合は、ポインタ５８の最後のバイトにユーザー情報５９を格納する負スタッフ処理を行う。また、多重化する低速ディジタル信号の周波数がＳＴＭフレームのペイロードの周波数と一致している場合は、スタッフ処理は行わない。上記のように正負スタッフ処理により周波数同期を行って同期ディジタル伝送を実施することにより、非同期ディジタル信号を安定した通信品質で時分割多重化して伝送を行っている。

本発明のクロック偏差検出方法は、波長分割多重方式等を採用した光伝送システムにおいて、クライアントデータをフレーム形式にマッピングする際に必要な入力クロックと出力クロックの偏差の検出精度を高く維持しながら、クロック偏差変化時の入力クロックへの出力クロックの応答速度を改善すること等に適用することができる。

ＪＣ処理量と時間の相関図である。 本発明の実施形態によるクロック偏差変化時の移動平均演算処理方法を適用した信号マッピング処理装置の構成を示すブロック図である。 クロック偏差検出部の２^ｎ段のシフトレジスタに保持されるクロック偏差検出値を用いた移動平均演算処理を説明するための図である。 クロック偏差検出部の８段のシフトレジスタに保持されるクロック偏差検出値を用いた移動平均演算処理を説明するための図である。 クロック偏差検出部の８段のシフトレジスタに保持されるクロック偏差検出値と、このクロック偏差検出値を用いた移動平均演算処理で求められる移動平均値を表す図である。 本実施形態のクロック偏差変化時の移動平均演算処理方法を適用した送信側のスタッフ同期多重変換装置の構成を示すブロック図である。 本実施形態のクロック偏差変化時の移動平均演算処理方法を適用した送信側のスタッフ同期多重分離装置の構成を示すブロック図である。 光伝送システムにおける信号形式及びＳＤＨフレームフォーマットを示す図である。 スタッフ同期方式の原理を説明するための波形図である。 ＳＤＨのＳＴＭフレームを示す第１の図である。 ＳＤＨのＳＴＭフレームを示す第２の図である。 ＳＤＨのＳＴＭフレームを示す第３の図である。 ＳＤＨのＳＴＭフレームを示す第４の図である。

符号の説明

１０：信号マッピング処理装置
１１，３２，４３：バッファメモリ
１２：クロック抽出部
１３，３６：クロック偏差検出部
４６：位相比較部
１３ａ：移動平均演算処理機能
１５：ＬＰＦ
１６，４８：電圧制御発振部
１７，１７Ａ：シフトレジスタ
２１：ルータ
２２：パケット
２２ａ：ＳＤＨのクライアントペイロード
２３：ＳＤＨフレームフォーマット
２３Ｐ，５３，５６，５８：ポインタ
２４：ＷＤＭ部
２６：スタッフパルス
３０：スタッフ同期多重変換装置
３１，４２：クロック抽出部
３３：タイミング発生部
３４：スタッフ制御部
３５：多重変換部
４０：スタッフ同期多重分離装置
４１：多重分離部
４４：デスタッフ制御部
４７：低域通過フィルタ
５１：セクションオーバーヘッド
５２：ペイロード
５４，５９：ユーザー情報
５５：ユーザー情報の先頭位置
５７：スタッフバイト
ＣＫ１：入力クロック
ＣＫ２，ＣＫ３：出力クロック
ＷＣＫ：書込クロック
ＲＣＫ：読出クロック

Claims (5)

1. 周波数が変化するディジタル信号から抽出したクロック成分をもとに入力クロックを生成し、この入力クロックで前記ディジタル信号をフレーム形式にマッピングするためにバッファメモリに書き込み、この書き込まれたディジタル信号を外部から入力された出力クロックで読み出す際に、前記入力クロックと前記出力クロックとの偏差を一定期間に複数回検出し、この検出により順次得られるクロック偏差検出値の移動平均演算処理を行うクロック偏差変化時の移動平均演算処理方法において、
   前記移動平均演算処理は、
   前記検出により順次得られるクロック偏差検出値のうち最新に検出されたクロック偏差検出値である最新クロック偏差検出値と、前記最新の検出の前に検出された１乃至は複数のクロック偏差検出値の総和である総和値とを比較し、前記最新クロック偏差検出値が前記総和値より小さい場合、等しい場合、及び大きい場合の各々の場合に応じて、前記最新クロック偏差検出値を用いた重み付けの演算を行い、この演算で得られた値を前記最新クロック偏差検出値に置き換えた後、この置き換え後の最新クロック偏差検出値を用いた前記比較並びに当該比較の結果に応じた前記演算を行うことを繰り返し、前記一定期間に複数回検出された全てのクロック偏差検出値を用いた前記演算後に得られる最新クロック偏差検出値を、前記全てのクロック偏差検出値の検出数で除算することを特徴とするクロック偏差変化時の移動平均演算処理方法。
2. フレーム形式のディジタル信号から抽出したクロック成分をもとに入力クロックを生成し、この入力クロックで前記フレーム形式のディジタル信号をデマッピングするためにバッファメモリに書き込んだ後、この書き込まれたフレーム形式のディジタル信号を外部から入力された出力クロックで読み出す際に、前記入力クロックと前記出力クロックとの偏差を一定期間に複数回検出し、この検出により順次得られるクロック偏差検出値の移動平均演算処理を行うクロック偏差変化時の移動平均演算処理方法において、
   前記移動平均演算処理は、
   前記検出により順次得られるクロック偏差検出値のうち最新に検出されたクロック偏差検出値である最新クロック偏差検出値と、前記最新の検出の前に検出された１乃至は複数のクロック偏差検出値の総和である総和値とを比較し、前記最新クロック偏差検出値が前記総和値より小さい場合、等しい場合、及び大きい場合の各々の場合に応じて、前記最新クロック偏差検出値を用いた重み付けの演算を行い、この演算で得られた値を前記最新クロック偏差検出値に置き換えた後、この置き換え後の最新クロック偏差検出値を用いた前記比較並びに当該比較の結果に応じた前記演算を行うことを繰り返し、前記一定期間に複数回検出された全てのクロック偏差検出値を用いた前記演算後に得られる最新クロック偏差検出値を、前記全てのクロック偏差検出値の検出数で除算することを特徴とするクロック偏差変化時の移動平均演算処理方法。
3. 前記検出により順次得られるクロック偏差検出値のうち最新に検出されたクロック偏差検出値である最新クロック偏差検出値をＴ_ｎ（ｎは１以上の整数）とし、前記最新の検出の前に検出された１乃至は複数の当該複数を２ｎとし、前記総和値を（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）とした場合に、前記最新クロック偏差検出値Ｔ_ｎと前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）とを比較し、前記最新クロック偏差検出値Ｔ_ｎが前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）より小さい場合は、Ｔ_ｎ＋１＝Ｔ_ｎ×２＋１の演算を行い、前記最新クロック偏差検出値Ｔ_ｎが前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）と等しい場合は、Ｔ_ｎ＋１＝Ｔ_ｎ×２の演算を行い、前記最新クロック偏差検出値Ｔ_ｎが前記総和値（Ｓ_２ ^{（ｎ-１）} _＋１＋…＋Ｓ_２ ^ｎ）より大きい場合は、Ｔ_ｎ＋１＝Ｔ_ｎ×２−１の演算を行い、この演算で得られた値Ｔ_ｎ＋１を前記最新クロック偏差検出値Ｔ_ｎに置き換えた後、この置き換え後の最新クロック偏差検出値Ｔ_ｎを用いた前記比較並びに当該比較の結果に応じた前記演算を行うことを繰り返し、前記一定期間に複数回検出された全てのクロック偏差検出値を用いた前記演算後に得られる最新クロック偏差検出値Ｔ_ｎ＋１を、前記全てのクロック偏差検出値の検出数２^ｎで除算することを特徴とする請求項１又は２に記載のクロック偏差変化時の移動平均演算処理方法。
4. 請求項１又は３に記載のクロック偏差変化時の移動平均演算処理方法で得られる移動平均値に応じてスタッフビットを挿入するスタッフ制御方法。
5. 請求項２又は３に記載のクロック偏差変化時の移動平均演算処理方法における前記デマッピングを行う際に、前記ディジタル信号からスタッフビットを除去するデスタッフ処理が行われた場合、このデスタッフ処理が起因する前記入力クロックの変動に応じた前記出力クロックとのクロック偏差検出値を用いて前記移動平均演算処理方法により移動平均演算処理を行うデスタッフ制御方法。

Images