KR0177732B1 - 동기식 광 네트워크의 포인터 스터핑 처리방법 - Google Patents

동기식 광 네트워크의 포인터 스터핑 처리방법 Download PDF

Info

Publication number
KR0177732B1
KR0177732B1 KR1019940032960A KR19940032960A KR0177732B1 KR 0177732 B1 KR0177732 B1 KR 0177732B1 KR 1019940032960 A KR1019940032960 A KR 1019940032960A KR 19940032960 A KR19940032960 A KR 19940032960A KR 0177732 B1 KR0177732 B1 KR 0177732B1
Authority
KR
South Korea
Prior art keywords
stuffing
read
pointer
signal
opposite direction
Prior art date
Application number
KR1019940032960A
Other languages
English (en)
Other versions
KR960027845A (ko
Inventor
박병창
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940032960A priority Critical patent/KR0177732B1/ko
Publication of KR960027845A publication Critical patent/KR960027845A/ko
Application granted granted Critical
Publication of KR0177732B1 publication Critical patent/KR0177732B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 동기식 광 네트워크에 관한 것으로, 특히 동기식 디지털 계위(Synchronous Digital Hierarchy : 이하 SDH라 약칭함) 프레임의 포인터 스터핑(Pointer Stuffing) 발생 횟수를 감소시켜 ADM(Add Drop Multiplexer)에 적당하도록 한 동기식 광 네트워크의 포인터 스터핑 처리 방법에 관한 것이다.
종래의 포인터 스터핑 장치는 일단 한방향으로 스터핑이 발생되면 아날로그적으로 반대방향으로 임계값이 근접해 있게되며, 이로인해 지터(Jitter)만 있으면 반대방향으로 스터핑을 발생하게 되는 문제점이 있었다.
따라서 본 발명은 기록신호와 판독신호를 비교하여 차값을 산출하고 그 차값과 설정된 최대/최소 임계값과를 비교하여 대소유무로 스터핑을 발생토록 하여 반대방향의 스터핑 발생을 억제토록 함으로써 전술한 바와 같은 종래 기술의 제반 문제점을 해결하였다.

Description

동기식 광 네트워크의 포인터 스터핑 처리 방법
제1도는 종래 및 본 발명에 적용되는 포인터 스터핑 장치 구성도.
제2도는 종래 포인터 처리시 문제점을 설명하기 위한 설명도.
제3도는 본 발명에 따른 스터핑 발생상태를 설명하기 위한 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기록신호 발생부 2 : 판독신호 발생부
3 : 레지스터 4 : 비교부
본 발명은 동기식 광 네트워크(SONET)에 관한 것으로, 특히 동기식 디지털 계위(Synchronous Digital Hierarchy : 이하 SDH라 약칭함) 프레임의 포인터 스터핑(Pointer Stuffing) 발생 횟수를 감소시켜 ADM(Add Drop Multiplexer)에 적당하도록 한 동기식 광 네트워크의 포인터 스터핑 처리 방법에 관한 것이다.
통상, SDH 프레임의 페이로드(Payload)는 SDH 프레임과 별개의 속도로 동작하도록 설계되어 있다.
이를 위해 SDH 프레임에 포인터라는 이름의 바이트를 두어 프레임내의 위치를 포인터가 지정하여 페이로드의 속도에 따라서 포인터값을 가감하여 페이로드를 SDH 프라임에 동기시킨다.
상기 포인터 값을 가감시키는 것을 스터핑이라 하며, 여기서 포인터값을 증가시키는 것을 정스터핑(Positive Stuffing)라 부르고, 포인터값을 감소시키는 것을 부스터핑(Negative Stuffing)라 부른다.
포인터를 처리하기 위해서는 선입선출(First in First out : FIFO)에 페이로드인 VC-N을 입력시킨후 수신 클럭으로 판독하면 버퍼의 상태에 따라서 정스터핑, 부스터핑 및 포인터값의 유지의 동작을 결정할 수 있다.
상기와 같은 포인터 스터핑 처리 방식을 적용한 종래의 포인터 스터핑 장치는 첨부한 도면 제1도에 도시된 바와 같이, 수신되는 클럭(VC-N Byte clock)을 카운팅하여 기록신호(WAD)를 발생하는 기록신호 발생부(1)와, 판독 인에이블(Read-en)신호에 따라 판독 바이트 클럭(Read Byte clock)을 카운팅하여 판독신호(RED)를 발생하는 판독신호 발생부(2)와, 상기 기록/판독 신호 발생부(1)(2)에서 각각 얻어지는 기록/판독신호(WAD/RAD)에 따라 수신되는 바이트단위의 데이터(VC-N data)를 기록함과 아울러 판독하여 출력하는 레지스터(3)와, 상기 기록/판독 신호 발생부(1)(2)에서 각각 얻어지는 기록/판독신호(WAD/RAD) 및 판독 바이트 클럭(Read Byte clock)을 프레임 펄스(Frame Pulse)에 따라 비교하여 정스터핑 또는 부스터핑 또는 포인터값 유지를 판별하는 비교부(4)로 구성되었다.
이와 같이 구성된 종래 포인터 스터핑 장치의 동작을 설명하면 다음과 같다.
먼저, 기록신호 발생부(1)는 수신되는 클럭(Read Byte clock)을 카운팅하여 기록 신호(WAD)를 발생하여 레지스터(3) 및 비교부(4)에 각각 입력시킨다.
여기서 포인터는 바이트 단위의 스터핑을 하므로 수신되는 클럭도 바이트 클럭을 이용한다.
아울러 판독신호 발생부(2)는 판독 인에이블(Read-en)신호가 하이일때 상기 수신되는 판독 바이트 클럭(Read Byte clock)을 카운팅하여 판독신호(RAD)를 발생하여 상기 레지스터(2) 및 비교부(4)에 각각 입력시키게 된다.
여기서 판독 신호 발생부(2)는 판도 인에이블(Read-en)신호가 하이일때 상기 판독 바이트 클럭(Read Byte clock)이 하이에서 로우로 천이되면 판독신호를 하나씩 증가시키는 동작으로 행하게 된다.
한편, 상기와 같이 레지스터(3)에 기록/판독 신호 발생부(1)(2)로부터 각각 얻어 지는 기록/판독신호(WAD/RAD)가 인가되면 레지스터(3)는 기록신호가 하이일때 수신되는 바이트단위의 데이타(VC-N data)를 기록하고, 상기 판독신호가 하이일때 기록된 데이터를 판독하여 판독데이타(Read-Data)로 출력시키게 된다.
또한, 비교부(4)는 상기 기록/판독 신호 발생부(1)(2)에서 각각 얻어지는 기록/판독신호(WAD/RAD)가 인가되면 프레임 펄스(Frame Pulse)가 하이일때 상기 기록/판독 신호(WAD/RAD)를 비교한다.
이후 상기 비교한 두 신호의 차값과 기준으로 설정된 임계값과를 비교하여 그 결과 상기 차값이 설정된 임계값보다 클 경우 부스터핑으로 선언하여 판독 인에이블 신호(Read-en)가 정상보다 하이가 하나더 많게하여 판독을 정상보다 한클럭 빠르게 하도록 한다.
아울러 상기 비교결과 차값이 설정된 임계값보다 작을 경우에는 정스터핑으로 선언하여 상기한 판독 인에이블 신호(Read-en)가 정상보다 한 클럭만큼 로우가되도록 하여 판독을 정상보다 한클럭 늦게 하도록 한다.
그리고 상기 비교결과 차값과 설정된 임계값이 동일할때는 포인터값을 유지하도록 하여 판독 인에이블신호가 정상적으로 발생토록 선언하게 된다.
그러나 이와 같은 종래의 포인터 스터핑 장치는 일단 한방향으로 스터핑이 발생되면 아날로그적으로 반대방향으로 임계값이 근접해 있다.
이로인해 지터(Jitter)만 있으면 반대방향으로 스터핑이 발생되는 문제점이 있었다.
즉, 제2도의 (a)와 같이 현프레임에서 부스터핑이 발생되면 제2도의 (b)처럼 다음 프레임에서는 약간의 지터만 있으면 정스터핑이 발생하게 되어 스터핑 발생 횟수가 증가하게 되는 문제점이 있게 되는 것이다.
따라서 본 발명은 상기와 같은 종래 스터핑 발생장치의 제반 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동기식 디지털 계위(Synchronous Digital Hierarchy : 이하 SDH라 약칭함) 프레임의 포인터 스터핑(Pointer Stuffing) 발생시 스터핑을 결정할 때 정상인 영역의 폭을 넓혀서 반대방향의 스터핑 발생 확률을 감소시켜 ADM(Add Drop Multiplexer)에 적당하도록 동기식 광 네트워크의 포인터 스터핑 처리 방법을 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위한 방법은 기록신호와 판독신호를 비교하여 차값을 산출하고 그 차값과 기준으로 설정된 최대/최소 임계값과를 비교하여 대소유무로 반대 방향의 스터핑 발생을 억제토록 하는 스터핑 발생 과정으로 이루어진다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
본 발명에 적용되는 포인터 스터핑 처리 장치는 제1도인 종래 포인터 스터핑 처리 장치와 동일하며, 여기서 비교부(4)내의 설정된 임계값만 최대/최소 임계값으로 설정한다.
이하, 본 발명의 작용, 효과를 첨부한 도면 제3도를 참조하여 설명하면 다음과 같다.
먼저, 종래와 같이 기록신호 발생부(1)는 수신되는 클럭(VC-N Byte clock)을 카운팅하여 기록신호(WAD)를 발생하여 레지스터(3) 및 비교부(4)에 각각 입력시킨다.
여기서 포인터는 바이트 단위의 스터핑을 하므로 수신되는 클럭도 바이트 클럭을 이용한다.
아울러 판독신호 발생부(2)는 판독 인에이블(Bead-en)신호가 하이일때 상기 수신되는 판독 바이트 클럭(Read Byte clock)을 카운팅하여 판독신호(RAD)를 발생하여 상기 레지스터(2) 및 비교부(4)에 각각 입력시키게 된다.
여기서 판독 신호 발생부(2)는 판독 인에이블(Bead-en)신호가 하이일때 판독 바이트 클럭(Read Byte clock)이 하이에서 로우로 천이되면 판독신호를 하나씩 증가시키는 동작으로 카운팅을 행하게 된다.
한편, 상기와 같이 레지스터(3)에 기록/판독 신호 발생부(1)(2)로 부터 각각 얻어지는 기록/판독신호(WAD/RAD)가 인가되면 레지스터(3)는 기록신호가 하이일때 수신되는 바이트단위의 데이터(VC-N data)를 기록하고, 상기 판독신호가 하이일때 기록된 데이터를 판독하여 판독데이타(Read-Data)로 출력시키게 된다.
또한, 비교부(4)는 상기 기록/판독 신호 발생부(1)(2)에서 각각 얻어지는 기록/판독신호(WAD/RAD)가 인가되면 프레임 펄스(Frame Pulse)가 하이일때 상기 기록/판독 신호(WAD/RAD)를 비교한다.
이후 상기 비교한 두 신호의 차값과 기준으로 설정된 최대/최소 임계값과를 비교한다.
이 비교결과 상기 차값이 설정된 최대 임계값보다 클 경우 부스터핑으로 선언하여 판독 인에이블 신호(Read-en)가 정상보다 하이가 하나더 많게하여 판독을 정상보다 한클럭 빠르게 하도록 한다.
아울러 상기 비교결과 차값이 설정된 최소 임계값보다 작을 경우에는 정스터핑으로 선언하여 상기한 판독 인에이블 신호(Read-en)가 정상보다 한 클럭만큼 로우가되도록 하여 판독을 정상보다 한클럭 늦게 하도록 한다.
그리고 상기 비교결과 차값이 설정된 최대 및 최소 임계값 사이에 존재하게 되면 포인터값을 유지하도록 하여 판독 인에이블신호가 정상적으로 발생토록 선언하게 된다.
전술한 바와 같이 스터핑을 발생하게 되면 제3도에 도시한 (a)와 같이 부스터핑 발생하게 되면 버퍼상태는 (b)와 같이 된다.
즉, 실제 시간상의 차이가 (a)의 a점에서 최대 임계값보다 조금 크게 되면 부스터핑이 발생되며, 그 다음 프레임에서는 1바이트 만큼 기록신호와 판독신호의 차이가 감소된다.
이때 최대 임계값과 최소 임계값의 차이가 2이므로(제3도의 a참조) 지터가 1바이트 만큼 발생하지 않으면 반대방향으로는 제3도의 (b)와 같이 스터핑이 발생되지 않게 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 최대 임계값과 최소 임계값과의 차를 크게함으로써 스터핑 발생의 히스테리시스를 두어 현프레임의 일측방향에서 부스터핑이 발생될 경우 다음 프레임에서 반대방향으로 발생되는 스터핑수를 감소시킬수 있는 효과가 있다.

Claims (1)

  1. 기록신호와 판독신호를 비교하여 그 차값과 설정된 최대/최소 임계값과를 비교하여 대소유무로 스터핑을 발생할때 최소/최대 임계값의 차를 2이상두어 반대방향의 스터핑발생을 억제토록 하는 것을 특징으로 하는 동기식 광 네트워크의 포인터 스터핑 처리 방법.
KR1019940032960A 1994-12-06 1994-12-06 동기식 광 네트워크의 포인터 스터핑 처리방법 KR0177732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032960A KR0177732B1 (ko) 1994-12-06 1994-12-06 동기식 광 네트워크의 포인터 스터핑 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032960A KR0177732B1 (ko) 1994-12-06 1994-12-06 동기식 광 네트워크의 포인터 스터핑 처리방법

Publications (2)

Publication Number Publication Date
KR960027845A KR960027845A (ko) 1996-07-22
KR0177732B1 true KR0177732B1 (ko) 1999-05-15

Family

ID=19400462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032960A KR0177732B1 (ko) 1994-12-06 1994-12-06 동기식 광 네트워크의 포인터 스터핑 처리방법

Country Status (1)

Country Link
KR (1) KR0177732B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014077A (ko) * 2001-08-10 2003-02-15 최승국 판별 경계치 변조 방식의 포인터 조정 동기 장치

Also Published As

Publication number Publication date
KR960027845A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5404380A (en) Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames
US5757871A (en) Jitter suppression circuit for clock signals used for sending data from a synchronous transmission network to an asynchronous transmission network
JP2747077B2 (ja) フレーム同期回路
US6415006B2 (en) Reducing waiting time jitter
US5604773A (en) Desynchronizer and method for suppressing pointer jitter in a desynchronizer
US5461380A (en) Phase detector for elastic store
JPH04227142A (ja) 2つのディジタル信号のビット速度調整用回路配置
US5282206A (en) Synchronization circuit for establishing frame synchronism using pointers in a digital transmission system
JP2723699B2 (ja) Tu−3ポインター付替処理方式
KR0177732B1 (ko) 동기식 광 네트워크의 포인터 스터핑 처리방법
JP4168701B2 (ja) 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム
CA2090270A1 (en) Circuit arrangement for equalizing frequency and/or phase variations between an incoming and an outgoing signal
KR19990055985A (ko) 동기식 전송장치에 있어서 탄성 버퍼회로
JP2870273B2 (ja) デスタッフ回路
KR950006087B1 (ko) 가변길이부호 복호기의 출력 안정화 시스템
JPS5829113A (ja) デジタル信号処理装置の同期回路
JP3122801B2 (ja) ポインタ処理回路
KR0126854B1 (ko) 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치
KR100377505B1 (ko) 비트 리킹 방식의 지터 제어 회로
JP3140285B2 (ja) データレート変換装置
JP2842678B2 (ja) 位相情報転送方式
JP2630057B2 (ja) ディジタル同期網のデスタッフ回路
JP3102164B2 (ja) デスタッフ回路
KR0168920B1 (ko) 에스티엠-64 중계구간 오버헤드 다중화장치
JPH0661966A (ja) ディジタルスタッフ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111011

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee