JP4168701B2 - 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム - Google Patents
位相調整装置及びそれに用いる位相調整方法並びにそのプログラム Download PDFInfo
- Publication number
- JP4168701B2 JP4168701B2 JP2002240040A JP2002240040A JP4168701B2 JP 4168701 B2 JP4168701 B2 JP 4168701B2 JP 2002240040 A JP2002240040 A JP 2002240040A JP 2002240040 A JP2002240040 A JP 2002240040A JP 4168701 B2 JP4168701 B2 JP 4168701B2
- Authority
- JP
- Japan
- Prior art keywords
- phase adjustment
- vcs
- written
- frame
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 230000015654 memory Effects 0.000 claims description 86
- 230000002123 temporal effect Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 17
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は位相調整装置及びそれに用いる位相調整方法並びにそのプログラムに関し、特に複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３が多重された信号のうちの複数のＶＣ−３チャネルで構成されるバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）において、ポインタスタッフの発生に依存することなく、ディファレンシャルディレイを吸収する位相調整方法に関する。
【０００２】
【従来の技術】
上記のＶＣ−３が４８チャネル多重されたＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）−１６のフレームフォーマットを図１２に示す。ＳＴＭ−１６フレームは監視制御系のデータを転送するためのセクションオーバヘッド６００と、ペイロード６０４と、多重されたＶＣ−３の先頭を示すポインタ情報を格納するための領域６０１とから構成されている。
【０００３】
ペイロード６０４にはＶＣ−３（６０２−１〜６０２−４８）が４８チャネル多重され、各ＶＣ−３（６０２−１〜６０２−４８）については監視制御系のデータを転送するためのパスオーバヘッド６０５が設けられている。
【０００４】
複数のＶＣ−３（６０２−１〜６０２−４８）を１つのデータ転送領域として確保するものとして、バーチャルコンカチネーションがＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ）のＧ．７０７／Ｇ．７８３にて標準化されている。
【０００５】
例えば、３つのＶＣ−３をバーチャルコンカチネーションとして扱い（ＶＣ−３−３ｖ）、図１３におけるノード７１からノード７６に転送する場合について考える。個々のＶＣ−３は経路７０１〜７０３を用いて転送される場合があり、経由するノード７２〜７５の装置内遅延や経路長差による遅延によって、それぞれのＶＣ−３を受信するノード７６においては位相差が生じることになる。そのため、バーチャルコンカチネーションを終端するところで、この位相差を吸収する仕組みが必要となる。
【０００６】
バーチャルコンカチネーションでは上記の位相差を検出して処理を行うための仕組みとして、各ＶＣ−３のパスオーバヘッド６０５のＨ４バイト６０３に各ＶＣ−３の順序関係を示す番号であるＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）を格納している。
【０００７】
図１４はＨ４バイトに格納されているＭＦＩ値を示すものである。これら図１２〜図１４を参照してＳＤＨ／ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ／Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ ＮＥＴｗｏｒｋ）のポインタスタッフの概念について説明する。
【０００８】
図１３において、ノード７１とノード７６とが独立なクロックで動作する場合、すなわちノード７１，７６にそれぞれクロック源を持ち、そのクロックで動作する場合、クロック源の精度の違いによってわずかであるが、ノード７１，７６のクロック速度の違いが生じる。
【０００９】
このような場合にも、データを正常に転送することができるように、スタッフの領域６０６，６０７が設けられている。送信側のクロックが速い場合、受信側のクロックに乗せ換えを行った場合に、ＳＯＨ領域にあるスタッフ領域６０６をデータ領域として使用することによって１フレームで転送することができるバイト数を増加することで対応する。送信側のクロックが遅い場合、データ領域にあるスタッフ領域６０７をデータ領域として使用しないことによって、１フレームで転送することができるバイト数が少なくなることで対応している。
【００１０】
独立なクロックで動作する場合に、バーチャルコンカチネーションのディファレンシャルディレイをメモリによって吸収する場合、読出し側を一定の速度で読出すと、バッファのアンダフローやオーバフローを起こすことになる。読出し側を書込み側より速い速度で行うことによって、オーバフローが発生しないようにすることは可能であるが、アンダフローした場合に、どのタイミングから再び読出しを開始するかを認識する必要がある。
【００１１】
例えば、ＶＣ−３＃１〜ＶＣ−３＃３でバーチャルコンカチネーションが構成される場合、データ列をマッピングする側では、ＶＣ−３＃１・ＶＣ−３＃２・ＶＣ−３＃３の順番で１バイトずつデータをマッピングするため、復元する側では、ＶＣ−３＃１・ＶＣ−３＃２・ＶＣ−３＃３から１バイトずつデータを取り出す必要がある。
【００１２】
したがって、アンダフローが発生した場合、読出しを開始するタイミングはバーチャルコンカチネーションを構成するＶＣ−３を格納するメモリに少なくとも１バイト以上のデータが格納されている必要がある。すなわち、読出し側で常にメモリの中にデータが格納されているかどうかを認識しておく必要がある。このデータが格納されているかどうかを管理する方法として、位相調整用のメモリについて各ＶＣ−３に確保された領域の書込アドレスと読出アドレスを管理・比較する方法がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来の位相調整方法では、位相調整用のメモリについてＶＣ−３単位にデータが格納さているかどうかを書込みアドレスと読出しアドレスとによって常に判断し、バーチャルコンカチネーションを構成するＶＣ−３すべてにデータが格納されている場合に読出しを行う必要があるので、回路が複雑になり、その規模が大きくなるという問題がある。
【００１４】
また、位相調整用のメモリは、通常、外部メモリを使用して実現され、各ＶＣ−３のメモリ領域は書込みアドレスと読出しアドレスとによって管理されているので、多重されているＶＣ−３／ＶＣ−４の数やメモリの領域（アドレス）が大きいほど、回路が複雑化するとともに、その規模が大きくなる。
【００１５】
そこで、本発明の目的は上記の問題点を解消し、回路規模を増大させることなく、またＳＤＨにおけるポインタスタッフの発生に依存することなく、位相調整を行うことができる位相調整装置及びそれに用いる位相調整方法並びにそのプログラムを提供することにある。
【００１６】
【課題を解決するための手段】
本発明による位相調整装置は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整装置であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリと、前記位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理する管理手段と、前記管理手段で管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定する判定手段と、前記判定手段で前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出す読出し手段とを備えている。
【００１７】
本発明による他の位相調整装置は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整装置であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリと、前記複数のＶＣ毎に設けられかつ前記位相調整メモリから読出されたデータのうちの有効なデータのみを保持する保持手段と、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定する判定手段と、前記判定手段で前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出す読出し手段とを備えている。
【００１８】
本発明による位相調整方法は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理するステップと、その管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定するステップと、前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出すステップとを備えている。
【００１９】
本発明による他の位相調整方法は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリから読出されたデータのうちの有効なデータのみを前記複数のＶＣ毎に設けられた保持手段に保持するステップと、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定するステップと、前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出すステップとを備えている。
【００２０】
本発明による位相調整方法のプログラムは、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法のプログラムであって、コンピュータに、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理する処理と、その管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定する処理と、前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出す処理とを実行させている。
【００２１】
本発明による他の位相調整方法のプログラムは、複数のＶＣ（ＶｉｒｔｕａｌＣｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法のプログラムであって、コンピュータに、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリから読出されたデータのうちの有効なデータのみを前記複数のＶＣ毎に設けられた保持手段に保持する処理と、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定する処理と、前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出す処理とを実行させている。
【００２２】
すなわち、本発明の位相調整装置は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３またはＶＣ−４で１つの帯域を提供するようなバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）を用いてデータを伝送する場合に、経路長差等から発生するディファレンシャルディレイを、ポインタスタッフの発生に依存することなく、吸収可能としたことを特徴とする。
【００２３】
より具体的に説明すると、本発明の位相調整装置では、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部が受信したデータのフレーム先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する。
ＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）検出部は上記の検出したＶＣ−３の先頭から固定位置にあるＨ４バイトに格納されたＭＦＩ値を検出する。ＭＦＩ同期管理部はＭＦＩ検出部で検出されたＭＦＩ値について、同期状態の管理を行う。位相調整部はバーチャルコンカチネーションを構成するすべてのＶＣ−３についてＭＦＩ同期管理部において同期が確立した時に、一番早く到着しているＶＣ−３を決定する。
【００２４】
書込み制御部はＳＤＨ終端処理部から通知されるデータ及びＳＯＨ/ ＰＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ／Ｐａｔｈ Ｏｖｅｒ Ｈｅａｄ）以外の領域を示す信号と位相調整部から通知される書込み許可信号とを基に、書込みが許可されているＶＣ−３についてＳＯＨ/ ＰＯＨ以外のデータ領域について位相調整メモリに書込む。書込みフレーム管理部では各ＶＣ−３単位に位相調整メモリに書込まれたフレームのＭＦＩ値の管理を行う。
【００２５】
読出し制御部は書込みフレーム管理部で管理されているＭＦＩ値と、バーチャルコンカチネーションを構成するＶＣ−３情報とから、バーチャルコンカチネーションを構成するすべてのＶＣ−３に関して書込みが完了したフレームについて読出しを行う。すべてのＶＣ−３について書込みが完了していない場合には、読出しを行わず、同一のＭＦＩ値を持ったすべてのフレームの書込みが完了するまで読出しを行わない。フレームの読出しが完了すると、書込みフレーム管理部で管理されている書込みが完了したＭＦＩ値を再び参照し、次のフレームの読出しを行うかどうかを決定する。
【００２６】
書込みフレーム管理部において、位相調整メモリに書込まれたフレームのＭＦＩ値を管理し、バーチャルコンカチネーションを構成するすべてのＶＣ−３において書込みが完了したフレームについて、フレーム単位に読出しを行うことによって、ポインタスタッフの発生に依存することなく、ディファレンシャルディレイを吸収することが可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による位相調整装置の構成を示すブロック図である。図１において、位相調整装置１はＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部１１と、ＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）検出部１２と、ＭＦＩ同期管理部１３と、位相調整部１４と、書込み制御部１５と、位相調整メモリ１６と、書込みフレーム管理部１７と、読出し制御部１８と、記録媒体１９とから構成されている。
【００２８】
ＳＤＨ終端処理部１１はバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）を構成するＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３の時間的な並びを管理するためのＭＦＩ情報を検出するために、受信したデータからフレームの先頭を検出し、ポインタ情報から多重されたＶＣ−３の先頭を検出する。
【００２９】
ＭＦＩ検出部１２は多重されたＶＣ−３の先頭情報から固定位置にあるＨ４バイトからＭＦＩ値を検出する。ＭＦＩ同期管理部１３はＭＦＩ値の連続性を判定してＭＦＩの同期を管理する。位相調整部１４は検出されたＭＦＩ値を基にバーチャルコンカチネーションを構成するＶＣ−３における基準ＶＣ−３を検出する。書込制御部１５は位相調整部１４からの書込み許可信号１０２とデータの有効/ 無効情報１０１とを基に位相調整メモリ１６へ書込みを行う。
【００３０】
書込みフレーム管理部１７は書込み制御部１５によって書込まれたフレームをＶＣ−３単位に管理し、バーチャルコンカチネーションを構成するすべてのＶＣ−３が書込まれたフレームについて読出し許可を生成する。読出し制御部１８は読出し許可にしたがって位相調整メモリ１６からデータを読出す。記録媒体１９はコンピュータ （図示せず）で実行可能なプログラムを格納しており、コンピュータがそのプログラムを実行することで、上述した各部の処理が実現される。
【００３１】
図２は図１の書込みフレーム管理部１７の構成を示すブロック図である。図２において、書込みフレーム管理部１７は書込みフレーム判定手段２１と、書込みフレーム管理手段２２と、読出し判定手段２３と、ＶＣ構成設定２４とから構成されている。
【００３２】
書込みフレーム判定手段２１は書込み制御部１５において、位相調整メモリ１６に書込まれたフレームのＭＦＩ値の情報を基にフレームが書込まれたかどうかを判定する。書込みフレーム管理手段２２は書込みフレーム判定手段２１で書込まれたと判定されたフレームのＭＦＩ値を管理する。読出判定手段２３はバーチャルコンカチネーションを構成するＶＣ構成設定２４を基に読出し可能なフレームを判定する。
【００３３】
図３は図１の位相調整メモリ１６の構成例を示す図である。図３においては、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）−１６にＶＣ−３が４８多重されている場合の位相調整メモリ１６の構成例を示している。位相調整メモリ１６はＶＣ−３（＃１〜＃４８）２０１−１〜２０１−４８に分割され、各分割されたメモリ領域はＮフレーム分のデータを格納する領域［ＭＦＩ＃（Ｍ×Ｎ）用〜ＭＦＩ＃（Ｍ×Ｎ＋Ｎ−１）用］２０２−１〜２０２−Ｎに分割されている。
【００３４】
図４は図１のＳＤＨ終端処理部１１から渡されるデータを示す図である。図４において、各ＶＣ−３（＃１，＃２）はＳＤＨフレームにおいて異なるポインタ値を持っているため、ＶＣ−３の先頭バイト（Ｊ１バイト）３０１はＳＤＨフレームの異なる地点から始まっている。
【００３５】
したがって、ＶＣ−３＃１は先頭バイト３０１の後、しばらくペイロード（Ｐａｙｌｏａｄ）３０３がきた後に、ＳＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ）領域３０２が転送されてくることになり、ＶＣ−３＃２は先頭バイト３０１の直後にＳＯＨ領域３０２が転送されてきた後に、ペイロード３０３が転送されてくることになるように、有効なデータ領域がそれぞれ異なるタイミングで転送されてくることになる。
【００３６】
図５は図２のＶＣ構成設定２４の構成例を示す図である。図５において、ＶＣ構成設定２４は各バーチャルコンカチネーション４０２−１〜４０２−ｍを構成するＶＣ−３（４０１−１〜４０１−ｎ）が認識可能なように、対応するＶＣ−３に“１”が設定されている。
【００３７】
図６及び図７は本発明の一実施例による位相調整装置１の処理動作を示すフローチャートである。これら図１〜図７を参照して本発明の一実施例による位相調整装置１の処理動作について説明する。尚、図６及び図７に示す処理は位相調整装置１のコンピュータが記録媒体１９のプログラムを実行することで実現される。
【００３８】
ＳＤＨ終端処理部１１は受信したデータのフレーム先頭位置を検出し（図６ステップＳ１）、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する（図６ステップＳ２）。ＭＦＩ検出部１２はＶＣ−３の先頭から固定位置にあるＨ４バイトからＭＦＩ値の検出を行う （図６ステップＳ３）。ＭＦＩ値はフレーム単位に連続的な値が割り当てられているため、ＭＦＩ同期管理部１３ではｎ回連続した値が検出された場合に同期状態とする（保護段数ｎ段）（図６ステップＳ４，Ｓ５）。
【００３９】
位相調整部１４はバーチャルコンカチネーションを構成するすべてのＶＣ−３において、ＭＦＩの同期状態が確立した場合（図６ステップＳ６）、各ＶＣ−３に付加されているＭＦＩ値を基に一番早く到着しているＶＣ−３を決定し、位相調整メモリ１６への書込みを許可する（図６ステップＳ７）。位相調整部１４は一番早く到着しているＶＣ−３が決定した時にそのＭＦＩ値を記憶しておき（図６ステップＳ８）、残りのＶＣ−３について、記憶しているＭＦＩ値を持ったフレームが到着した時に書込みを許可するようにする（図６ステップＳ９，図７ステップＳ１０）。
【００４０】
書込み制御部１５は位相調整部１４からの書込み許可信号１０２に基づいて書込みが許可されたＶＣ−３について、ＳＯＨ／ＰＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ／Ｐａｔｈ Ｏｖｅｒ Ｈｅａｄ）以外の領域について書込みを行う（図７ステップＳ１１）。ＳＯＨ/ ＰＯＨ以外の領域を示す信号１０１はＳＤＨ終端処理部１１から送信されてくる信号であり、フレームの先頭情報、ポインタ情報によるＶＣ−３先頭情報から生成可能である。書込み制御部１５は書込みが完了したフレームについて、そのフレームのＭＦＩ値を書込みフレーム管理部１７へ通知する。
【００４１】
書込みフレーム管理部１７は書込み制御部１５から通知される書込みが完了したフレームのＭＦＩ値を書込みフレーム判定手段２１で判定し、書込みフレーム判定手段２１で書込みが完了したものと判定されたＭＦＩ値を書込フレーム管理手段２２で管理する（図７ステップＳ１２）。
【００４２】
読出し判定手段２３はバーチャルコンカチネーションを構成するＶＣ−３情報が設定されたＶＣ構成設定２４を参照し（図７ステップＳ１３）、バーチャルコンカチネーションを構成するすべてのＶＣ−３について書込みが完了したＭＦＩ値を持ったフレームの読出しを開始するように読出し制御部１８へ読出し許可を通知する（図７ステップＳ１４，Ｓ１５）。
【００４３】
次に、位相調整メモリ１６への書込みについて説明する。本実施例では、ＳＤＨの入力フレームがＳＴＭ−１６にＶＣ−３が４８多重されている場合について説明する。
【００４４】
位相調整メモリ１６は、図３に示すように、各ＶＣ−３に対応する領域２０１−１〜２０１−４８に分割されており、それぞれがＮフレーム分の領域２０２−１〜２０２−Ｎで構成されている。
【００４５】
例えば、Ｎ＝３２の場合、分割された領域２０２−１はＭＦＩが“０”，“３２”，・・・，“４０６４”用、領域２０２−２はＭＦＩが“１”，“３３”，・・・，“４０６５”用、領域２０２−３２はＭＦＩが“３１”，“６３”，・・・，“４０９５”用の領域となる。
【００４６】
バーチャルコンカチネーションがＶＣ−３＃１，＃２で構成されている場合にＳＤＨ終端処理部１１から渡されるデータを図４に示す。各ＶＣ−３はＳＤＨフレームにおいて異なるポインタ値を持っているため、ＶＣ−３の先頭バイト（Ｊ１バイト）３０１はＳＤＨフレームの異なる地点から始まっている。したがって、ＶＣ−３＃１は先頭バイト３０１の後、しばらくペイロード３０３がきた後に、ＳＯＨ領域３０２が転送されてくることになり、ＶＣ−３＃２は先頭バイト３０１の直後にＳＯＨ領域３０２が転送されてきた後に、ペイロード３０３が転送されてくることになるように、有効なデータ領域がそれぞれ異なるタイミングで転送されてくることになる。
【００４７】
書込み制御部１５ではＳＤＨ終端処理部１１から転送されてくるデータと付随して転送されてくるペイロード( ＳＯＨ／ＰＯＨ以外の領域）を示す信号（有効／無効信号３００）を基にペイロード領域３０３のみを位相調整メモリ１６に書込む（図７ステップＳ１１）。ＳＯＨ/ ＰＯＨ以外の領域を示す信号は、例えば、図４中の３０１，３０２，３０４で“０”、それ以外の領域（３０３）で“１”となる信号である。
【００４８】
次に、読出し可能かどうかを判定するために必要となるＶＣ構成設定２４について説明する。ＶＣ構成設定２４の構成例を図５に示す。ＶＣ−３＃１〜ＶＣ−３＃ｎから構成されるＳＤＨフレームにおいては、バーチャルコンカチネーション＃１〜＃ｍが存在する場合の設定について示している。
【００４９】
各バーチャルコンカチネーション４０２−１〜４０２−ｍについて、構成するＶＣ−３（４０１−１〜４０１−ｎ）に“１”が設定されることによって、バーチャルコンカチネーションを構成するＶＣ−３が分かるようになっている。図５に示す例では、バーチャルコンカチネーション＃１がＶＣ−３＃１及びＶＣ−３＃３によって構成され、バーチャルコンカチネーション＃２はＶＣ−３＃２及びＶＣ−３＃８によって構成され、バーチャルコンカチネーション＃ｍはＶＣ−３＃７及びＶＣ−３＃ｎによって構成されていることが分かる。
【００５０】
読出し制御部１８は読出し判定手段２３によって読出し可能と判断されたフレームについて読出しを行う。読出しが可能となるフレームは、同一のＭＦＩ値を持ったバーチャルコンカチネーションを構成するすべてのＶＣ−３が位相調整メモリ１６に書込みが完了したものである。例えば、ＶＣ−３＃１，ＶＣ−３＃２，ＶＣ−３＃３でバーチャルコンカチネーションを構成する場合、ＭＦＩ値“０”を持ったＶＣ−３＃１，ＶＣ−３＃２，ＶＣ−３＃３のそれぞれのフレームが位相調整メモリ１６に書込まれた場合に、ＭＦＩ値“０”用の領域からＶＣ−３＃１，ＶＣ−３＃２，ＶＣ−３＃３のフレームを読出す。
【００５１】
ＭＦＩ値“０”のフレームを読出し終えると、ＭＦＩ値“１”のフレームがすべて書込まれているかを確認し、書込まれている場合には続けてＭＦＩ値“１”のフレームの読出しを開始する。書込まれていない場合には、ＭＦＩ値“１”のフレームがすべて書込まれるまで読出しを停止する（図７ステップＳ１８）。
【００５２】
読出したデータはデータの有効／無効信号３００を有効状態にして後段のブロックへ転送される（図７ステップＳ１６）。位相調整メモリ１６からデータを読出していない時にはデータの有効／無効信号３００を無効状態にして後段のブロックへデータが読出されていないことを通知する（図７ステップＳ１７）。
【００５３】
本実施例では、ＳＴＭ−１６に多重されたＶＣ−３の読出し動作について説明したが、この動作に限るものではなく、ＳＴＭ−１６をＳＴＭ−６４、ＳＴＭ−４等に、ＶＣ−３をＶＣ−４にそれぞれ置き換えることも可能である。
【００５４】
このように、本実施例では、位相調整メモリ１６に書込まれたフレームのＭＦＩ値の管理を行い、バーチャルコンカチネーションを構成するすべてのＶＣ−３について同じＭＦＩ値のフレームのデータが書込まれた場合、そのフレームデータの読出しを行うようにしたので、ＳＤＨにおけるポインタスタッフの発生に依存することなく、位相調整を行うことができる。
【００５５】
また、本実施例では、従来、読出しを行うたびに、位相調整メモリ１６内にバーチャルコンカチネーションを構成するすべてのＶＣ−３についてバイト単位にデータが書込まれているかどうかを確認する必要があったのに対し、フレーム単位に書込まれたかどうかの判断を行うようにしたので、回路規模を削減することができる。
【００５６】
図８は本発明の他の実施例による位相調整装置の構成を示すブロック図である。図８において、本発明の他の実施例による位相調整装置３は書込み制御部１５と読出し制御部１８と書込みフレーム管理部１７との代わりに、書込み制御部３１と読出し制御部３２とバイト整列部３３とを設けた以外は図１に示す本発明の一実施例による位相調整装置１と同様の構成となっており、同一構成要素には同一符号を付してある。また、同一構成要素の動作は本発明の一実施例と同様である。
【００５７】
図９は図８のバイト整列部３３の構成を示すブロック図である。図９において、バイト整列部３３は書込み制御手段４１と、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリ４２−１〜４２−ｎと、読出し判定手段４３と、ＶＣ構成設定４４と、読出し制御手段４５とから構成されている。
【００５８】
図１０及び図１１は本発明の他の実施例による位相調整装置３の処理動作を示すフローチャートである。これら図８〜図１１を参照して本発明の他の実施例による位相調整装置３の処理動作について説明する。尚、図１０及び図１１に示す処理は位相調整装置３のコンピュータが記録媒体３４のプログラムを実行することで実現される。また、ＳＤＨを終端して位相調整を行う処理（図１０ステップＳ２１〜Ｓ２９，図１１ステップＳ３０）は、上述した本発明の一実施例と同様であるため、その説明を省略する。
【００５９】
書込み制御部３１は位相調整部１４からの書込み許可信号１０２を基に位相調整メモリ１６への書込みを開始する。本発明の一実施例では、図４に示すペイロード領域（ＳＯＨ／ＰＯＨ以外の領域：３０３）のみを位相調整メモリ１６に書込んでいるが、本実施例ではすべてのデータ（３０１〜３０４）について書込みを行う。その時、データ列とともにデータの有効/ 無効信号３００も位相調整メモリ１６に書込む（図１１ステップＳ３１）。
【００６０】
書込み制御部３１はバーチャルコンカチネーションを構成するすべてのＶＣ−３について書込みが開始された時に読出し制御部３２へ読出し許可信号５００を通知する。読出し制御部３２は読出し許可信号５００を基に位相調整メモリ１６からの読出しを開始し（図１１ステップＳ３２，Ｓ３３）、読出したデータと有効/ 無効情報とをバイト整列部３３へ渡す（図１１ステップＳ３４）。
【００６１】
バイト整列部３３において、読出し制御部３２から送信されてきたデータは書込み制御手段４１において有効なデータのみをＶＣ−３毎に用意されたＦＩＦＯメモリ４２−１〜４２−ｎに書込まれる（図１１ステップＳ３５）。
【００６２】
有効なデータは図４における有効/ 無効信号３００によって示されるデータ部分 （３０３）であり、有効/ 無効信号３００は位相調整メモリ１６にデータとともに書込まれ、読出み制御部３２によって読出されて通知される。
【００６３】
読出し判定手段４３はＶＣ−３毎にＦＩＦＯメモリ４２−１〜４２−ｎから通知されるＥｍｐｔｙ信号５０１−１〜５０１−ｎとＶＣ構成設定４４とを参照し、読出し可能なＦＩＦＯメモリを判定する（図１１ステップＳ３６）。
【００６４】
この判定方法は各バーチャルコンカチネーションを構成するＶＣ−３をＶＣ構成設定４４を参照して決定し、バーチャルコンカチネーションを構成するすべてのＶＣ−３についてデータが格納されている状態（ｎｏｔ Ｅｍｐｔｙ）であれば読出し可能とする。
【００６５】
読出し制御手段４５は読出し判定手段４３の判定結果に基づいて、各ＦＩＦＯメモリ４２−１〜４２−ｎから読出しを行う（図１１ステップＳ３７）。
【００６６】
このように、本実施例では、位相調整メモリ１６へフレームデータと有効／無効を示す情報とを書込み、各ＶＣ−３の先頭をあわせる機能のみとし、読出し制御部３２の後段にバイト整列部３３を設け、ＶＣ−３内のバイト位置の調整を行うことによって、位相調整メモリ１６の管理を簡略化することができ、遅延を抑えることができるという新たな効果を奏する。
【００６７】
尚、本実施例では、ＳＴＭ−１６に多重されたＶＣ−３の読出し動作について説明したが、この動作に限るものではなく、ＳＴＭ−１６をＳＴＭ−６４、ＳＴＭ−４等に、ＶＣ−３をＶＣ−４にそれぞれ置き換えることも可能である。
【００６８】
【発明の効果】
以上説明したように本発明は、複数のＶＣが多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ値の連続性が失われた場合に位相調整を行う位相調整装置において、位相調整のために複数のＶＣが書込まれる位相調整メモリに書込まれたフレームのＭＦＩ値を管理し、その管理されるＭＦＩ値を基にバーチャルコンカチネーションを構成するすべてのＶＣが位相調整メモリに書込まれた時に位相調整メモリへの書込みが完了したと判定されたフレームを位相調整メモリからフレーム単位に読出すことによって、回路規模を増大させることなく、またＳＤＨにおけるポインタスタッフの発生に依存することなく、位相調整を行うことができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例による位相調整装置の構成を示すブロック図である。
【図２】図１の書込みフレーム管理部の構成を示すブロック図である。
【図３】図１の位相調整メモリの構成例を示す図である。
【図４】図１のＳＤＨ終端処理部から渡されるデータを示す図である。
【図５】図２のＶＣ構成設定の構成例を示す図である。
【図６】本発明の一実施例による位相調整装置の処理動作を示すフローチャートである。
【図７】本発明の一実施例による位相調整装置の処理動作を示すフローチャートである。
【図８】本発明の他の実施例による位相調整装置の構成を示すブロック図である。
【図９】図８のバイト整列部の構成を示すブロック図である。
【図１０】本発明の他の実施例による位相調整装置の処理動作を示すフローチャートである。
【図１１】本発明の他の実施例による位相調整装置の処理動作を示すフローチャートである。
【図１２】ＶＣ−３が４８チャネル多重されたＳＴＭ−１６のフレームフォーマットを示す図である。
【図１３】従来のバーチャルコンカチネーションの転送経路を示す図である。
【図１４】Ｈ４バイトに格納されているＭＦＩ値を示す図である。
【符号の説明】
１，３ 位相調整装置
１１ ＳＤＨ終端処理部
１２ ＭＦＩ検出部
１３ ＭＦＩ同期管理部
１４ 位相調整部
１５，３１ 書込み制御部
１６ 位相調整メモリ
１７ 書込みフレーム管理部
１８，３２ 読出し制御部
１９，３４ 記録媒体
２１ 書込みフレーム判定手段
２２ 書込みフレーム管理手段
２３，４３ 読出し判定手段
２４，４４ ＶＣ構成設定
３３ バイト整列部
４１ 書込み制御手段
４２−１〜４２−ｎ ＦＩＦＯメモリ
４５ 読出し制御手段
【発明の属する技術分野】
本発明は位相調整装置及びそれに用いる位相調整方法並びにそのプログラムに関し、特に複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３が多重された信号のうちの複数のＶＣ−３チャネルで構成されるバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）において、ポインタスタッフの発生に依存することなく、ディファレンシャルディレイを吸収する位相調整方法に関する。
【０００２】
【従来の技術】
上記のＶＣ−３が４８チャネル多重されたＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）−１６のフレームフォーマットを図１２に示す。ＳＴＭ−１６フレームは監視制御系のデータを転送するためのセクションオーバヘッド６００と、ペイロード６０４と、多重されたＶＣ−３の先頭を示すポインタ情報を格納するための領域６０１とから構成されている。
【０００３】
ペイロード６０４にはＶＣ−３（６０２−１〜６０２−４８）が４８チャネル多重され、各ＶＣ−３（６０２−１〜６０２−４８）については監視制御系のデータを転送するためのパスオーバヘッド６０５が設けられている。
【０００４】
複数のＶＣ−３（６０２−１〜６０２−４８）を１つのデータ転送領域として確保するものとして、バーチャルコンカチネーションがＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ）のＧ．７０７／Ｇ．７８３にて標準化されている。
【０００５】
例えば、３つのＶＣ−３をバーチャルコンカチネーションとして扱い（ＶＣ−３−３ｖ）、図１３におけるノード７１からノード７６に転送する場合について考える。個々のＶＣ−３は経路７０１〜７０３を用いて転送される場合があり、経由するノード７２〜７５の装置内遅延や経路長差による遅延によって、それぞれのＶＣ−３を受信するノード７６においては位相差が生じることになる。そのため、バーチャルコンカチネーションを終端するところで、この位相差を吸収する仕組みが必要となる。
【０００６】
バーチャルコンカチネーションでは上記の位相差を検出して処理を行うための仕組みとして、各ＶＣ−３のパスオーバヘッド６０５のＨ４バイト６０３に各ＶＣ−３の順序関係を示す番号であるＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）を格納している。
【０００７】
図１４はＨ４バイトに格納されているＭＦＩ値を示すものである。これら図１２〜図１４を参照してＳＤＨ／ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ／Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ ＮＥＴｗｏｒｋ）のポインタスタッフの概念について説明する。
【０００８】
図１３において、ノード７１とノード７６とが独立なクロックで動作する場合、すなわちノード７１，７６にそれぞれクロック源を持ち、そのクロックで動作する場合、クロック源の精度の違いによってわずかであるが、ノード７１，７６のクロック速度の違いが生じる。
【０００９】
このような場合にも、データを正常に転送することができるように、スタッフの領域６０６，６０７が設けられている。送信側のクロックが速い場合、受信側のクロックに乗せ換えを行った場合に、ＳＯＨ領域にあるスタッフ領域６０６をデータ領域として使用することによって１フレームで転送することができるバイト数を増加することで対応する。送信側のクロックが遅い場合、データ領域にあるスタッフ領域６０７をデータ領域として使用しないことによって、１フレームで転送することができるバイト数が少なくなることで対応している。
【００１０】
独立なクロックで動作する場合に、バーチャルコンカチネーションのディファレンシャルディレイをメモリによって吸収する場合、読出し側を一定の速度で読出すと、バッファのアンダフローやオーバフローを起こすことになる。読出し側を書込み側より速い速度で行うことによって、オーバフローが発生しないようにすることは可能であるが、アンダフローした場合に、どのタイミングから再び読出しを開始するかを認識する必要がある。
【００１１】
例えば、ＶＣ−３＃１〜ＶＣ−３＃３でバーチャルコンカチネーションが構成される場合、データ列をマッピングする側では、ＶＣ−３＃１・ＶＣ−３＃２・ＶＣ−３＃３の順番で１バイトずつデータをマッピングするため、復元する側では、ＶＣ−３＃１・ＶＣ−３＃２・ＶＣ−３＃３から１バイトずつデータを取り出す必要がある。
【００１２】
したがって、アンダフローが発生した場合、読出しを開始するタイミングはバーチャルコンカチネーションを構成するＶＣ−３を格納するメモリに少なくとも１バイト以上のデータが格納されている必要がある。すなわち、読出し側で常にメモリの中にデータが格納されているかどうかを認識しておく必要がある。このデータが格納されているかどうかを管理する方法として、位相調整用のメモリについて各ＶＣ−３に確保された領域の書込アドレスと読出アドレスを管理・比較する方法がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来の位相調整方法では、位相調整用のメモリについてＶＣ−３単位にデータが格納さているかどうかを書込みアドレスと読出しアドレスとによって常に判断し、バーチャルコンカチネーションを構成するＶＣ−３すべてにデータが格納されている場合に読出しを行う必要があるので、回路が複雑になり、その規模が大きくなるという問題がある。
【００１４】
また、位相調整用のメモリは、通常、外部メモリを使用して実現され、各ＶＣ−３のメモリ領域は書込みアドレスと読出しアドレスとによって管理されているので、多重されているＶＣ−３／ＶＣ−４の数やメモリの領域（アドレス）が大きいほど、回路が複雑化するとともに、その規模が大きくなる。
【００１５】
そこで、本発明の目的は上記の問題点を解消し、回路規模を増大させることなく、またＳＤＨにおけるポインタスタッフの発生に依存することなく、位相調整を行うことができる位相調整装置及びそれに用いる位相調整方法並びにそのプログラムを提供することにある。
【００１６】
【課題を解決するための手段】
本発明による位相調整装置は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整装置であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリと、前記位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理する管理手段と、前記管理手段で管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定する判定手段と、前記判定手段で前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出す読出し手段とを備えている。
【００１７】
本発明による他の位相調整装置は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整装置であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリと、前記複数のＶＣ毎に設けられかつ前記位相調整メモリから読出されたデータのうちの有効なデータのみを保持する保持手段と、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定する判定手段と、前記判定手段で前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出す読出し手段とを備えている。
【００１８】
本発明による位相調整方法は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理するステップと、その管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定するステップと、前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出すステップとを備えている。
【００１９】
本発明による他の位相調整方法は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリから読出されたデータのうちの有効なデータのみを前記複数のＶＣ毎に設けられた保持手段に保持するステップと、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定するステップと、前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出すステップとを備えている。
【００２０】
本発明による位相調整方法のプログラムは、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法のプログラムであって、コンピュータに、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理する処理と、その管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定する処理と、前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出す処理とを実行させている。
【００２１】
本発明による他の位相調整方法のプログラムは、複数のＶＣ（ＶｉｒｔｕａｌＣｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法のプログラムであって、コンピュータに、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリから読出されたデータのうちの有効なデータのみを前記複数のＶＣ毎に設けられた保持手段に保持する処理と、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定する処理と、前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出す処理とを実行させている。
【００２２】
すなわち、本発明の位相調整装置は、複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３またはＶＣ−４で１つの帯域を提供するようなバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）を用いてデータを伝送する場合に、経路長差等から発生するディファレンシャルディレイを、ポインタスタッフの発生に依存することなく、吸収可能としたことを特徴とする。
【００２３】
より具体的に説明すると、本発明の位相調整装置では、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部が受信したデータのフレーム先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する。
ＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）検出部は上記の検出したＶＣ−３の先頭から固定位置にあるＨ４バイトに格納されたＭＦＩ値を検出する。ＭＦＩ同期管理部はＭＦＩ検出部で検出されたＭＦＩ値について、同期状態の管理を行う。位相調整部はバーチャルコンカチネーションを構成するすべてのＶＣ−３についてＭＦＩ同期管理部において同期が確立した時に、一番早く到着しているＶＣ−３を決定する。
【００２４】
書込み制御部はＳＤＨ終端処理部から通知されるデータ及びＳＯＨ/ ＰＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ／Ｐａｔｈ Ｏｖｅｒ Ｈｅａｄ）以外の領域を示す信号と位相調整部から通知される書込み許可信号とを基に、書込みが許可されているＶＣ−３についてＳＯＨ/ ＰＯＨ以外のデータ領域について位相調整メモリに書込む。書込みフレーム管理部では各ＶＣ−３単位に位相調整メモリに書込まれたフレームのＭＦＩ値の管理を行う。
【００２５】
読出し制御部は書込みフレーム管理部で管理されているＭＦＩ値と、バーチャルコンカチネーションを構成するＶＣ−３情報とから、バーチャルコンカチネーションを構成するすべてのＶＣ−３に関して書込みが完了したフレームについて読出しを行う。すべてのＶＣ−３について書込みが完了していない場合には、読出しを行わず、同一のＭＦＩ値を持ったすべてのフレームの書込みが完了するまで読出しを行わない。フレームの読出しが完了すると、書込みフレーム管理部で管理されている書込みが完了したＭＦＩ値を再び参照し、次のフレームの読出しを行うかどうかを決定する。
【００２６】
書込みフレーム管理部において、位相調整メモリに書込まれたフレームのＭＦＩ値を管理し、バーチャルコンカチネーションを構成するすべてのＶＣ−３において書込みが完了したフレームについて、フレーム単位に読出しを行うことによって、ポインタスタッフの発生に依存することなく、ディファレンシャルディレイを吸収することが可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による位相調整装置の構成を示すブロック図である。図１において、位相調整装置１はＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部１１と、ＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）検出部１２と、ＭＦＩ同期管理部１３と、位相調整部１４と、書込み制御部１５と、位相調整メモリ１６と、書込みフレーム管理部１７と、読出し制御部１８と、記録媒体１９とから構成されている。
【００２８】
ＳＤＨ終端処理部１１はバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）を構成するＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３の時間的な並びを管理するためのＭＦＩ情報を検出するために、受信したデータからフレームの先頭を検出し、ポインタ情報から多重されたＶＣ−３の先頭を検出する。
【００２９】
ＭＦＩ検出部１２は多重されたＶＣ−３の先頭情報から固定位置にあるＨ４バイトからＭＦＩ値を検出する。ＭＦＩ同期管理部１３はＭＦＩ値の連続性を判定してＭＦＩの同期を管理する。位相調整部１４は検出されたＭＦＩ値を基にバーチャルコンカチネーションを構成するＶＣ−３における基準ＶＣ−３を検出する。書込制御部１５は位相調整部１４からの書込み許可信号１０２とデータの有効/ 無効情報１０１とを基に位相調整メモリ１６へ書込みを行う。
【００３０】
書込みフレーム管理部１７は書込み制御部１５によって書込まれたフレームをＶＣ−３単位に管理し、バーチャルコンカチネーションを構成するすべてのＶＣ−３が書込まれたフレームについて読出し許可を生成する。読出し制御部１８は読出し許可にしたがって位相調整メモリ１６からデータを読出す。記録媒体１９はコンピュータ （図示せず）で実行可能なプログラムを格納しており、コンピュータがそのプログラムを実行することで、上述した各部の処理が実現される。
【００３１】
図２は図１の書込みフレーム管理部１７の構成を示すブロック図である。図２において、書込みフレーム管理部１７は書込みフレーム判定手段２１と、書込みフレーム管理手段２２と、読出し判定手段２３と、ＶＣ構成設定２４とから構成されている。
【００３２】
書込みフレーム判定手段２１は書込み制御部１５において、位相調整メモリ１６に書込まれたフレームのＭＦＩ値の情報を基にフレームが書込まれたかどうかを判定する。書込みフレーム管理手段２２は書込みフレーム判定手段２１で書込まれたと判定されたフレームのＭＦＩ値を管理する。読出判定手段２３はバーチャルコンカチネーションを構成するＶＣ構成設定２４を基に読出し可能なフレームを判定する。
【００３３】
図３は図１の位相調整メモリ１６の構成例を示す図である。図３においては、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）−１６にＶＣ−３が４８多重されている場合の位相調整メモリ１６の構成例を示している。位相調整メモリ１６はＶＣ−３（＃１〜＃４８）２０１−１〜２０１−４８に分割され、各分割されたメモリ領域はＮフレーム分のデータを格納する領域［ＭＦＩ＃（Ｍ×Ｎ）用〜ＭＦＩ＃（Ｍ×Ｎ＋Ｎ−１）用］２０２−１〜２０２−Ｎに分割されている。
【００３４】
図４は図１のＳＤＨ終端処理部１１から渡されるデータを示す図である。図４において、各ＶＣ−３（＃１，＃２）はＳＤＨフレームにおいて異なるポインタ値を持っているため、ＶＣ−３の先頭バイト（Ｊ１バイト）３０１はＳＤＨフレームの異なる地点から始まっている。
【００３５】
したがって、ＶＣ−３＃１は先頭バイト３０１の後、しばらくペイロード（Ｐａｙｌｏａｄ）３０３がきた後に、ＳＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ）領域３０２が転送されてくることになり、ＶＣ−３＃２は先頭バイト３０１の直後にＳＯＨ領域３０２が転送されてきた後に、ペイロード３０３が転送されてくることになるように、有効なデータ領域がそれぞれ異なるタイミングで転送されてくることになる。
【００３６】
図５は図２のＶＣ構成設定２４の構成例を示す図である。図５において、ＶＣ構成設定２４は各バーチャルコンカチネーション４０２−１〜４０２−ｍを構成するＶＣ−３（４０１−１〜４０１−ｎ）が認識可能なように、対応するＶＣ−３に“１”が設定されている。
【００３７】
図６及び図７は本発明の一実施例による位相調整装置１の処理動作を示すフローチャートである。これら図１〜図７を参照して本発明の一実施例による位相調整装置１の処理動作について説明する。尚、図６及び図７に示す処理は位相調整装置１のコンピュータが記録媒体１９のプログラムを実行することで実現される。
【００３８】
ＳＤＨ終端処理部１１は受信したデータのフレーム先頭位置を検出し（図６ステップＳ１）、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する（図６ステップＳ２）。ＭＦＩ検出部１２はＶＣ−３の先頭から固定位置にあるＨ４バイトからＭＦＩ値の検出を行う （図６ステップＳ３）。ＭＦＩ値はフレーム単位に連続的な値が割り当てられているため、ＭＦＩ同期管理部１３ではｎ回連続した値が検出された場合に同期状態とする（保護段数ｎ段）（図６ステップＳ４，Ｓ５）。
【００３９】
位相調整部１４はバーチャルコンカチネーションを構成するすべてのＶＣ−３において、ＭＦＩの同期状態が確立した場合（図６ステップＳ６）、各ＶＣ−３に付加されているＭＦＩ値を基に一番早く到着しているＶＣ−３を決定し、位相調整メモリ１６への書込みを許可する（図６ステップＳ７）。位相調整部１４は一番早く到着しているＶＣ−３が決定した時にそのＭＦＩ値を記憶しておき（図６ステップＳ８）、残りのＶＣ−３について、記憶しているＭＦＩ値を持ったフレームが到着した時に書込みを許可するようにする（図６ステップＳ９，図７ステップＳ１０）。
【００４０】
書込み制御部１５は位相調整部１４からの書込み許可信号１０２に基づいて書込みが許可されたＶＣ−３について、ＳＯＨ／ＰＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ／Ｐａｔｈ Ｏｖｅｒ Ｈｅａｄ）以外の領域について書込みを行う（図７ステップＳ１１）。ＳＯＨ/ ＰＯＨ以外の領域を示す信号１０１はＳＤＨ終端処理部１１から送信されてくる信号であり、フレームの先頭情報、ポインタ情報によるＶＣ−３先頭情報から生成可能である。書込み制御部１５は書込みが完了したフレームについて、そのフレームのＭＦＩ値を書込みフレーム管理部１７へ通知する。
【００４１】
書込みフレーム管理部１７は書込み制御部１５から通知される書込みが完了したフレームのＭＦＩ値を書込みフレーム判定手段２１で判定し、書込みフレーム判定手段２１で書込みが完了したものと判定されたＭＦＩ値を書込フレーム管理手段２２で管理する（図７ステップＳ１２）。
【００４２】
読出し判定手段２３はバーチャルコンカチネーションを構成するＶＣ−３情報が設定されたＶＣ構成設定２４を参照し（図７ステップＳ１３）、バーチャルコンカチネーションを構成するすべてのＶＣ−３について書込みが完了したＭＦＩ値を持ったフレームの読出しを開始するように読出し制御部１８へ読出し許可を通知する（図７ステップＳ１４，Ｓ１５）。
【００４３】
次に、位相調整メモリ１６への書込みについて説明する。本実施例では、ＳＤＨの入力フレームがＳＴＭ−１６にＶＣ−３が４８多重されている場合について説明する。
【００４４】
位相調整メモリ１６は、図３に示すように、各ＶＣ−３に対応する領域２０１−１〜２０１−４８に分割されており、それぞれがＮフレーム分の領域２０２−１〜２０２−Ｎで構成されている。
【００４５】
例えば、Ｎ＝３２の場合、分割された領域２０２−１はＭＦＩが“０”，“３２”，・・・，“４０６４”用、領域２０２−２はＭＦＩが“１”，“３３”，・・・，“４０６５”用、領域２０２−３２はＭＦＩが“３１”，“６３”，・・・，“４０９５”用の領域となる。
【００４６】
バーチャルコンカチネーションがＶＣ−３＃１，＃２で構成されている場合にＳＤＨ終端処理部１１から渡されるデータを図４に示す。各ＶＣ−３はＳＤＨフレームにおいて異なるポインタ値を持っているため、ＶＣ−３の先頭バイト（Ｊ１バイト）３０１はＳＤＨフレームの異なる地点から始まっている。したがって、ＶＣ−３＃１は先頭バイト３０１の後、しばらくペイロード３０３がきた後に、ＳＯＨ領域３０２が転送されてくることになり、ＶＣ−３＃２は先頭バイト３０１の直後にＳＯＨ領域３０２が転送されてきた後に、ペイロード３０３が転送されてくることになるように、有効なデータ領域がそれぞれ異なるタイミングで転送されてくることになる。
【００４７】
書込み制御部１５ではＳＤＨ終端処理部１１から転送されてくるデータと付随して転送されてくるペイロード( ＳＯＨ／ＰＯＨ以外の領域）を示す信号（有効／無効信号３００）を基にペイロード領域３０３のみを位相調整メモリ１６に書込む（図７ステップＳ１１）。ＳＯＨ/ ＰＯＨ以外の領域を示す信号は、例えば、図４中の３０１，３０２，３０４で“０”、それ以外の領域（３０３）で“１”となる信号である。
【００４８】
次に、読出し可能かどうかを判定するために必要となるＶＣ構成設定２４について説明する。ＶＣ構成設定２４の構成例を図５に示す。ＶＣ−３＃１〜ＶＣ−３＃ｎから構成されるＳＤＨフレームにおいては、バーチャルコンカチネーション＃１〜＃ｍが存在する場合の設定について示している。
【００４９】
各バーチャルコンカチネーション４０２−１〜４０２−ｍについて、構成するＶＣ−３（４０１−１〜４０１−ｎ）に“１”が設定されることによって、バーチャルコンカチネーションを構成するＶＣ−３が分かるようになっている。図５に示す例では、バーチャルコンカチネーション＃１がＶＣ−３＃１及びＶＣ−３＃３によって構成され、バーチャルコンカチネーション＃２はＶＣ−３＃２及びＶＣ−３＃８によって構成され、バーチャルコンカチネーション＃ｍはＶＣ−３＃７及びＶＣ−３＃ｎによって構成されていることが分かる。
【００５０】
読出し制御部１８は読出し判定手段２３によって読出し可能と判断されたフレームについて読出しを行う。読出しが可能となるフレームは、同一のＭＦＩ値を持ったバーチャルコンカチネーションを構成するすべてのＶＣ−３が位相調整メモリ１６に書込みが完了したものである。例えば、ＶＣ−３＃１，ＶＣ−３＃２，ＶＣ−３＃３でバーチャルコンカチネーションを構成する場合、ＭＦＩ値“０”を持ったＶＣ−３＃１，ＶＣ−３＃２，ＶＣ−３＃３のそれぞれのフレームが位相調整メモリ１６に書込まれた場合に、ＭＦＩ値“０”用の領域からＶＣ−３＃１，ＶＣ−３＃２，ＶＣ−３＃３のフレームを読出す。
【００５１】
ＭＦＩ値“０”のフレームを読出し終えると、ＭＦＩ値“１”のフレームがすべて書込まれているかを確認し、書込まれている場合には続けてＭＦＩ値“１”のフレームの読出しを開始する。書込まれていない場合には、ＭＦＩ値“１”のフレームがすべて書込まれるまで読出しを停止する（図７ステップＳ１８）。
【００５２】
読出したデータはデータの有効／無効信号３００を有効状態にして後段のブロックへ転送される（図７ステップＳ１６）。位相調整メモリ１６からデータを読出していない時にはデータの有効／無効信号３００を無効状態にして後段のブロックへデータが読出されていないことを通知する（図７ステップＳ１７）。
【００５３】
本実施例では、ＳＴＭ−１６に多重されたＶＣ−３の読出し動作について説明したが、この動作に限るものではなく、ＳＴＭ−１６をＳＴＭ−６４、ＳＴＭ−４等に、ＶＣ−３をＶＣ−４にそれぞれ置き換えることも可能である。
【００５４】
このように、本実施例では、位相調整メモリ１６に書込まれたフレームのＭＦＩ値の管理を行い、バーチャルコンカチネーションを構成するすべてのＶＣ−３について同じＭＦＩ値のフレームのデータが書込まれた場合、そのフレームデータの読出しを行うようにしたので、ＳＤＨにおけるポインタスタッフの発生に依存することなく、位相調整を行うことができる。
【００５５】
また、本実施例では、従来、読出しを行うたびに、位相調整メモリ１６内にバーチャルコンカチネーションを構成するすべてのＶＣ−３についてバイト単位にデータが書込まれているかどうかを確認する必要があったのに対し、フレーム単位に書込まれたかどうかの判断を行うようにしたので、回路規模を削減することができる。
【００５６】
図８は本発明の他の実施例による位相調整装置の構成を示すブロック図である。図８において、本発明の他の実施例による位相調整装置３は書込み制御部１５と読出し制御部１８と書込みフレーム管理部１７との代わりに、書込み制御部３１と読出し制御部３２とバイト整列部３３とを設けた以外は図１に示す本発明の一実施例による位相調整装置１と同様の構成となっており、同一構成要素には同一符号を付してある。また、同一構成要素の動作は本発明の一実施例と同様である。
【００５７】
図９は図８のバイト整列部３３の構成を示すブロック図である。図９において、バイト整列部３３は書込み制御手段４１と、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリ４２−１〜４２−ｎと、読出し判定手段４３と、ＶＣ構成設定４４と、読出し制御手段４５とから構成されている。
【００５８】
図１０及び図１１は本発明の他の実施例による位相調整装置３の処理動作を示すフローチャートである。これら図８〜図１１を参照して本発明の他の実施例による位相調整装置３の処理動作について説明する。尚、図１０及び図１１に示す処理は位相調整装置３のコンピュータが記録媒体３４のプログラムを実行することで実現される。また、ＳＤＨを終端して位相調整を行う処理（図１０ステップＳ２１〜Ｓ２９，図１１ステップＳ３０）は、上述した本発明の一実施例と同様であるため、その説明を省略する。
【００５９】
書込み制御部３１は位相調整部１４からの書込み許可信号１０２を基に位相調整メモリ１６への書込みを開始する。本発明の一実施例では、図４に示すペイロード領域（ＳＯＨ／ＰＯＨ以外の領域：３０３）のみを位相調整メモリ１６に書込んでいるが、本実施例ではすべてのデータ（３０１〜３０４）について書込みを行う。その時、データ列とともにデータの有効/ 無効信号３００も位相調整メモリ１６に書込む（図１１ステップＳ３１）。
【００６０】
書込み制御部３１はバーチャルコンカチネーションを構成するすべてのＶＣ−３について書込みが開始された時に読出し制御部３２へ読出し許可信号５００を通知する。読出し制御部３２は読出し許可信号５００を基に位相調整メモリ１６からの読出しを開始し（図１１ステップＳ３２，Ｓ３３）、読出したデータと有効/ 無効情報とをバイト整列部３３へ渡す（図１１ステップＳ３４）。
【００６１】
バイト整列部３３において、読出し制御部３２から送信されてきたデータは書込み制御手段４１において有効なデータのみをＶＣ−３毎に用意されたＦＩＦＯメモリ４２−１〜４２−ｎに書込まれる（図１１ステップＳ３５）。
【００６２】
有効なデータは図４における有効/ 無効信号３００によって示されるデータ部分 （３０３）であり、有効/ 無効信号３００は位相調整メモリ１６にデータとともに書込まれ、読出み制御部３２によって読出されて通知される。
【００６３】
読出し判定手段４３はＶＣ−３毎にＦＩＦＯメモリ４２−１〜４２−ｎから通知されるＥｍｐｔｙ信号５０１−１〜５０１−ｎとＶＣ構成設定４４とを参照し、読出し可能なＦＩＦＯメモリを判定する（図１１ステップＳ３６）。
【００６４】
この判定方法は各バーチャルコンカチネーションを構成するＶＣ−３をＶＣ構成設定４４を参照して決定し、バーチャルコンカチネーションを構成するすべてのＶＣ−３についてデータが格納されている状態（ｎｏｔ Ｅｍｐｔｙ）であれば読出し可能とする。
【００６５】
読出し制御手段４５は読出し判定手段４３の判定結果に基づいて、各ＦＩＦＯメモリ４２−１〜４２−ｎから読出しを行う（図１１ステップＳ３７）。
【００６６】
このように、本実施例では、位相調整メモリ１６へフレームデータと有効／無効を示す情報とを書込み、各ＶＣ−３の先頭をあわせる機能のみとし、読出し制御部３２の後段にバイト整列部３３を設け、ＶＣ−３内のバイト位置の調整を行うことによって、位相調整メモリ１６の管理を簡略化することができ、遅延を抑えることができるという新たな効果を奏する。
【００６７】
尚、本実施例では、ＳＴＭ−１６に多重されたＶＣ−３の読出し動作について説明したが、この動作に限るものではなく、ＳＴＭ−１６をＳＴＭ−６４、ＳＴＭ−４等に、ＶＣ−３をＶＣ−４にそれぞれ置き換えることも可能である。
【００６８】
【発明の効果】
以上説明したように本発明は、複数のＶＣが多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ値の連続性が失われた場合に位相調整を行う位相調整装置において、位相調整のために複数のＶＣが書込まれる位相調整メモリに書込まれたフレームのＭＦＩ値を管理し、その管理されるＭＦＩ値を基にバーチャルコンカチネーションを構成するすべてのＶＣが位相調整メモリに書込まれた時に位相調整メモリへの書込みが完了したと判定されたフレームを位相調整メモリからフレーム単位に読出すことによって、回路規模を増大させることなく、またＳＤＨにおけるポインタスタッフの発生に依存することなく、位相調整を行うことができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例による位相調整装置の構成を示すブロック図である。
【図２】図１の書込みフレーム管理部の構成を示すブロック図である。
【図３】図１の位相調整メモリの構成例を示す図である。
【図４】図１のＳＤＨ終端処理部から渡されるデータを示す図である。
【図５】図２のＶＣ構成設定の構成例を示す図である。
【図６】本発明の一実施例による位相調整装置の処理動作を示すフローチャートである。
【図７】本発明の一実施例による位相調整装置の処理動作を示すフローチャートである。
【図８】本発明の他の実施例による位相調整装置の構成を示すブロック図である。
【図９】図８のバイト整列部の構成を示すブロック図である。
【図１０】本発明の他の実施例による位相調整装置の処理動作を示すフローチャートである。
【図１１】本発明の他の実施例による位相調整装置の処理動作を示すフローチャートである。
【図１２】ＶＣ−３が４８チャネル多重されたＳＴＭ−１６のフレームフォーマットを示す図である。
【図１３】従来のバーチャルコンカチネーションの転送経路を示す図である。
【図１４】Ｈ４バイトに格納されているＭＦＩ値を示す図である。
【符号の説明】
１，３ 位相調整装置
１１ ＳＤＨ終端処理部
１２ ＭＦＩ検出部
１３ ＭＦＩ同期管理部
１４ 位相調整部
１５，３１ 書込み制御部
１６ 位相調整メモリ
１７ 書込みフレーム管理部
１８，３２ 読出し制御部
１９，３４ 記録媒体
２１ 書込みフレーム判定手段
２２ 書込みフレーム管理手段
２３，４３ 読出し判定手段
２４，４４ ＶＣ構成設定
３３ バイト整列部
４１ 書込み制御手段
４２−１〜４２−ｎ ＦＩＦＯメモリ
４５ 読出し制御手段
Claims (12)
- 複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整装置であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリと、前記位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理する管理手段と、前記管理手段で管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定する判定手段と、前記判定手段で前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出す読出し手段とを有することを特徴とする位相調整装置。
- 前記位相調整メモリに前記ＶＣのＳＯＨ/ ＰＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ／Ｐａｔｈ Ｏｖｅｒ Ｈｅａｄ）以外のデータ領域を書込むことを特徴とする請求項１記載の位相調整装置。
- 前記読出し手段は、前記バーチャルコンカチネーションを構成するすべてのＶＣの前記位相調整メモリへの書込みが完了していない場合に読出しを行わず、同一のＭＦＩ値を持ったすべてのフレームの書込みが完了するまで読出しを行わないことを特徴とする請求項１または請求項２記載の位相調整装置。
- 複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整装置であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリと、前記複数のＶＣ毎に設けられかつ前記位相調整メモリから読出されたデータのうちの有効なデータのみを保持する保持手段と、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定する判定手段と、前記判定手段で前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出す読出し手段とを有することを特徴とする位相調整装置。
- 前記位相調整メモリに前記ＶＣのすべてのデータと当該データの有効/ 無効を示す情報とを書込むことを特徴とする請求項４記載の位相調整装置。
- 複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理するステップと、その管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定するステップと、前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出すステップとを有することを特徴とする位相調整方法。
- 前記位相調整メモリに前記ＶＣのＳＯＨ/ ＰＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ／Ｐａｔｈ Ｏｖｅｒ Ｈｅａｄ）以外のデータ領域を書込むことを特徴とする請求項６記載の位相調整方法。
- 前記バーチャルコンカチネーションを構成するすべてのＶＣの前記位相調整メモリへの書込みが完了していない場合に読出しを行わず、同一のＭＦＩ値を持ったすべてのフレームの書込みが完了するまで読出しを行わないことを特徴とする請求項６または請求項７記載の位相調整方法。
- 複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリから読出されたデータのうちの有効なデータのみを前記複数のＶＣ毎に設けられた保持手段に保持するステップと、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定するステップと、前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出すステップとを有することを特徴とする位相調整方法。
- 前記位相調整メモリに前記ＶＣのすべてのデータと当該データの有効/ 無効を示す情報とを書込むことを特徴とする請求項９記載の位相調整方法。
- 複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法のプログラムであって、コンピュータに、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリに書込まれたフレームの前記ＭＦＩ値を管理する処理と、その管理される前記ＭＦＩ値を基に前記バーチャルコンカチネーションを構成するすべてのＶＣが前記位相調整メモリに書込まれたかを判定する処理と、前記位相調整メモリへの書込みが完了したと判定されたフレームを前記位相調整メモリからフレーム単位に読出す処理とを実行させるためのプログラム。
- 複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）が多重された信号のうちの複数のＶＣチャネルで構成されるバーチャルコンカチネーションにおいて前記複数のＶＣの時間的な並びを管理しかつフレーム単位に連続的な値が割り当てられたＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法のプログラムであって、コンピュータに、前記位相調整のために前記複数のＶＣが書込まれる位相調整メモリから読出されたデータのうちの有効なデータのみを前記複数のＶＣ毎に設けられた保持手段に保持する処理と、前記保持手段に前記バーチャルコンカチネーションを構成するすべてのＶＣが書込まれたかを判定する処理と、前記保持手段への書込みが完了したと判定されたフレームを前記保持手段から読出す処理とを実行させるためのプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002240040A JP4168701B2 (ja) | 2002-08-21 | 2002-08-21 | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム |
| US10/631,733 US7349445B2 (en) | 2002-08-21 | 2003-08-01 | Phase adjusting apparatus, phase adjusting method for use therein, and program for phase adjusting method |
| CNA031543928A CN1486000A (zh) | 2002-08-21 | 2003-08-21 | 相位调整装置、相位调整方法和用于相位调整方法的程序 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002240040A JP4168701B2 (ja) | 2002-08-21 | 2002-08-21 | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004080556A JP2004080556A (ja) | 2004-03-11 |
| JP4168701B2 true JP4168701B2 (ja) | 2008-10-22 |
Family
ID=31884507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002240040A Expired - Fee Related JP4168701B2 (ja) | 2002-08-21 | 2002-08-21 | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7349445B2 (ja) |
| JP (1) | JP4168701B2 (ja) |
| CN (1) | CN1486000A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8289859B2 (en) * | 2004-05-25 | 2012-10-16 | Alcatel Lucent | Link delay determination using virtual concatenation |
| US7639677B2 (en) * | 2004-11-02 | 2009-12-29 | Electronics And Telecommunications Research Institute | Optical transponder having switching function |
| US8018926B2 (en) * | 2005-03-30 | 2011-09-13 | Jing Ling | Differential delay compensation |
| US7672315B2 (en) * | 2005-08-23 | 2010-03-02 | Transwitch Corporation | Methods and apparatus for deskewing VCAT/LCAS members |
| JP2007080368A (ja) * | 2005-09-13 | 2007-03-29 | Sony Corp | データ記録方法、データ記録装置及びデータ記録プログラム |
| CN101150563B (zh) * | 2006-09-20 | 2012-03-07 | 中兴通讯股份有限公司 | 一种虚级联组成员自动搜索方法及装置 |
| CN102811108B (zh) * | 2011-06-02 | 2016-06-29 | 中兴通讯股份有限公司 | 一种优化保护倒换性能的方法及系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697975A (ja) | 1992-09-16 | 1994-04-08 | Furukawa Electric Co Ltd:The | データ通信システム |
| JP3290534B2 (ja) * | 1994-03-18 | 2002-06-10 | 富士通株式会社 | パスプロテクションスイッチ装置 |
| US7095758B2 (en) * | 2000-06-16 | 2006-08-22 | Nippon Telegraph And Telephone Corporation | Multiplexing and transmission apparatus |
| JP3494151B2 (ja) | 2001-01-30 | 2004-02-03 | 日本電気株式会社 | コンカチネーション信号処理方法及び装置 |
| JP3654241B2 (ja) | 2001-12-19 | 2005-06-02 | 日本電気株式会社 | 位相調整回路及びそれに用いる位相調整方法 |
| JP3661793B2 (ja) | 2002-05-09 | 2005-06-22 | 日本電気株式会社 | バーチャルコンカチネーションｍｆｉ位相調整方法及びバーチャルコンカチネーションｍｆｉ位相調整回路 |
-
2002
- 2002-08-21 JP JP2002240040A patent/JP4168701B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-01 US US10/631,733 patent/US7349445B2/en not_active Expired - Fee Related
- 2003-08-21 CN CNA031543928A patent/CN1486000A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7349445B2 (en) | 2008-03-25 |
| JP2004080556A (ja) | 2004-03-11 |
| US20040037182A1 (en) | 2004-02-26 |
| CN1486000A (zh) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7167442B2 (en) | Hitless protection switching | |
| US7346081B2 (en) | Traffic handling in a protected synchronous communication network | |
| US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
| US7457390B2 (en) | Timeshared jitter attenuator in multi-channel mapping applications | |
| US7639673B2 (en) | Method and apparatus for SDH/SONET frame alignment | |
| JP3429307B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
| JP4168701B2 (ja) | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム | |
| US7940806B1 (en) | Synchronous payload envelope mapping without pointer adjustments | |
| JPH06225373A (ja) | 伝送システムおよび伝送装置 | |
| US7428249B2 (en) | Pointer processing and path BIP-8 computation for large concatenated payloads | |
| RU2350017C2 (ru) | Устройство компенсации и восстановления задержки виртуальной конкатенации | |
| US7940651B2 (en) | Momentary-disconnection-free switching device | |
| US6836486B2 (en) | Switching of low order data structures using a high order switch | |
| CA2293521A1 (en) | Asynchronous payload mapping using direct phase transfer | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| CA2090270A1 (en) | Circuit arrangement for equalizing frequency and/or phase variations between an incoming and an outgoing signal | |
| JP3654241B2 (ja) | 位相調整回路及びそれに用いる位相調整方法 | |
| JP2867943B2 (ja) | Ｓｄｈ伝送システムの遅延変動吸収方法 | |
| JP4190972B2 (ja) | Ｓｄｈ伝送装置 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| JP2690627B2 (ja) | 非同期データ伝送方式 | |
| JP3140285B2 (ja) | データレート変換装置 | |
| JP2965449B2 (ja) | データ分離出力回路 | |
| US20110150009A1 (en) | Pointer processing apparatus and pointer processing method | |
| JPH10313319A (ja) | 伝送信号のセル化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |