CN1486000A - 相位调整装置、相位调整方法和用于相位调整方法的程序 - Google Patents
相位调整装置、相位调整方法和用于相位调整方法的程序 Download PDFInfo
- Publication number
- CN1486000A CN1486000A CNA031543928A CN03154392A CN1486000A CN 1486000 A CN1486000 A CN 1486000A CN A031543928 A CNA031543928 A CN A031543928A CN 03154392 A CN03154392 A CN 03154392A CN 1486000 A CN1486000 A CN 1486000A
- Authority
- CN
- China
- Prior art keywords
- channel
- phase adjustment
- adjustment memory
- frame
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 43
- 238000012163 sequencing technique Methods 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 8
- 238000012423 maintenance Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 18
- 238000012545 processing Methods 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
MFI同步管理器确定MFI值的连续性，以便管理MFI值的同步。相位调整器依据检测到的MFI值检测构成虚级联的VC－3信道的参考VC－3信道。写入控制器依据来自相位调整器的写入允许信号、以及数据有效/无效信息，将帧数据写入到相位调整存储器中。写入帧管理器针对每一个VC－3信道，管理在相位调整存储器中写入的帧数据，并且为其级联的所有VC－3信道已经被写入的帧数据产生读取允许信号。读取控制器依据读取允许信号，从相位调整存储器中读取帧数据。
Description
技术领域
本发明涉及一种相位调整装置、其中所使用的相位调整方法、以及用于这种相位调整方法的程序，更具体地说，本发明涉及一种相位调整方法，该方法用于吸收(absorb)差分延迟(differential delay)，而不依赖于在信号的多个VC(虚容器(virtual container))-3信道的虚级联(virtualconcatenation)中的指针填充(pointer stuff)，其中信号由复用的VC-3信道组成。
背景技术
在附图的图1中示出了由复用的48个VC-3信道组成的STM(同步传输模式)-16帧的帧格式。如图1所示，STM-16帧包括：用于传输监视控制系统的数据的区段开销(SOH)600、有效载荷604、以及用于存储表示复用的VC-3信道的前端(leading end)的指针信息的区域601。
有效载荷604包括：复用的48个VC-3信道602-1到602-48。VC-3信道602-1到602-48中的每一个具有用于传输监视控制系统的数据的路径开销(POH)605。
为了将多个VC-3信道602-1到602-48作为单一的数据传输区域处理，已经由ITU-T(国际电信联盟-电信标准化部门)的G.707/G783对虚级联进行了标准化。
例如，假定将3个VC-3信道作为虚级联来处理，并且如图2所示，将把这些信道从节点71传输到节点76。因为VC-3信道中的每一个可能会通过三条路径701、702、703中的一个传输，所以，由于由中间节点72-75造成的设备延迟、以及由不同的路径长度造成的时延，将使节点76接收到的VC-3信道不同相(out of phase)。因此，需要特定的方案来吸收在终止虚级联的节点上的相位差。
由于虚级联，每一个VC-3信道的路径开销605的H4字节603存储MFI(多帧指示符)，该MFI指示符是表示作为检测和处理相位差的方案的、VC-3信道的顺序的号码。
图3是显示在H4字节中存储的MFI值的附图。以下将参考图1到3，描述SDH(同步数字系列/同步光网络)的指针填充的概念。
如果图2所示的节点71、76依据独立的时钟操作、即节点71、76具有各自的时钟源，则由于所述的两个节点的时钟的准确度不同，在节点71、76具有略微不同的时钟速度。
STM-16帧具有填充区606、607，所述的填充区用于传输数据，而通常与节点71、76的不同的时钟速度无关。如果传输节点的时钟速度高于接收节点的时钟速度，则将在SOH 600中的填充区606用作数据区，以便增加可以在每一帧中传输的字节的数量，从而可以按照接收节点的时钟速度来接收数据。如果传输节点的时钟速度低于接收节点的时钟速度，则不把在有效载荷604中的填充区用作数据区，从而降低可以在每一帧中传输的字节数。
当传输和接收节点依据独立的时钟操作时，如果通过存储器来吸收虚级联的差分时延，则在按照恒定的速率(rate)读取存储数据时，缓冲器会遭受下溢和溢出。当按照比写入数据的速率高的速率读取数据时，缓冲器可以防止遭受溢出。然而，当缓冲器遭受下溢时，则需要识别要再次读取数据的时间。
例如，如果虚级联包括VC-3#1信道、VC-3#2信道、以及VC-3#3信道，则由于在数据映射节点按照VC-3#1信道、VC-3#2信道和VC-3#3信道顺序对数据逐个字节地进行映射，则在数据恢复节点，需要从VC-3#1信道、VC-3#2信道和VC-3#3信道中逐个字节地读取数据。
因此，当出现下溢时，则需要在这样的时间开始读取数据，以致于需要将至少一个字节的数据存储在用于存储虚级联的VC-3信道的存储器中。另外申明，读取节点需要一直识别数据是否被存储在存储器中。确定数据是否被存储在存储器中的一个处理是对在用于存储VC-3信道的存储器中的相位调整存储器中预留的存储区中的写入和读取地址进行管理和比较。
然而，上述的传统相位调整处理的问题在于：由于需要依据写入和读取地址，一直确定每一个VC-3信道的数据是否被存储在相位调整存储器中，并且当存储虚级联的所有的VC-3信道的数据时，需要读取所存储的数据，因此，执行该方法所需要的电路较复杂，并且规模较大。
通常，相位调整存储器包括外部存储器，并且使用写入和读取地址来管理用于存储各个VC-3信道的外部存储器的存储区。因此，当复用的VC-3/VC-4的信道数量和存储区(地址)变大时，所需要的电路会更复杂，并且规模会更大。
发明内容
因此，本发明的目的是提供一种相位调整装置、该装置所使用的相位调整方法、以及用于这样的相位调整方法的程序，该装置和方法能够调整相位，而不会涉及电路规模的增加，并且不依赖于在SDH中产生指针填充。
依据本发明，提供了一种相位调整装置，该装置用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序(chrono-logicalsequence)，其中所述的信号由复用的VC信道组成；以及如果MFI值失去连续性，则调整相位，其中，对于每一帧，将连续的值分配给所述MFI值，相位调整装置包括：相位调整存储器，用于写入VC信道以便调整相位；管理装置，用于管理写入到相位调整存储器中的帧的MFI值；判定装置，该装置确定是否已经依据由管理装置管理的MFI值，将组成虚级联的所有VC信道写入到相位调整存储器；以及读取装置，用于从相位调整装置中读取每一帧，其中，由判定装置确定帧已经被写入到相位调整存储器中。
依据本发明，还提供了一种相位调整装置，该装置用于管理在信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成；以及如果MFI值失去连续性，则调整相位，其中，对于每一帧，将连续的值分配给所述MFI值，相位调整装置包括：相位调整存储器，用于写入VC信道以便调整相位；分别与VC信道相关的保持装置(holding means)，用于只保持从相位调整存储器中读取的数据中的有效数据；判定装置，用于确定是否已经将组成虚级联的所有VC信道写入到保持装置中；以及读取装置，用于从保持装置中读取帧，其中，由判定装置确定帧已经被写入到保持装置中。
依据本发明，还提出了一种相位调整方法，该方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中对于每一帧，将连续的值分配给所述MFI值，该方法包括以下步骤：管理写入到相位调整存储器中的帧的MFI值，其中，将VC信道写入到所述的存储器中以便调整相位；依据管理的MFI值，确定是否已经将组成虚级联的所有VC信道写入到相位调整存储器中；以及从相位调整装置中读取每一帧，其中，确定帧已经被写入到相位调整存储器中。
依据本发明，还提供了一种相位调整方法，该方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中对于每一帧，将连续的值分配给所述MFI值。该方法包括以下步骤：在分别与VC信道相关的保持装置中，只保持从相位调整存储器中读取的数据中的有效数据，其中，在相位调整存储器中写入VC信道以便调整相位；确定是否已经将组成虚级联的所有VC信道写入到保持装置中；以及从保持装置中读取帧，其中，确定帧已经被写入到保持装置中。
依据本发明，还提供了一种用于执行相位调整方法的计算机程序，所述的相位调整方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中，对于每一帧将连续的值分配给所述MFI值，该计算机程序使计算机执行以下步骤：管理写入到相位调整存储器中的帧的MFI值，其中，在相位调整存储器中写入VC信道以便调整相位；确定是否已经依据管理的MFI值，将组成虚级联的所有VC信道写入到相位调整存储器中；以及从相位调整存储器中读取每一帧，其中，确定帧已经被写入到相位调整存储器中。
依据本发明，还提供了一种用于执行相位调整方法的计算机程序，所述的相位调整方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中，对于每一帧将连续的值分配给所述MFI值，计算机程序使计算机执行以下步骤：在分别与VC信道相关的保持装置中，只保持从相位调整存储器中读取的数据中的有效数据，其中，在所述的存储器中写入VC信道以便调整相位；确定是否已经将组成虚级联的所有VC信道写入到保持装置中；以及从保持装置中读取帧，其中，确定帧已经被写入到保持装置中。
在传输具有由提供单一的带宽的多个VC-3或者VC-4信道组成的虚级联的数据时，依据本发明的相位调整装置可以吸收由于路径长度不同造成的差分延迟，而不依赖于指针填充的产生。
更具体地说，使用依据本发明的相位调整装置，SDH终端处理器(terminator)从接收到的数据中检测帧的前端，并且从帧的前端信息中检测表示复用的VC-3帧的前端的指针，以便检测复用的VC-3的前端。
MFI检测器依据检测到的VC-3信道的前端，从处于固定位置的H4字节中检测MFI值。MFI同步管理器管理由MFI检测器检测到的MFI值的同步状态。当MFI同步管理器已经建立了组成虚级联的所有VC-3信道的同步时，相位调整器检测最早到达的VC-3信道。
写入控制器依据从SDH终端处理器传输的数据、表示除了VC-3信道的SOH/POH之外的其他数据的信号、以及来自相位调整器的写入允许信号，将除了VC-3信道的SOH/POH之外的其他数据写入到相位调整存储器中。写入帧管理器管理针对每一个VC-3信道，写入到相位调整存储器中的帧的MFI值。
读取控制器依据由读取帧管理器管理的MFI值和虚级联的VC-3信道的信息，读取其虚级联的所有VC-3信道已经被写入的帧。如果还没有写入虚级联的所有VC-3信道，则直到已经写入了具有相同MFI值的所有帧，读取控制器才会读取帧。当读取控制器已经读取了这些帧时，读取控制器再次参考由写入帧管理器管理的MFI值，确定是否要读取随后的帧。
写入帧管理器管理在相位调整存储器中写入的MFI值，以及读取其虚级联的所有VC-3信道已经被写入的每一个帧。因此，相位调整装置能够吸收差分延迟，而不依赖于指针填充的产生。
参考用于说明本发明的实例的附图，从以下描述中，本发明的上述和其他目的、特征和优点将变得更加明显。
附图说明
图1是显示由复用的48个VC-3信道组成的STM-16的帧格式的图；
图2是显示用于传输级联的多条路径的图；
图3是显示在H4字节存储的MFI值的图；
图4是依据本发明实施例的相位调整装置的方框图；
图5是图4所示的相位调整装置的写入帧管理器的方框图；
图6是显示图4所示的相位调整装置的相位调整存储器的存储区的图；
图7是显示从图4所示的相位调整装置的SDH终端处理器传输的数据的图；
图8是显示图4所示的相位调整装置的VC构造设定的实例的图；
图9是依据本发明的实施例的相位调整装置的处理顺序的一部分的流程图；
图10是依据本发明的实施例的相位调整装置的处理顺序的其余部分的流程图；
图11是依据本发明的另一实施例的相位调整装置的方框图；
图12是图11所示的相位调整装置的字节对准器(byte aligner)的方框图；
图13是依据本发明的另一实施例的相位调整装置的处理顺序的一部分的流程图；以及
图14是依据本发明的另一实施例的相位调整装置的处理顺序的其余部分的流程图；
具体实施方式
图4按照方框图的形式，显示依据本发明的一个实施例的相位调整装置1。如图4所示，相位调整装置1包括SDH(同步数字系列)终端处理器11、MFI(多帧指示符)检测器12、MFI同步管理器13、相位调整器14、写入控制器15、相位调整存储器16、写入帧管理器17、读取控制器18、以及记录介质19。
SDH终端处理器11从接收到的数据中检测帧的前端，以及从指针信息中检测复用的VC-3帧的前端，以便检测MFI信息，从而管理构成虚级联的VC(虚容器)-3信道的时间顺序。
MFI检测器12依据复用的VC-3信道的前端信息，从在固定位置的H4字节中检测MFI值。MFI同步管理器13确定检测到的MFI值的连续性，以便管理MFI值的同步。相位调整器14依据检测到的MFI值，检测虚级联的VC-3信道的参考VC-3信道。写入控制器15依据来自相位调整器14的写入允许信号102、以及来自SDH终端处理器11的数据有效/无效信息101，将帧数据写入到相位调整存储器16中。
写入帧管理器17针对每一个VC-3信道，管理由写入控制器15写入的帧数据，并且产生其级联的所有VC-3信道已经被写入的帧数据的读取允许信号。读取控制器18依据读取允许信号从相位调整存储器16中读取帧数据。记录介质19存储可以由相位调整装置1的计算机(未示出)运行的程序。当计算机执行在记录介质19中存储的程序时，则执行相位调整装置1的上述组件的功能。
图5按照方框图的形式，显示图4所示的写入帧管理器17。如图5所示，写入帧管理器17包括：写入帧判定装置21、写入帧管理装置22、读取判定装置23、以及VC构造设定(configuration setting)24。
写入帧判定装置21依据在相位调整存储器16中写入的帧的MFI值的信息，确定帧是否已经被写入控制器15写入。写入帧管理装置22管理由写入帧判定装置21判定为正在被写入的帧的MFI值。读取判定装置23确定依据虚级联的VC构造设定24可以读取的帧。
图6显示图4所示的相位调整存储器16的存储区。图6所示的相位调整存储器16的存储区用于存储由复用的48个VC-3信道组成的STM(同步传输系列)-16的数据。将相位调整存储器16划分为存储区201-1到201-48，以便存储各个VC-3信道#1到#48。将划分后的存储区201-1到201-48中的每一个划分为区域202-1到202-N，以便存储N帧的数据MFI#(M×N)到MFI#(M×N+N-1)。
图7显示从图4所示的SDH终端处理器11传输的数据。如图7所示，由于在SDH帧中，VC-3信道#1、#2具有不同的指针值，因此，VC-3信道的前端字节(J1字节)从SDH帧中的不同的位置开始。
对于VC-3信道#1，在前端字节301之后，暂时传输有效载荷303，然后再传输SOH(区段开销302)。对于VC-3信道#2，在前端字节301之后，立即传输SOH 302，然后传输有效载荷303。因此，对于不同的VC-3信道，在不同的时间段(timing)传输有效的数据区。
图8显示图5所示的VC构造设定24的实例。如图8所示，VC构造设定24将与由那些VC-3信道组成的虚级联对应的那些VC-3信道设置为“1”，以便能够识别组成虚级联402-1到402-m的VC-3信道401-1到401-n。
图9和10显示依据本发明的相位调整装置1的处理顺序。以下将参考图4到图10描述相位调整装置1的处理操作。当由相位调整装置1运行在记录介质19中存储的程序时，进行图9和10所示的处理顺序。
在步骤S1(见图9)，SDH终端处理器11检测接收到的数据的帧的前端位置(leading position)，然后，在步骤S2，依据检测到的帧的前端位置，检测表示复用的VC-3信道的前端位置的指针，同时检测复用的VC-3信道的前端。在步骤S3，MFI检测器12依据复用的VC-3信道的前端，从处于固定位置的H4字节中检测MFI值。由于对于每一帧，将连续的值分配给MFI值，则在步骤S4和S5，如果检测到n个连续值(受保护的阶段的数量为n)，MFI同步管理器13实现MFI值的同步状态。
当在步骤S6中，对于虚级联的所有VC-3信道建立了MFI值的同步状态时，在步骤S7，相位调整器14依据添加到各个VC-3信道上的MFI值，确定最早到达的VC-3信道，并且允许将所确定的VC-3信道写入到相位调整存储器16中。当相位调整器14已经确定了最早到达的VC-3信道时，在在步骤S8，相位调整器14存储其中的MFI值。然后，在图10所示的步骤S9和步骤S10，当具有所存储的MFI值的帧已经到达时，相位调整器14允许将其余的VC-3信道写入到相位调整存储器16中。
在步骤S11，写入控制器15依据在步骤S11中来自相位调整器14的写入允许信号102，写入允许被写入的VC-3信道中除了SOH/POH(区段开销/路径开销)之外的数据。从SDH终端处理器11传输用于表示除了SOH/POH之外的其他数据的信号101，并且可以依据指针信息从帧的前端信息和的VC-3信道的前端信息中产生所述的信号101。写入控制器15指示已经被写入到写入帧管理器17的帧的MFI值。
在写入帧管理器17中，写入帧判定装置21确定由写入控制器15指示的、已经被写入的帧的MFI值，并且在步骤S12，由写入帧管理装置22管理已经由写入帧判定装置21判定为正在被写入的MFI值。
在步骤S13，读取判定装置23参考用于表示组成虚级联的VC-3信道的信息的VC构造设定24，并且将读取允许信号发送到读取控制器18，以便在步骤S14、S15，开始读取具有已经被写入的虚级联的所有VC-3信道的MFI值的帧。
然后，以下将描述在相位调整存储器16中写入数据的过程。在本实施例中，假定STM-16帧由具有SDH输入帧的48个复用的VC-3信道组成。
如图6所示，将相位调整装置16划分为用于存储各个VC-3信道的存储区201-1到201-48，并且将存储区201-1到201-48中的每一个划分为用于存储N帧数据的区域202-1到202-N。
例如，如果N＝32，则划分的区域202-1用于存储诸如MFI值“0”、“32”、…、“4064”的数据，划分的区域202-2用于存储MFI值“1”、“33”、…、“4065”的数据，以及划分的区域202-32用于存储MFI值“31”、“63”、…、“4095”的数据。
如果虚级联由VC-3信道#1、#2组成，则从SDH终端处理器11传输的数据如图7所示。由于在SDH帧中，VC-3信道#1、#2具有不同的指针值，VC-3信道的前端字节(J1字节)301从SDH帧中的不同位置开始。更具体地说，对于VC-3信道#1，在前端字节301之后，暂时传输有效载荷303，然后再传输SOH302。对于VC-3信道#2，在前端字节301之后，立即传输SOH302，然后再传输有效载荷303。因此，对于不同的VC-3信道，在不同的时间传输有效数据区。
在步骤S11，写入控制器15依据用于表示与从SDH终端处理器11传输的数据一起传输的有效载荷303的信号(有效/无效信号300)，只将有效载荷303(除SOH/POH之外)写入到相位调整存储器16中。用于指示除了SOH/POH之外的信号是在图7所示的区域301、302、304中的“0”、在图7所示的其他区域303中的“1”。
以下将描述需要用来确定是否可以读取数据的VC构造设定24。图8显示了VC构造设定24的实例。在由VC-3信道#1到#m组成的SDH帧中，VC构造设定24表示虚级联#1到#m的存在。
对于虚级联402-1到402-m，VC构造设定24将VC-3信道401-1到401-n中的一些VC-3信道设置为“1”，以便识别组成虚级联的那些VC-3信道。从图8所示的实例中可以看出：虚级联#1由VC-3信道#1、#3组成；虚级联#2由VC-3信道#2、#8组成；以及虚级联#3由VC-3信道#7、#n组成。
读取控制器18读取由读取判定装置23已经判定为可读取的帧。可以读取的帧由构成具有相同MFI值的虚级联、并且已经写入到相位调整存储器16中的所有VC-3信道组成。例如，如果VC-3信道#1、# 2、#3构成虚级联，则当具有MFI值“0”的VC-3信道#1、#2、#3中的各个帧已经被写入到相位调整存储器16时，从用于MFI值“0”的存储区中读取VC-3信道#1、#2、#3中的帧。
在已经读取了具有MFI值“0”的帧之后，读取控制器18确认具有MFI值“1”的所有帧是否已经被写入。如果已成功写入，则读取控制器18开始从相位调整存储器16中读取具有MFI值“1”的帧。如果未成功写入，则在步骤18，读取控制器18停止读取数据，直到写入具有MFI值“1”的所有帧。
在步骤S16，将读取的数据传输到后续阶段的块，并且使有效/无效信号300有效，在步骤S17，如果没有从相位调整存储器16中读出数据，则使有效/无效信号300无效，用于表示没有被从相位调整存储器16中读取数据到后续阶段的块中。
在本实施例中，以上已经对读取在STM-16帧中复用的VC-3信道的过程进行了描述。然而，STM-16帧可以由STM-64帧、STM-4帧来替代，并且VC-3信道可以由VC-4信道来替代。
依据本发明，对于相位调整存储器16中写入的帧的MFI值进行管理，并且当对于构成级联的所有VC-3信道，具有相同MFI值的帧的数据被写入到相位调整存储器16中时，从相位调整存储器16中读取帧数据。因此，可以进行相位调整而不必依赖于在SDH中的指针填充的产生。
此时，在每一次将要从相位调整存储器16中读取数据时，对于构成级联的所有级联VC-3信道，需要针对每一个字节确认数据是否已经被写入到相位调整存储器16中。然而，依据本实施例，由于只需要针对帧字节，确定数据是否已经被写入到相位调整存储器16中，因此，所需要的电路在规模上可以更小。
图11按照方框图的形式显示了依据本发明的另一实施例的相位调整装置3。除了由写入控制器31、读取控制器32和字节对准器33来替代写入控制器15、读取控制器18和写入帧管理器17之外，图11所示的相位调整装置3与图4所示的相位调整装置1相似。使用相同的参考符号表示与图4所示的相位调整装置1的布置和操作相同的图11所示的相位调整装置3中的那些部分，并且对这些部分不将进行详细的描述。
图12按照方框图的形式显示了图11所示的字节对准器33。如图12所示，字节对准器33包括：写入控制控制装置41、FIFO(先入先出)存储器42-1到42-n、读取判定装置43、VC构造设定44、以及读取控制装置45。
图13和14显示依据本发明的另一实施例的相位调整装置3的处理顺序。以下将参考图11到14描述相位调整装置3的处理操作。当由相位调整装置3中的计算机运行在记录介质34中存储的程序时，执行在图9和10中所示的处理顺序。用于结束用于相位调整的SDH数据的过程(图13所示的步骤S21到S29、以及图14的所示的步骤S30)与相位调整装置1中的对应过程相同，并且省略对这一过程的详细描述。
写入控制器31依据来自相位调整器14的写入允许信号102，开始将数据写入到相位调整存储器16中。在先前的实施例中，只将图7所示的有效载荷303(除了SOH/POH之外)写入到相位调整存储器16中。然而，在本实施例中，将所有的数据(301-304)写入到相位调整存储器16中。此时，在图14所示的步骤S31，将有效/无效信号300以及数据串写入到相位调整装置16中。
当开始将构成级联的所有VC-3信道的数据写入到相位调整存储器16中时，写入控制器31向读取控制器32发送读取允许信号500。在步骤S32、S33，依据读取允许信号500，读取控制器32开始从相位调整存储器16中读取数据，并且在步骤S34，将读取的数据和数据有效/无效信息传输到字节对准器33。
在字节对准器33中，在步骤S35，通过写入控制装置41，只将从读取控制器32中发送的数据中的有效数据写入到用于各个VC-3信道的FIFO存储器42-1到42-n。
有效数据是指由有效/无效信号300表示的数据303。将有效/无效信号300以及数据写入到相位调整存储器16中，并且由读取控制器32，将所述的信号和数据读取到字节对准器33中。
在步骤S36，读取判定装置43通过参考从用于各个VC-3信道的FIFO存储器42-1到42-n中发送的空信号501-1到501-n、以及VC构造设定44，确定可以从其中读取数据的FIFO存储器。
更具体地说，读取判定装置43通过参考VC构造设定44，确定组成每一个虚级联的VC-3信道，并且如果对于构成虚级联的所有VC-3信道，数据已经被存储在其中(非空)，则将FIFO存储器判定为能够读取数据。
在步骤S37，依据由读取判定装置所作的判断，读取控制装置45从FIFO存储器42-1到42-n中读取数据。
在本实施例中，如上所述，将帧数据和数据有效/无效信息写入到相位调整存储器16中，这只具有使VC-3信道的前端对齐的功能，在读取控制器32之后的阶段设置字节对准器33，以便调整在VC-3信道中的字节位置。因此，本实施例提供以下的新的优点：简化了由相位调整存储器16所执行的管理过程，从而降低了由此产生的延迟。
在本实施例中，以上已经对读取在STM-16帧中复用的VC-3信道的过程进行了描述。然而，可以由STM-64帧、STM-4帧等替换STM-16帧，并且可以由VC-4信道来替代VC-3信道。
如上所述，依据本发明，相位调整装置管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中，对于每一帧，将连续的值分配给所述MFI值。相位调整装置管理写入到相位调整存储器中的帧的MFI值，其中在相位调整存储器中写入VC信道以便调整相位，以及当依据MFI值，将构成虚级联的所有VC信道写入到相位调整存储器中时，从相位调整存储器中读取每一个帧，其中，判定所述的帧已经被写入到相位调整存储器中。相位调整装置能够调整相位，而不必增加电路的规模，并且不必依赖于在SDH中的指针填充的产生。
Claims (14)
1.一种相位调整装置，用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中对于每一个帧，将连续的值分配给所述MFI值，所述的相位调整装置包括：
相位调整存储器，用于在其中写入所述的VC信道，以便调整相位；
管理装置，用于管理写入到所述的相位调整存储器的帧的MFI值；
判定装置，用于依据由所述的管理装置管理的MFI值，确定是否已经将构成虚级联的所有VC信道写入到所述的相位调整存储器中；以及
读取装置，用于从所述的相位调整装置中读取每一帧，其中，由所述的判定装置确定帧已经被写入到所述的相位调整存储器中。
2.根据权利要求1所述的相位调整装置，其特征在于：所述的相位调整存储器在其中写入除了所述的VC信道的SOH/POH之外的其他数据。
3.根据权利要求1所述的相位调整装置，其特征在于：所述的读取装置包括一种判定读取装置，如果还没有将构成虚级联的所有VC信道写入到所述的相位调整存储器中时，所述的判定读取装置不从所述的相位调整存储器中读取数据，如果具有相同的MFI值的所有帧已经被写入到所述的相位调整存储器时，则从所述的相位调整存储器中读取数据。
4.根据权利要求2所述的相位调整装置，其特征在于：所述的读取装置包括一种判定读取装置，如果还没有将构成虚级联的所有VC信道写入到所述的相位调整存储器中时，所述的判定读取装置不从所述的相位调整存储器中读取数据，如果具有相同MFI值的所有帧已经被写入到所述的相位调整存储器时，则从所述的相位调整存储器中读取数据。
5.一种相位调整装置，用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及当MFI值失去连续性时，则调整相位，其中对于每一帧，将连续的值分配给所述MFI值，所述的相位调整装置包括：
相位调整存储器，用于在其中写入所述的VC信道以便调整相位；
与VC信道分别相关的保持装置，用于只保持从所述的相位调整存储器中读取的数据中的有效数据；
判定装置，用于确定是否已经将构成虚级联的所有VC信道写入到所述的保持装置中；以及
读取装置，用于从所述的保持装置中读取帧，其中由所述判定装置确定帧已经被写入到所述的保持装置中。
6.根据权利要求5所述的相位调整装置，其特征在于：所述的相位调整存储器在其中写入所述VC信道的所有数据、以及表示VC信道的所述数据有效还是无效的信息。
7.一种相位调整方法，该方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中，对于每一帧，将连续的值分配给所述MFI值，所述的方法包括步骤：
管理写入到相位调整存储器中的帧的MFI值，其中在相位调整存储器中写入VC信道以便调整相位；
依据管理的MFI值，确定是否已经将构成虚级联的所有VC信道写入到所述的相位调整存储器中；以及
从所述的相位调整存储器中读取每一帧，其中，确定帧已经被写入到所述的相位调整存储器中。
8.根据权利要求7所述的方法，其特征在于：所述的相位调整存储器在其中写入除了所述VC信道的SOH/POH之外的其他数据。
9.根据权利要求7所述的方法，其特征在于：还包括步骤：
如果还没有将构成虚级联的所有VC信道写入到所述的相位调整存储器中，则不从所述的相位调整存储器中读取数据；以及
如果具有相同MFI值的所有帧已经被写入到所述的相位调整存储器中，则从所述的相位调整存储器中读取数据。
10.根据权利要求8所述的方法，还包括步骤：
如果还没有将构成虚级联的所有VC信道写入到所述的相位调整存储器中，则不从所述的相位调整存储器中读取数据；以及
如果具有相同MFI值的所有帧已经被写入到所述的相位调整存储器中，则从所述的相位调整存储器中读取数据。
11.一种相位调整方法，该方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中，对于每一帧，将连续的值分配给所述MFI值，所述的方法包括步骤：
在分别与VC信道相关的保持装置中，只保持从相位调整存储器中读取的数据中的有效数据，其中，在相位调整存储器中写入VC信道以便调整相位；
确定是否已经将构成虚级联的所有VC信道写入到所述的保持装置中；以及
从所述的保持装置中读取帧，其中，确定帧已经被写入到所述的保持装置中。
12.根据权利要求11所述的方法，其特征在于所述的相位调整存储器在其中写入所述VC信道的所有数据、以及表示VC信道的所述数据是有效还是无效的信息。
13.一种用于执行相位调整方法的计算机程序，所述的方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中，对于每一帧，将连续的值分配给所述MFI值，所述的计算机程序使计算机执行步骤：
管理写入到相位调整存储器中的帧的MFI值，其中，在相位调整存储器中写入VC信道以便调整相位；
依据管理的MFI值确定是否已经将构成虚级联的所有VC信道写入到所述的相位调整存储器中；以及
从所述的相位调整存储器中读取每一帧，其中，确定帧已经被写入到所述的相位调整存储器中。
14.一种用于执行相位调整方法的计算机程序，所述的方法用于管理在由信号的VC信道组成的虚级联中的VC信道的时间顺序，其中所述的信号由复用的VC信道组成，以及如果MFI值失去连续性，则调整相位，其中，对于每一帧，将连续的值分配给所述MFI值，所述的计算机程序使计算机执行步骤：
在分别与VC信道相关的保持装置中，只保持从相位调整存储器中读取的数据中的有效数据，其中，在相位调整存储器中写入VC信道以便调整相位；
确定是否已经将构成虚级联的所有VC信道写入到所述的保持装置中；以及
从所述的保持装置中读取帧，其中，确定帧已经被写入到所述的保持装置中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002240040A JP4168701B2 (ja) | 2002-08-21 | 2002-08-21 | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム |
| JP2002240040 | 2002-08-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1486000A true CN1486000A (zh) | 2004-03-31 |
Family
ID=31884507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA031543928A Pending CN1486000A (zh) | 2002-08-21 | 2003-08-21 | 相位调整装置、相位调整方法和用于相位调整方法的程序 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7349445B2 (zh) |
| JP (1) | JP4168701B2 (zh) |
| CN (1) | CN1486000A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008034311A1 (fr) * | 2006-09-20 | 2008-03-27 | Zte Corporation | Procédé et dispositif de recherche autonome d'élément de groupe de concaténation virtuelle |
| WO2012163139A1 (zh) * | 2011-06-02 | 2012-12-06 | 中兴通讯股份有限公司 | 一种优化保护倒换性能的方法及系统 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8289859B2 (en) * | 2004-05-25 | 2012-10-16 | Alcatel Lucent | Link delay determination using virtual concatenation |
| US7639677B2 (en) * | 2004-11-02 | 2009-12-29 | Electronics And Telecommunications Research Institute | Optical transponder having switching function |
| US8018926B2 (en) | 2005-03-30 | 2011-09-13 | Jing Ling | Differential delay compensation |
| US7672315B2 (en) * | 2005-08-23 | 2010-03-02 | Transwitch Corporation | Methods and apparatus for deskewing VCAT/LCAS members |
| JP2007080368A (ja) * | 2005-09-13 | 2007-03-29 | Sony Corp | データ記録方法、データ記録装置及びデータ記録プログラム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697975A (ja) | 1992-09-16 | 1994-04-08 | Furukawa Electric Co Ltd:The | データ通信システム |
| JP3290534B2 (ja) * | 1994-03-18 | 2002-06-10 | 富士通株式会社 | パスプロテクションスイッチ装置 |
| US7095758B2 (en) * | 2000-06-16 | 2006-08-22 | Nippon Telegraph And Telephone Corporation | Multiplexing and transmission apparatus |
| JP3494151B2 (ja) | 2001-01-30 | 2004-02-03 | 日本電気株式会社 | コンカチネーション信号処理方法及び装置 |
| JP3654241B2 (ja) | 2001-12-19 | 2005-06-02 | 日本電気株式会社 | 位相調整回路及びそれに用いる位相調整方法 |
| JP3661793B2 (ja) | 2002-05-09 | 2005-06-22 | 日本電気株式会社 | バーチャルコンカチネーションｍｆｉ位相調整方法及びバーチャルコンカチネーションｍｆｉ位相調整回路 |
-
2002
- 2002-08-21 JP JP2002240040A patent/JP4168701B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-01 US US10/631,733 patent/US7349445B2/en not_active Expired - Fee Related
- 2003-08-21 CN CNA031543928A patent/CN1486000A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008034311A1 (fr) * | 2006-09-20 | 2008-03-27 | Zte Corporation | Procédé et dispositif de recherche autonome d'élément de groupe de concaténation virtuelle |
| WO2012163139A1 (zh) * | 2011-06-02 | 2012-12-06 | 中兴通讯股份有限公司 | 一种优化保护倒换性能的方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7349445B2 (en) | 2008-03-25 |
| JP2004080556A (ja) | 2004-03-11 |
| JP4168701B2 (ja) | 2008-10-22 |
| US20040037182A1 (en) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6965612B2 (en) | Methods and apparatus for the hardware implementation of virtual concatenation and link capacity adjustment over SONET/SDH frames | |
| EP1865632B1 (en) | A method and apparatus for signal splitting and synthesizing | |
| US20060088061A1 (en) | Mapping arbitrary signals into SONET | |
| CN1946017A (zh) | 在包交换网络中发送端和接收端进行时钟同步的方法和系统 | |
| CN1059437A (zh) | 同步数字系统码速再调整 | |
| CN1354927A (zh) | 将虚拟并置数据流转换成连续并置数据流的方法和设备 | |
| CN1490992A (zh) | 在被保护的同步通信网中的业务量处理 | |
| CN1267164A (zh) | 传输低速同步数字系列信号的传输方法与装置 | |
| US7672315B2 (en) | Methods and apparatus for deskewing VCAT/LCAS members | |
| CN101167281A (zh) | 用于同步交换光传输网络信号的方法和设备 | |
| US20130305010A1 (en) | Differential delay compensation | |
| US7558287B2 (en) | Combined hardware and software implementation of link capacity adjustment scheme (LCAS) in SONET (synchronous optical network) virtual concatenation (VCAT) | |
| US7239649B2 (en) | Transmission system | |
| CN1486000A (zh) | 相位调整装置、相位调整方法和用于相位调整方法的程序 | |
| CA2520906C (en) | Method and apparatus for frame alignment | |
| US7630397B2 (en) | Efficient scalable implementation of VCAT/LCAS for SDH and PDH signals | |
| WO2004021615A1 (en) | Synchronous transmission network node | |
| CN101039157B (zh) | 微波帧适配装置和方法 | |
| EP1936849A1 (en) | Method for mapping and demapping data information over the members of a concatenated group | |
| US20080075125A1 (en) | Sampled accumulation system and method for jitter attenuation | |
| US7508830B1 (en) | Method and apparatus differential delay compensation processing of virtually concatenated data | |
| CN1909429A (zh) | 一种延迟光同步数字传送网通道净荷数据的装置 | |
| CN1761177B (zh) | 虚级联恢复过程中实现无损重排的方法 | |
| FI94811C (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävien signaalien kehysten kohdistamiseksi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |