JP3086054B2 - 同期ディジタル信号用伝送装置 - Google Patents
同期ディジタル信号用伝送装置Info
- Publication number
- JP3086054B2 JP3086054B2 JP04082058A JP8205892A JP3086054B2 JP 3086054 B2 JP3086054 B2 JP 3086054B2 JP 04082058 A JP04082058 A JP 04082058A JP 8205892 A JP8205892 A JP 8205892A JP 3086054 B2 JP3086054 B2 JP 3086054B2
- Authority
- JP
- Japan
- Prior art keywords
- stuffing
- signal
- value
- transmission device
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Description
【０００１】
【産業上の利用分野】本発明はＳＴＭ−Ｎ信号の位相変
動を補正するための適合化ないし整合回路を有する、同
期ディジタル信号用伝送装置に関する。
動を補正するための適合化ないし整合回路を有する、同
期ディジタル信号用伝送装置に関する。
【０００２】
【従来の技術】同期ディジタルハイアラーキに関するそ
のような伝送システム（装置）においては、プレシオク
ロナス信号が多重化によって統合され、そして光伝送路
を伝送される。２つのディジタル信号はそれのビットレ
ートが、所定の許容範囲内で公称値から外れている時
に、プレシオクロナスと呼ばれる。これらの信号は一定
のパターンで統合されて、フレームに従って構造化され
る。このようなフレームは、同期ディジタルハイアラー
キ内の同期トランスポートモジュールＳＴＭ−Ｎと称さ
れ、それは特にＣＣＩＴＴ勧告の「勧告Ｇ．７０７，
Ｇ．７０８およびＧ．７０９」内で説明されている。
のような伝送システム（装置）においては、プレシオク
ロナス信号が多重化によって統合され、そして光伝送路
を伝送される。２つのディジタル信号はそれのビットレ
ートが、所定の許容範囲内で公称値から外れている時
に、プレシオクロナスと呼ばれる。これらの信号は一定
のパターンで統合されて、フレームに従って構造化され
る。このようなフレームは、同期ディジタルハイアラー
キ内の同期トランスポートモジュールＳＴＭ−Ｎと称さ
れ、それは特にＣＣＩＴＴ勧告の「勧告Ｇ．７０７，
Ｇ．７０８およびＧ．７０９」内で説明されている。
【０００３】ＳＴＭ−１フレームの構成は図１−ａに概
略的に表わされている。このフレームは２７０列と９行
から成っている。１つの行の各列には夫々１つのバイト
が含まれている。列１〜９内の行１〜３および５〜９は
制御およびエラー検出情報信号のためのセクションオー
バーヘッド（ＳＯＨ）と呼ばれるものを収容し、列１〜
９の第４の行はＡＵポインター（ＡＵ−Ｐ）と称される
管理ユニットを収容し、そして残りの列と行は「ＳＴＭ
−１ペイロード」（Ｐ）と称される本来の有効情報を収
容する。図１−ｂに示されるように、ＳＴＭ−１ペイロ
ードは、例えば、有効情報領域および制御情報領域ＰＯ
Ｈ（パスオーバーヘッド）から成る仮想コンテナＶＣ−
４を収容する。ここでは、コンテナとは有効情報の基本
ユニットとして理解されるものである。このようなコン
テナはさらに多くのコンテナを収納することもできる。
略的に表わされている。このフレームは２７０列と９行
から成っている。１つの行の各列には夫々１つのバイト
が含まれている。列１〜９内の行１〜３および５〜９は
制御およびエラー検出情報信号のためのセクションオー
バーヘッド（ＳＯＨ）と呼ばれるものを収容し、列１〜
９の第４の行はＡＵポインター（ＡＵ−Ｐ）と称される
管理ユニットを収容し、そして残りの列と行は「ＳＴＭ
−１ペイロード」（Ｐ）と称される本来の有効情報を収
容する。図１−ｂに示されるように、ＳＴＭ−１ペイロ
ードは、例えば、有効情報領域および制御情報領域ＰＯ
Ｈ（パスオーバーヘッド）から成る仮想コンテナＶＣ−
４を収容する。ここでは、コンテナとは有効情報の基本
ユニットとして理解されるものである。このようなコン
テナはさらに多くのコンテナを収納することもできる。
【０００４】ＳＴＭ−Ｎフレームに関する現在の技術状
況による多重化構造は図２に示されている。例えば、有
効情報のコンテナＣ−４データは、１４０Ｍｂｉｔ／ｓ
のビットレートでコンテナ中に挿入される。ＰＯＨの付
加により上記コンテナＣ−４から仮想コンテナＶＣ−４
が形成されるスタッフィングバイトとさらに別のバイト
の付加により仮想コンテナＶＣ−４から管理ユニットＡ
Ｕ−４が形成される。コンテナＶＣ−４はまた、いくつ
かのコンテナＣ−１２の統合によっても形成される。有
効信号のデーターは２Ｍビット／秒のビットレートでそ
のようなコンテナＣ−１２の中に挿入される。ＰＯＨの
付加により仮想コンテナＶＣ−１２が形成される。仮想
コンテナＶＣ−１２からはスタッフィングバイトおよび
別のバイトの付加により従属ユニット（Ｔｒｉｂｕｔａ
ｒｙ Ｕｎｉｔ）ＴＵ−１２が形成される。これらＴＵ
は、それぞれグループＴＵＧ−２およびＴＵＧ−３にま
とめられる。
況による多重化構造は図２に示されている。例えば、有
効情報のコンテナＣ−４データは、１４０Ｍｂｉｔ／ｓ
のビットレートでコンテナ中に挿入される。ＰＯＨの付
加により上記コンテナＣ−４から仮想コンテナＶＣ−４
が形成されるスタッフィングバイトとさらに別のバイト
の付加により仮想コンテナＶＣ−４から管理ユニットＡ
Ｕ−４が形成される。コンテナＶＣ−４はまた、いくつ
かのコンテナＣ−１２の統合によっても形成される。有
効信号のデーターは２Ｍビット／秒のビットレートでそ
のようなコンテナＣ−１２の中に挿入される。ＰＯＨの
付加により仮想コンテナＶＣ−１２が形成される。仮想
コンテナＶＣ−１２からはスタッフィングバイトおよび
別のバイトの付加により従属ユニット（Ｔｒｉｂｕｔａ
ｒｙ Ｕｎｉｔ）ＴＵ−１２が形成される。これらＴＵ
は、それぞれグループＴＵＧ−２およびＴＵＧ−３にま
とめられる。
【０００５】ＳＴＭ−Ｎ−信号は所定の間隔をおいて当
該回路を有する伝送区間を介して送信され、上記の当該
回路中では上記のＳＴＭ−Ｎ−信号から得られたクロッ
クのクロック適合化が、局所的に標準化されたクロック
で行なわれる。送信さるべき種々の信号を１つのＳＴＭ
−Ｎ−信号に統合する場合（例えば４つのＳＴＭ−１−
信号が１つのＳＴＭ−４−信号に統合される）クロック
適合化（整合）が行なわれる。伝送システムの受信側で
は光学的伝送区間の終端にてＳＴＭ−Ｎ−信号が再び比
較的に低いビットレートを以て個々の信号に分解され
る。
該回路を有する伝送区間を介して送信され、上記の当該
回路中では上記のＳＴＭ−Ｎ−信号から得られたクロッ
クのクロック適合化が、局所的に標準化されたクロック
で行なわれる。送信さるべき種々の信号を１つのＳＴＭ
−Ｎ−信号に統合する場合（例えば４つのＳＴＭ−１−
信号が１つのＳＴＭ−４−信号に統合される）クロック
適合化（整合）が行なわれる。伝送システムの受信側で
は光学的伝送区間の終端にてＳＴＭ−Ｎ−信号が再び比
較的に低いビットレートを以て個々の信号に分解され
る。
【０００６】複数のＳＴＭ−１−信号を１つのＳＴＭ−
４−信号へ統合する際及び再生器回路にてクロック整合
の際クロック整合の問題が生ずることがあり、それは例
えば複数のＳＴＭ−１信号が、例えばＰＫＩ技報１９８
９年３月号の３１ページから３８ページの、Ｍ．ロブレ
ドおよびＲ．ウルバンスキーによる「ＳＤＨにおけるプ
レシオクロネル信号伝送内のジッター」と題する論文で
説明されている。位相変動やわずかな周波数偏差（ワン
ダ）の結果として、種々のＳＴＭ−１信号の種種のクロ
ックは互いに整合しなくなる。クロック整合はバイトス
タッフィング方式によって実施される。この方法によ
り、前もって決められたポジティブまたはネガティブの
スタッフィング個所は、スタッフィングバイトで満たさ
れる。ポジティブのスタッフィング過程の際には、有効
情報はスタッフィング個所から除かれる。このスタッフ
ィング個所は他には有効情報を含む。ネガティブのスタ
ッフィング過程の際においては、有効情報がスタッフィ
ング個所にて伝達される。このスタッフィング個所は、
他には何の有効情報をも有しないスタッフィング過程は
ポインターアクションとも称される。
４−信号へ統合する際及び再生器回路にてクロック整合
の際クロック整合の問題が生ずることがあり、それは例
えば複数のＳＴＭ−１信号が、例えばＰＫＩ技報１９８
９年３月号の３１ページから３８ページの、Ｍ．ロブレ
ドおよびＲ．ウルバンスキーによる「ＳＤＨにおけるプ
レシオクロネル信号伝送内のジッター」と題する論文で
説明されている。位相変動やわずかな周波数偏差（ワン
ダ）の結果として、種々のＳＴＭ−１信号の種種のクロ
ックは互いに整合しなくなる。クロック整合はバイトス
タッフィング方式によって実施される。この方法によ
り、前もって決められたポジティブまたはネガティブの
スタッフィング個所は、スタッフィングバイトで満たさ
れる。ポジティブのスタッフィング過程の際には、有効
情報はスタッフィング個所から除かれる。このスタッフ
ィング個所は他には有効情報を含む。ネガティブのスタ
ッフィング過程の際においては、有効情報がスタッフィ
ング個所にて伝達される。このスタッフィング個所は、
他には何の有効情報をも有しないスタッフィング過程は
ポインターアクションとも称される。
【０００７】クロック整合の行なわれる複数の適合化回
路の通過後、ポインターアクションの堆積、積重なりが
生じ得る。これにより、伝送システムの受信側にてバッ
ファメモリのオーバーフローが起こり得る（このバッフ
ァメモリが十分に大きくない場合には）。この際データ
損失が生じる。伝送システムの受信側における回路中の
バッファメモリは局所的クロックへのデータの整合に用
いられる。例えば複数の負のスタッフィング個所が相次
いで生起し得、それによりバッファメモリのオーバーフ
ローが生ぜしめられる。そのようなオーバーフローを回
避するためバッファメモリを十分な大きさに選定し得
る。但し、このことは好ましくない、それというのは、
それにより伝送システム全体の回路コストが増大され、
データの通過動作時間が高められるからである。
路の通過後、ポインターアクションの堆積、積重なりが
生じ得る。これにより、伝送システムの受信側にてバッ
ファメモリのオーバーフローが起こり得る（このバッフ
ァメモリが十分に大きくない場合には）。この際データ
損失が生じる。伝送システムの受信側における回路中の
バッファメモリは局所的クロックへのデータの整合に用
いられる。例えば複数の負のスタッフィング個所が相次
いで生起し得、それによりバッファメモリのオーバーフ
ローが生ぜしめられる。そのようなオーバーフローを回
避するためバッファメモリを十分な大きさに選定し得
る。但し、このことは好ましくない、それというのは、
それにより伝送システム全体の回路コストが増大され、
データの通過動作時間が高められるからである。
【０００８】
【発明の目的】本発明の目的ないし課題とするところは
ポインターアクションの堆積、積重なりの場合にもそれ
による難点ないし当該の不都合な不均一性が低減される
ように、冒頭に述べた形式の同期ディジタル信号用伝送
装置を提供することにある。
ポインターアクションの堆積、積重なりの場合にもそれ
による難点ないし当該の不都合な不均一性が低減される
ように、冒頭に述べた形式の同期ディジタル信号用伝送
装置を提供することにある。
【０００９】
【発明の構成】上記課題の解決のため本発明の第１の解
決手段によれば、一連のコンテナ系列として伝送される
べき同期ディジタル信号用の伝送装置において、− 前
記のコンテナのうちの１つに対する新たに到来したデー
タをライト書込み、そして、前記の１つのコンテナに対
する記憶されたデータをそこからリード読み出すための
バッファを有し、− 書き込まれるべき前記の新たに到
来したデータに対するバッファ個所のライトアドレスを
形成するためのライトアドレスジェネレータおよび読み
出されるべき前記の記憶されたデータに対するバッファ
個所のリードアドレスを形成するためのリードアドレス
ジェネレータを有し前記の新たに到来したデータにおけ
る正及び負のスタッフィング個所の存在を検出し、そし
て、前記の個所の存在の検出に応答してスタッフィング
個所存在信号を形成するための手段を有し、前記のバッ
ファから読み出された前記の記憶されたデータを受取る
出力回路を有し、減算器手段及びＬＰＦフィルタ手段並
びに結合手段を備えたスタッフィング判定回路を有し、
前記減算器手段は、前記のライトアドレスとリードアド
レスとの差を求めるものであり、前記ＬＰＦフィルタ手
段は前記のスタッフィング個所存在信号を受取ってＬＰ
Ｆフィルタリングされたスタッフィング個所存在信号を
生ぜしめるものであり、前記結合手段は前記の差と前記
のＬＰＦフィルタリングされたスタッフィング個所存在
信号を結合し、それに基づき１つのスタッフィング信号
を生成するものであり、前記スタッフィング信号に応答
して、前記出力回路は、スタッフィング個所を、前記の
バッファから読み出された記憶されたデータ内に挿入す
るように構成されているのである。
決手段によれば、一連のコンテナ系列として伝送される
べき同期ディジタル信号用の伝送装置において、− 前
記のコンテナのうちの１つに対する新たに到来したデー
タをライト書込み、そして、前記の１つのコンテナに対
する記憶されたデータをそこからリード読み出すための
バッファを有し、− 書き込まれるべき前記の新たに到
来したデータに対するバッファ個所のライトアドレスを
形成するためのライトアドレスジェネレータおよび読み
出されるべき前記の記憶されたデータに対するバッファ
個所のリードアドレスを形成するためのリードアドレス
ジェネレータを有し前記の新たに到来したデータにおけ
る正及び負のスタッフィング個所の存在を検出し、そし
て、前記の個所の存在の検出に応答してスタッフィング
個所存在信号を形成するための手段を有し、前記のバッ
ファから読み出された前記の記憶されたデータを受取る
出力回路を有し、減算器手段及びＬＰＦフィルタ手段並
びに結合手段を備えたスタッフィング判定回路を有し、
前記減算器手段は、前記のライトアドレスとリードアド
レスとの差を求めるものであり、前記ＬＰＦフィルタ手
段は前記のスタッフィング個所存在信号を受取ってＬＰ
Ｆフィルタリングされたスタッフィング個所存在信号を
生ぜしめるものであり、前記結合手段は前記の差と前記
のＬＰＦフィルタリングされたスタッフィング個所存在
信号を結合し、それに基づき１つのスタッフィング信号
を生成するものであり、前記スタッフィング信号に応答
して、前記出力回路は、スタッフィング個所を、前記の
バッファから読み出された記憶されたデータ内に挿入す
るように構成されているのである。
【００１０】更に本発明の第２の解決手段によれば、Ｓ
ＴＭ−Ｎ信号の位相変動を補償するための適合化ないし
整合回路を有する同期的ディジタルハイアラーキ用の伝
送システムにおいて、スタッフィング個所を挿入するた
めの適合化ないし整合回路がＳＴＭ−Ｎ信号の少なくと
も１つのコンテナに対して下記の構成部分を有する−
コンテナのデータを書き込み、そして読み出すためのバ
ッファ（メモリ）を有し− 書き込まれるべきデータに
対するライトアドレスを形成するためのライトアドレス
ジェネレータおよび読み出されるべきデータに対するリ
ードアドレスを形成するためのリードアドレスジェネレ
ータを有し− 上記のライト−及びリード−アドレスジ
ェネレータのアドレスからＬＰＦフィルタリングされた
差値を形成するためと、ＬＰＦフィルタリングされた差
値からスタッフィング信号を形成するためのスタッフィ
ング判定回路を有し信号を形成するためのスタッフィン
グ判定回路（２４，６０）を有し− スタッフィング信
号に依存してコンテナ内のネガティブ又はポジティブス
タッフィング個所を形成するための、そして少なくとも
１つのバッファ内に蓄積されているデータに基づいて出
力信号を形成するための出力回路とを有しているのであ
る。
ＴＭ−Ｎ信号の位相変動を補償するための適合化ないし
整合回路を有する同期的ディジタルハイアラーキ用の伝
送システムにおいて、スタッフィング個所を挿入するた
めの適合化ないし整合回路がＳＴＭ−Ｎ信号の少なくと
も１つのコンテナに対して下記の構成部分を有する−
コンテナのデータを書き込み、そして読み出すためのバ
ッファ（メモリ）を有し− 書き込まれるべきデータに
対するライトアドレスを形成するためのライトアドレス
ジェネレータおよび読み出されるべきデータに対するリ
ードアドレスを形成するためのリードアドレスジェネレ
ータを有し− 上記のライト−及びリード−アドレスジ
ェネレータのアドレスからＬＰＦフィルタリングされた
差値を形成するためと、ＬＰＦフィルタリングされた差
値からスタッフィング信号を形成するためのスタッフィ
ング判定回路を有し信号を形成するためのスタッフィン
グ判定回路（２４，６０）を有し− スタッフィング信
号に依存してコンテナ内のネガティブ又はポジティブス
タッフィング個所を形成するための、そして少なくとも
１つのバッファ内に蓄積されているデータに基づいて出
力信号を形成するための出力回路とを有しているのであ
る。
【００１１】上記伝送システムに設けられている適合化
回路は、スタッフィング過程を制御するように構成さ
れ、その中にコンテナのデーターが書き込まれ、そして
そこからデータが読み出されるようなバッファを少なく
とも１つ有している。データが書き込まれる時、それら
はライトアドレスジェネレータによって発生されたライ
トアドレスの下でバッファ内に書き込まれる。リードア
ドレスジェネレータはさらにバッファにリードアドレス
を供給する。リードアドレスのもとでファイルされたデ
ータは次に、バッファから読み出される。
回路は、スタッフィング過程を制御するように構成さ
れ、その中にコンテナのデーターが書き込まれ、そして
そこからデータが読み出されるようなバッファを少なく
とも１つ有している。データが書き込まれる時、それら
はライトアドレスジェネレータによって発生されたライ
トアドレスの下でバッファ内に書き込まれる。リードア
ドレスジェネレータはさらにバッファにリードアドレス
を供給する。リードアドレスのもとでファイルされたデ
ータは次に、バッファから読み出される。
【００１２】第１の解決手段では書込まるべきデータか
ら、コンテナに対して正、負、又は無のスタッフィング
個所が存在しているかについての情報が得られる。上記
スタッフィング情報は低域ろ波され、その結果、高周波
ポインターアクション、即ち高頻度のポインターアクシ
ョンの際、当該アクションが時間的に均一に分布される
という作用が得られる。低域ろ波（ＬＰＦ）作用は大に
選定さるべきである。この種のＬＰＦ作用では伝送シス
テムにて先行の整合回路に由来するポインターアクショ
ンのみが考慮される。当該ＬＰＦ作用の後、低域ろ波さ
れた値は差値に加えられる。当該差値はリード−とライ
ト−アドレス間の減算により形成される。加算の後生じ
る値はスタッフィング信号が生ぜしめられたか否かの判
定のために用いられる。
ら、コンテナに対して正、負、又は無のスタッフィング
個所が存在しているかについての情報が得られる。上記
スタッフィング情報は低域ろ波され、その結果、高周波
ポインターアクション、即ち高頻度のポインターアクシ
ョンの際、当該アクションが時間的に均一に分布される
という作用が得られる。低域ろ波（ＬＰＦ）作用は大に
選定さるべきである。この種のＬＰＦ作用では伝送シス
テムにて先行の整合回路に由来するポインターアクショ
ンのみが考慮される。当該ＬＰＦ作用の後、低域ろ波さ
れた値は差値に加えられる。当該差値はリード−とライ
ト−アドレス間の減算により形成される。加算の後生じ
る値はスタッフィング信号が生ぜしめられたか否かの判
定のために用いられる。
【００１３】上記スタッフィング信号は負又は正のスタ
ッフィング個所の表示のために用いられる。所定の値を
上回るか下回ると上記信号は形成される。出力回路では
バッファメモリ中に記憶されたデータから出力信号（こ
れは負又は正のスタッフィング個所を含み得る）が形成
される。正のスタッフィングが行なわれるべきである場
合にはクロックに対するデータが読出されず、また、負
のスタッフィングが行なわれるべきである場合には、ほ
かには有効情報で占められていないスタッフィング個所
へデータが挿入される。
ッフィング個所の表示のために用いられる。所定の値を
上回るか下回ると上記信号は形成される。出力回路では
バッファメモリ中に記憶されたデータから出力信号（こ
れは負又は正のスタッフィング個所を含み得る）が形成
される。正のスタッフィングが行なわれるべきである場
合にはクロックに対するデータが読出されず、また、負
のスタッフィングが行なわれるべきである場合には、ほ
かには有効情報で占められていないスタッフィング個所
へデータが挿入される。
【００１４】第２解決手段ではリード（読出）−及びラ
イト（書込）−アドレス間で差形成がなされる。それに
より生じる差値は低域ろ波される。上記差値中にはコン
テナに対して正、負又は無のスタッフィング個所が生じ
ているかについての情報が含まれている。要するに、一
方ではポインターアクションが先行の整合回路にて行な
われたか否かについての情報が含まれている。他方では
上記差値中には、整合回路の読出側及び書込側における
クロック信号間の位相差についての情報が含まれてい
る。上記差値のＬＰＦ作用によっては高周波ポインター
アクションに対して、当該アクションの作用が時間的に
分布されるということが達成される。上記ＬＰＦの時定
数は同様に大に選定されるべきである。当該ＬＰＦ作用
の時定数は複数のフレームを包含しなければならない。
上記ＬＰＦフィルタリングでは遅目に（比較的に遅くな
ってから）供給される差値のほうが、早目に（比較的に
早く）供給される差値より大きな影響、作用を、当該Ｌ
ＰＦフィルタリング後生じる値に対して及ぼす。上記Ｌ
ＰＦフィルタリングとは次のように解さるべきである、
即ち、差値が所定の持続時間に亙って等しく重み付け
（評価）されるような算術的平均値形成ということでは
なく、例えば指数関数的平均値形成、つまり、時間的に
遅目に供給される差値が、−上述のように−当該平均値
形成に対して比較的に大きな影響、作用を及ぼすような
当該平均値形成を意味すると解さるべきである。ＬＰＦ
フィルタリングの場合、通過域ではほぼ一定の特性経
過、ついで、少なくとも２０ｄＢ／ディケード（１０進
モード）だけの下降が生じる。
イト（書込）−アドレス間で差形成がなされる。それに
より生じる差値は低域ろ波される。上記差値中にはコン
テナに対して正、負又は無のスタッフィング個所が生じ
ているかについての情報が含まれている。要するに、一
方ではポインターアクションが先行の整合回路にて行な
われたか否かについての情報が含まれている。他方では
上記差値中には、整合回路の読出側及び書込側における
クロック信号間の位相差についての情報が含まれてい
る。上記差値のＬＰＦ作用によっては高周波ポインター
アクションに対して、当該アクションの作用が時間的に
分布されるということが達成される。上記ＬＰＦの時定
数は同様に大に選定されるべきである。当該ＬＰＦ作用
の時定数は複数のフレームを包含しなければならない。
上記ＬＰＦフィルタリングでは遅目に（比較的に遅くな
ってから）供給される差値のほうが、早目に（比較的に
早く）供給される差値より大きな影響、作用を、当該Ｌ
ＰＦフィルタリング後生じる値に対して及ぼす。上記Ｌ
ＰＦフィルタリングとは次のように解さるべきである、
即ち、差値が所定の持続時間に亙って等しく重み付け
（評価）されるような算術的平均値形成ということでは
なく、例えば指数関数的平均値形成、つまり、時間的に
遅目に供給される差値が、−上述のように−当該平均値
形成に対して比較的に大きな影響、作用を及ぼすような
当該平均値形成を意味すると解さるべきである。ＬＰＦ
フィルタリングの場合、通過域ではほぼ一定の特性経
過、ついで、少なくとも２０ｄＢ／ディケード（１０進
モード）だけの下降が生じる。
【００１５】両手段（解決策）ではＬＰＦ作用に基づき
次のことが達成される、即ち、ポインターアクションが
データ流中に比較的に均一に分布され、それにより、光
学的伝送区間の受信側における回路中のバッファメモリ
は所定の大きさを越えなくてもよいようになる。
次のことが達成される、即ち、ポインターアクションが
データ流中に比較的に均一に分布され、それにより、光
学的伝送区間の受信側における回路中のバッファメモリ
は所定の大きさを越えなくてもよいようになる。
【００１６】上記第１手段に対するＬＰＦフィルタリン
グの実施形態は次のようにして実現される、即ち、ＬＰ
Ｆフィルタリングのため、スタッフィング判定回路に
て、到来する値及び帰還される値の加算、４つのフレー
ムの期間に亙っての当該の加算された値の少なくとも１
度の加算、帰還された値の形成のための、第１の係数と
中間記憶された値との乗算、ＬＰＦフィルタリングされ
た値の形成のための第２係数との乗算が行なわれるよう
にするのである。当該実施形態に対して離散的（個別）
構成素子が使用される場合、加算器における加算、レジ
スタにおける中間記憶、乗算器におけるそのつどの乗算
が行なわれる。第１の係数は値１５／１６を有し、第２
係数は値１／１６を有し得る。
グの実施形態は次のようにして実現される、即ち、ＬＰ
Ｆフィルタリングのため、スタッフィング判定回路に
て、到来する値及び帰還される値の加算、４つのフレー
ムの期間に亙っての当該の加算された値の少なくとも１
度の加算、帰還された値の形成のための、第１の係数と
中間記憶された値との乗算、ＬＰＦフィルタリングされ
た値の形成のための第２係数との乗算が行なわれるよう
にするのである。当該実施形態に対して離散的（個別）
構成素子が使用される場合、加算器における加算、レジ
スタにおける中間記憶、乗算器におけるそのつどの乗算
が行なわれる。第１の係数は値１５／１６を有し、第２
係数は値１／１６を有し得る。
【００１７】第１手段に対するＬＰＦフィルタリングの
ための別の実施形態が次のようにして実現される、即
ち、スタッフィング判定回路にて、ＬＰＦフィルタリン
グのためカウント過程が行なわれ、該カウント過程にお
いて当該カウンタ変化が少なくとも１度、２つのフレー
ムの期間に亙って行なわれるのである。上記期間におい
て当該カウント方向は或１つの期間中はスタッフィング
情報に依存し、ひきつづいての期間中はカウンタ状態の
極性符号に依存するようにし、而して更に、カウンタ状
態がＬＰＦフィルタリングされた値を成すようにするの
である。そのようなＬＰＦフィルタリングが個別（離
散）値で行なわれる場合、ＬＰＦはカウンタを有し、こ
のカウンタのクロック入力側にはクロックが加わり（こ
のクロックの持続時間はフレームの半分の長さであ
る）、上記カウンタのカウント方向入力側には例えば切
換装置を介して、スタッフィング情報か、それともカウ
ンタ状態の極性符号が加わる。
ための別の実施形態が次のようにして実現される、即
ち、スタッフィング判定回路にて、ＬＰＦフィルタリン
グのためカウント過程が行なわれ、該カウント過程にお
いて当該カウンタ変化が少なくとも１度、２つのフレー
ムの期間に亙って行なわれるのである。上記期間におい
て当該カウント方向は或１つの期間中はスタッフィング
情報に依存し、ひきつづいての期間中はカウンタ状態の
極性符号に依存するようにし、而して更に、カウンタ状
態がＬＰＦフィルタリングされた値を成すようにするの
である。そのようなＬＰＦフィルタリングが個別（離
散）値で行なわれる場合、ＬＰＦはカウンタを有し、こ
のカウンタのクロック入力側にはクロックが加わり（こ
のクロックの持続時間はフレームの半分の長さであ
る）、上記カウンタのカウント方向入力側には例えば切
換装置を介して、スタッフィング情報か、それともカウ
ンタ状態の極性符号が加わる。
【００１８】第２手段に対するＬＰＦフィルタリングの
ための実施形態は次のようにして生ぜしめられる、即
ち、スタッフィング判定回路にて、ＬＰＦフィルタリン
グのため、第３係数と乗算された差値及び帰還された値
の加算が、少なくとも１度、４つのフレームの期間中行
なわれ、読出アドレスの生成（形成）中加算される値の
累算がＬＰＦフィルタリング値の形成がなされ、負の第
３の係数との乗算が、帰還結合された値の形成のためな
されるようにするのである。ＬＰＦフィルタリングが個
別素子で実現される場合、差値は値１／１６を有する第
３の係数と乗算され、加算器による加算、及びアキュム
レータにおける累算が行なわれる。
ための実施形態は次のようにして生ぜしめられる、即
ち、スタッフィング判定回路にて、ＬＰＦフィルタリン
グのため、第３係数と乗算された差値及び帰還された値
の加算が、少なくとも１度、４つのフレームの期間中行
なわれ、読出アドレスの生成（形成）中加算される値の
累算がＬＰＦフィルタリング値の形成がなされ、負の第
３の係数との乗算が、帰還結合された値の形成のためな
されるようにするのである。ＬＰＦフィルタリングが個
別素子で実現される場合、差値は値１／１６を有する第
３の係数と乗算され、加算器による加算、及びアキュム
レータにおける累算が行なわれる。
【００１９】帰還路における乗算はアキュムレータの出
力値を係数−１／１６と乗算する乗算器を用いて行なわ
れる。帰還結合された値は４つのフレームの期間中少な
くとも１度加算器に供給される。
力値を係数−１／１６と乗算する乗算器を用いて行なわ
れる。帰還結合された値は４つのフレームの期間中少な
くとも１度加算器に供給される。
【００２０】整合回路中では、到来するデータ（ＳＴＭ
−Ｎ−信号）から得られたクロックと、局所的クロック
とのクロック整合がなされる。クロック変動の場合、ポ
インターアクションが生ぜしめられる。ＳＴＭ−Ｎ−信
号が伝送区間を通過した後、伝送システムの受信側にて
スタッフィングバイトは再び除去されねばならない。そ
れにひきつづいて、有効バイトは均一に分布されて、そ
れにより、有効バイトに対応づけられたクロック信号の
位相特性経過はＣＣＩＴＴによるジッタ要求を充足し得
なければならない。ジッタとはクロック側像と、それの
規定位置との偏差を表わす。データの均一な分布の際、
バッファメモリと、伝送システムの受信側での位相制御
ループとを用いた手段が必要とされる。この場合、ジッ
タにおける殊に高周波スペクトル成分が、位相制御ルー
プのＬＰＦ特性により低減され得る。スタッフィング判
定が、正、負、又は全く無のスタッフィングの行なわれ
るかについてのコンパレータ判定を用いてのみのＬＰＦ
及び減算により行なわれる場合、受信側で簡単な手段で
は低減され得ない、ジッタ中の低周波スペクトル成分が
生起し得る。従って、次のように措置が講ぜられる、即
ち、スタッフィング判定回路はＬＰＦフィルタリング及
び差形成により得られる値を所定の持続時間に亙って形
成するためと、平均値に依存するスタッフィング信号の
形成のために用いられるようにするのである。所定の持
続時間に亙って、ＬＰＦフィルタリング及び差形成の後
得られる値が形成される。それにより得られる平均値は
負、正又は全く無（非）のスタッフィングのなされるか
についての判定のため用いられる。平均値形成は例えば
１つのライン（行）又はフレームの持続期間又はそれの
倍数であり得る。
−Ｎ−信号）から得られたクロックと、局所的クロック
とのクロック整合がなされる。クロック変動の場合、ポ
インターアクションが生ぜしめられる。ＳＴＭ−Ｎ−信
号が伝送区間を通過した後、伝送システムの受信側にて
スタッフィングバイトは再び除去されねばならない。そ
れにひきつづいて、有効バイトは均一に分布されて、そ
れにより、有効バイトに対応づけられたクロック信号の
位相特性経過はＣＣＩＴＴによるジッタ要求を充足し得
なければならない。ジッタとはクロック側像と、それの
規定位置との偏差を表わす。データの均一な分布の際、
バッファメモリと、伝送システムの受信側での位相制御
ループとを用いた手段が必要とされる。この場合、ジッ
タにおける殊に高周波スペクトル成分が、位相制御ルー
プのＬＰＦ特性により低減され得る。スタッフィング判
定が、正、負、又は全く無のスタッフィングの行なわれ
るかについてのコンパレータ判定を用いてのみのＬＰＦ
及び減算により行なわれる場合、受信側で簡単な手段で
は低減され得ない、ジッタ中の低周波スペクトル成分が
生起し得る。従って、次のように措置が講ぜられる、即
ち、スタッフィング判定回路はＬＰＦフィルタリング及
び差形成により得られる値を所定の持続時間に亙って形
成するためと、平均値に依存するスタッフィング信号の
形成のために用いられるようにするのである。所定の持
続時間に亙って、ＬＰＦフィルタリング及び差形成の後
得られる値が形成される。それにより得られる平均値は
負、正又は全く無（非）のスタッフィングのなされるか
についての判定のため用いられる。平均値形成は例えば
１つのライン（行）又はフレームの持続期間又はそれの
倍数であり得る。
【００２１】本発明の発展形態によれば、スタッフィン
グ判定回路では平均値形成のため所定の時間の周期にわ
たって差形成及びＬＰＦフィルタリングの後当該のＬＰ
Ｆフィルタリング及び差形成により得られる値の累算並
びに、２つの所定の極値（ピーク値）と平均値との比較
が行なわれ、そしてスタッフィング判定回路は平均値が
下側ピーク値未満であるなら、ネガティブスタッフィン
グ信号を発生するために、そして平均値が上側ピーク値
を越えていれば、ポジティブスタッフィング信号を発生
するように構成されているのである。個別（離散）値が
当該発展形態の実現のため使用される場合、アキュムレ
ータにおける上記差値の累算、及び、コンパレータにお
ける２つの所定の極値と平均値との比較が行なわれる。
上記両極値は次のように選定されている、即ち、用いら
れ得るスタッフィング個所とのクロック整合が十分行な
われ得るように選定されている。ジッタの低周波のスペ
クトル成分の一層の低減が次のようにして達成される、
即ち、スタッフィング判定回路にて、ＬＰＦフィルタリ
ング及び差形成により得られる値の累算と共に、周期的
数値列又はランダム列の各値の累算が行なわれるように
して達成される。上記の周期的数値列又はランダム列
が、カウンタを用いて、また、場合によりデコーダを用
いて実現され得る。周期的数値列又はランダム列のその
ような値の累算によって、比較的に高頻度で次のような
作用を有するスタッフィング過程が行なわれる、即ち、
ジッタの低周波スペクトル成分がさらに低減される作用
を有するスタッフィング過程が行なわれる。
グ判定回路では平均値形成のため所定の時間の周期にわ
たって差形成及びＬＰＦフィルタリングの後当該のＬＰ
Ｆフィルタリング及び差形成により得られる値の累算並
びに、２つの所定の極値（ピーク値）と平均値との比較
が行なわれ、そしてスタッフィング判定回路は平均値が
下側ピーク値未満であるなら、ネガティブスタッフィン
グ信号を発生するために、そして平均値が上側ピーク値
を越えていれば、ポジティブスタッフィング信号を発生
するように構成されているのである。個別（離散）値が
当該発展形態の実現のため使用される場合、アキュムレ
ータにおける上記差値の累算、及び、コンパレータにお
ける２つの所定の極値と平均値との比較が行なわれる。
上記両極値は次のように選定されている、即ち、用いら
れ得るスタッフィング個所とのクロック整合が十分行な
われ得るように選定されている。ジッタの低周波のスペ
クトル成分の一層の低減が次のようにして達成される、
即ち、スタッフィング判定回路にて、ＬＰＦフィルタリ
ング及び差形成により得られる値の累算と共に、周期的
数値列又はランダム列の各値の累算が行なわれるように
して達成される。上記の周期的数値列又はランダム列
が、カウンタを用いて、また、場合によりデコーダを用
いて実現され得る。周期的数値列又はランダム列のその
ような値の累算によって、比較的に高頻度で次のような
作用を有するスタッフィング過程が行なわれる、即ち、
ジッタの低周波スペクトル成分がさらに低減される作用
を有するスタッフィング過程が行なわれる。
【００２２】先に述べた実施形に比しての低周波ジッタ
の一層の低減が次のようにして達成される、即ち、所属
バッファが半分満たされたときゼロ差値形成のためネガ
ティブ又はポジティブスタッフィング信号に第４の係数
を乗ずるため、ＬＰＦフィルタリング及び差形成により
得られた値と第４係数を乗ぜられた少なくとも１つの値
とを累算するためにスタッフィング判定回路が設けられ
ているのである。負及び正のスタッフィング信号と第４
係数との乗算は個別（離散）素子での実現の際、乗算器
にて行なわれ得る。第４係数は例えばほぼ２の値を有し
得る。
の一層の低減が次のようにして達成される、即ち、所属
バッファが半分満たされたときゼロ差値形成のためネガ
ティブ又はポジティブスタッフィング信号に第４の係数
を乗ずるため、ＬＰＦフィルタリング及び差形成により
得られた値と第４係数を乗ぜられた少なくとも１つの値
とを累算するためにスタッフィング判定回路が設けられ
ているのである。負及び正のスタッフィング信号と第４
係数との乗算は個別（離散）素子での実現の際、乗算器
にて行なわれ得る。第４係数は例えばほぼ２の値を有し
得る。
【００２３】平均値形成は第２解決手段においてはフィ
ルタリングの際既に使用され、それによりひきつづいて
の累算を省き得る。その場合、アキュムレータはレジス
タにより置換されるとよい。
ルタリングの際既に使用され、それによりひきつづいて
の累算を省き得る。その場合、アキュムレータはレジス
タにより置換されるとよい。
【００２４】ＬＰＦフィルタリングはライト−及びリー
ド−アドレスジェネレータを介してスタッフィング判定
に作用を及ぼす（このスタッフィング判定は整合回路に
おけるクロック整合に係わる）。このような作用を低減
するため、スタッフィング判定回路にて、第５係数と乗
算させた負又は正のスタッフィング信号と、差値（第３
係数と乗算されている）及び帰還結合された値との加算
が行なわれる。
ド−アドレスジェネレータを介してスタッフィング判定
に作用を及ぼす（このスタッフィング判定は整合回路に
おけるクロック整合に係わる）。このような作用を低減
するため、スタッフィング判定回路にて、第５係数と乗
算させた負又は正のスタッフィング信号と、差値（第３
係数と乗算されている）及び帰還結合された値との加算
が行なわれる。
【００２５】スタッフィング判定回路のこれまで説明し
て来た実施例はプロセッサモジュールを用いて実現する
こともできる。
て来た実施例はプロセッサモジュールを用いて実現する
こともできる。
【００２６】ＶＣ−４コンテナのスタッフィング動作過
程のために、単に１つのバッファ、１つのライトおよび
リードアドレスジェネレータ、および１つのスタッフィ
ング判定回路のみが必要である。例えば、スタッフィン
グ動作がＶＣ−１２コンテナについて実行されるべき場
合は、適合化回路は６３のバッファ、６３のライトおよ
びリードアドレスジェネレータ、および６３のスタッフ
ィング判定回路を有する。もしＶＣ−４コンテナがＶＣ
−１２コンテナのみを含んでいる場合は、それらの数は
６３である。こうして、バッファメモリの数、ライトお
よびリードアドレスジェネレータの数、およびスタッフ
ィング判定回路の数は、スタッフィング個所のインサー
トに関して設けられるコンテナの数に依存する。ＶＣ−
１２コンテナのスタッフィング動作の場合は、ＣＣＩＴ
Ｔ勧告では、２つの順次連続するスタッフィング動作が
少なくとも１６のＳＴＭ−１フレームの少なくとも１つ
の間隔を有しなければならない。
程のために、単に１つのバッファ、１つのライトおよび
リードアドレスジェネレータ、および１つのスタッフィ
ング判定回路のみが必要である。例えば、スタッフィン
グ動作がＶＣ−１２コンテナについて実行されるべき場
合は、適合化回路は６３のバッファ、６３のライトおよ
びリードアドレスジェネレータ、および６３のスタッフ
ィング判定回路を有する。もしＶＣ−４コンテナがＶＣ
−１２コンテナのみを含んでいる場合は、それらの数は
６３である。こうして、バッファメモリの数、ライトお
よびリードアドレスジェネレータの数、およびスタッフ
ィング判定回路の数は、スタッフィング個所のインサー
トに関して設けられるコンテナの数に依存する。ＶＣ−
１２コンテナのスタッフィング動作の場合は、ＣＣＩＴ
Ｔ勧告では、２つの順次連続するスタッフィング動作が
少なくとも１６のＳＴＭ−１フレームの少なくとも１つ
の間隔を有しなければならない。
【００２７】コンテナに割当てられたバッファ内に有効
情報が存在する場合のみ、バッファのためのライトアド
レスが発生されてよい。この目的のために用いられる入
力回路はライトカウンターにより構成される少なくとも
１つのライトアドレスジェネレータのためのＳＴＭ−Ｎ
信号から得られる入力クロック信号を基にライトクロッ
ク信号を発生するために設けられ、そしてライトアドレ
スジェネレータに割当てられているコンテナのデータが
存在している時のみライトクロックパルスを形成するた
めに設けられるものである。スタッフィング動作がＶＣ
−４コンテナに対してのみ実行されるのであれば、ライ
トカウンターに対するライトクロック信号を発生させる
ことが必要である。しかし、スタッフィング動作がＶＣ
−１２コンテナに対して実行されるのであれば、６３の
ライトクロック信号が６３のライトカウンターに対して
形成されることが必要となる。
情報が存在する場合のみ、バッファのためのライトアド
レスが発生されてよい。この目的のために用いられる入
力回路はライトカウンターにより構成される少なくとも
１つのライトアドレスジェネレータのためのＳＴＭ−Ｎ
信号から得られる入力クロック信号を基にライトクロッ
ク信号を発生するために設けられ、そしてライトアドレ
スジェネレータに割当てられているコンテナのデータが
存在している時のみライトクロックパルスを形成するた
めに設けられるものである。スタッフィング動作がＶＣ
−４コンテナに対してのみ実行されるのであれば、ライ
トカウンターに対するライトクロック信号を発生させる
ことが必要である。しかし、スタッフィング動作がＶＣ
−１２コンテナに対して実行されるのであれば、６３の
ライトクロック信号が６３のライトカウンターに対して
形成されることが必要となる。
【００２８】バッファのためのリードアドレスは同様に
コンテナに割当てられたバッファから有効情報が読み出
されるべき場合のみ発生されることになる。このために
出力回路が用いられる。この回路はリードカウンターに
よって形成された少なくとも１つのリードアドレスジェ
ネレータに関する発振器により発生された出力クロック
信号を基にリードクロック信号を発生するために、そし
て割当てられたコンテナのデータ−そのデータはリード
アドレスジェネレータに割当てられたバッファを読取る
ためのデータ−に関してのみリードクロックパルスを形
成するために、設けられている。
コンテナに割当てられたバッファから有効情報が読み出
されるべき場合のみ発生されることになる。このために
出力回路が用いられる。この回路はリードカウンターに
よって形成された少なくとも１つのリードアドレスジェ
ネレータに関する発振器により発生された出力クロック
信号を基にリードクロック信号を発生するために、そし
て割当てられたコンテナのデータ−そのデータはリード
アドレスジェネレータに割当てられたバッファを読取る
ためのデータ−に関してのみリードクロックパルスを形
成するために、設けられている。
【００２９】
【実施例】本発明の実施例は図面を参照しながら、さら
に説明される。
に説明される。
【００３０】同期ディジタルハイアラーキのための、図
３に描かれている伝送装置は、６３の２Ｍビット／秒信
号を１５５．５２Ｍビット／秒信号に統合する伝送回路
１を含んでいる。これらの信号は次に、図１により詳細
に表わされているＶＣ−４コンテナに統合される。こう
して伝送回路１はＳＴＭ−１信号を発生する。回路２に
おいては、４つのＳＴＭ−１信号の全体がＳＴＭ−４信
号に統合され、これは光学伝送リンク３を通って回路４
に渡され、回路４はＳＴＭ−４信号から４つのＳＴＭ−
１信号を形成する。光学伝送区間３には、同様にクロッ
ク整合の行なわれる回路５が挿入されている。１つのＳ
ＴＭ−１信号が受信回路６に加えられこの回路６は１５
５．５２Ｍビット／秒信号（ＳＴＭ−１信号）から６３
の２Ｍビット／秒信号を発生させる。
３に描かれている伝送装置は、６３の２Ｍビット／秒信
号を１５５．５２Ｍビット／秒信号に統合する伝送回路
１を含んでいる。これらの信号は次に、図１により詳細
に表わされているＶＣ−４コンテナに統合される。こう
して伝送回路１はＳＴＭ−１信号を発生する。回路２に
おいては、４つのＳＴＭ−１信号の全体がＳＴＭ−４信
号に統合され、これは光学伝送リンク３を通って回路４
に渡され、回路４はＳＴＭ−４信号から４つのＳＴＭ−
１信号を形成する。光学伝送区間３には、同様にクロッ
ク整合の行なわれる回路５が挿入されている。１つのＳ
ＴＭ−１信号が受信回路６に加えられこの回路６は１５
５．５２Ｍビット／秒信号（ＳＴＭ−１信号）から６３
の２Ｍビット／秒信号を発生させる。
【００３１】図４は回路２の部分を表わしている。適合
化回路８からの４つのＳＴＭ−１信号がマルチプレクサ
７に加えられる。このマルチプレクサは夫々整合回路８
から供給される４つの１５５．５２Ｍビット／秒から１
つのＳＴＭ−４信号を形成する。簡単化のため図４には
１つの整合回路８のみを示している。この適合化回路８
は位相変動を除去し、そして適合化回路８の入力信号か
ら得られるクロック信号と別個の発振器から得られるク
ロック信号との間に生じる周波数偏差を少なくするため
に使用される。適合化回路８にはマルチプレクサ７を介
して発振器クロック信号が供給される。適合化回路８の
前には、クロック再生エラー検出およびデスクランブル
のために用いられる別の回路１０がある。供給されたＳ
ＴＭ−１信号から再生されたクロックは別の線を通して
整合回路８に加えられる。４つのＳＴＭ−１信号がマル
チプレクサ７内で統合された後は、それらは回路９の中
でクロックと結合され、スクランブルされ、そしてＳＯ
Ｈ挿入（マッピング）が行なわれる。図１の説明から分
かるように、ＳＯＨはセクションオーバーヘッドを意味
している。これは制御およびエラー検出情報信号を含
む、ＳＴＭ−１フレームの１部である。
化回路８からの４つのＳＴＭ−１信号がマルチプレクサ
７に加えられる。このマルチプレクサは夫々整合回路８
から供給される４つの１５５．５２Ｍビット／秒から１
つのＳＴＭ−４信号を形成する。簡単化のため図４には
１つの整合回路８のみを示している。この適合化回路８
は位相変動を除去し、そして適合化回路８の入力信号か
ら得られるクロック信号と別個の発振器から得られるク
ロック信号との間に生じる周波数偏差を少なくするため
に使用される。適合化回路８にはマルチプレクサ７を介
して発振器クロック信号が供給される。適合化回路８の
前には、クロック再生エラー検出およびデスクランブル
のために用いられる別の回路１０がある。供給されたＳ
ＴＭ−１信号から再生されたクロックは別の線を通して
整合回路８に加えられる。４つのＳＴＭ−１信号がマル
チプレクサ７内で統合された後は、それらは回路９の中
でクロックと結合され、スクランブルされ、そしてＳＯ
Ｈ挿入（マッピング）が行なわれる。図１の説明から分
かるように、ＳＯＨはセクションオーバーヘッドを意味
している。これは制御およびエラー検出情報信号を含
む、ＳＴＭ−１フレームの１部である。
【００３２】図５においても、図４におけるのと類似の
回路が使用される。そのような回路を図５に示す。この
回路はクロック再生、誤り評価及びデスクランブリング
のために用いられる回路１０を有する。上記回路１０は
後置接続の整合回路８にクロック信号を供給し、このク
ロック信号は上記回路１０に供給されたデータから形成
される。整合回路８には回路９が後置接続されている。
この回路９は整合回路８に、別個の発振器から取出され
たクロック信号を供給する。整合回路８から供給された
データは回路９においてクロックと結合され、スクラン
ブリングされ、ＳＯＨ−挿入がなされる。
回路が使用される。そのような回路を図５に示す。この
回路はクロック再生、誤り評価及びデスクランブリング
のために用いられる回路１０を有する。上記回路１０は
後置接続の整合回路８にクロック信号を供給し、このク
ロック信号は上記回路１０に供給されたデータから形成
される。整合回路８には回路９が後置接続されている。
この回路９は整合回路８に、別個の発振器から取出され
たクロック信号を供給する。整合回路８から供給された
データは回路９においてクロックと結合され、スクラン
ブリングされ、ＳＯＨ−挿入がなされる。
【００３３】整合回路はネガティブまたはポジティブの
スタッフィングバイトを前もって決められたスタッフィ
ング個所に挿入し、位相変動を除去する。どのようにＳ
ＴＭ−１フレームに対してそのようなスタッフィング動
作が作用を及ぼすかは図６を参照しながら以下に説明さ
れる。ＳＴＭ−１フレームにおいては、１つのＶＣ−４
コンテナが複数の前もって決められた個所において有効
情報領域Ｐ（ＳＴＭ−１ペイロード）内で開始されるこ
とができる。そのようなＶＣ−４フレームが開始した時
点の情報は管理ユニットＡＵ−Ｐの２つの第１領域Ｈ１
およびＨ２において含まれている。各ＶＣ−４コンテナ
はＪ１で参照されるバイトをもって開始される。何のス
タッフィングも行なわれるべきでない場合には管理ユニ
ットＡＵ−Ｐの第３領域Ｈ３が３つの情報なしバイトを
持つ。これは図６における２つのフレームｎ−２および
ｎ−１の移行を識別する。図６のフレームｎに示される
ように、ネガティブスタッフィング過程の場合には、有
効情報は別にＨ３の３バイトを持つスタッフィング個所
に伝送される。図６のフレームｎ＋２に示されるような
ポジティブスタッフィング過程の場合には、有効情報は
領域Ｈ３に続く３バイトから失なわれている。
スタッフィングバイトを前もって決められたスタッフィ
ング個所に挿入し、位相変動を除去する。どのようにＳ
ＴＭ−１フレームに対してそのようなスタッフィング動
作が作用を及ぼすかは図６を参照しながら以下に説明さ
れる。ＳＴＭ−１フレームにおいては、１つのＶＣ−４
コンテナが複数の前もって決められた個所において有効
情報領域Ｐ（ＳＴＭ−１ペイロード）内で開始されるこ
とができる。そのようなＶＣ−４フレームが開始した時
点の情報は管理ユニットＡＵ−Ｐの２つの第１領域Ｈ１
およびＨ２において含まれている。各ＶＣ−４コンテナ
はＪ１で参照されるバイトをもって開始される。何のス
タッフィングも行なわれるべきでない場合には管理ユニ
ットＡＵ−Ｐの第３領域Ｈ３が３つの情報なしバイトを
持つ。これは図６における２つのフレームｎ−２および
ｎ−１の移行を識別する。図６のフレームｎに示される
ように、ネガティブスタッフィング過程の場合には、有
効情報は別にＨ３の３バイトを持つスタッフィング個所
に伝送される。図６のフレームｎ＋２に示されるような
ポジティブスタッフィング過程の場合には、有効情報は
領域Ｈ３に続く３バイトから失なわれている。
【００３４】図７は整合回路に関する第１の実施例を示
している。入力回路１１は第１同期化回路１２、第１検
出回路１３、第１フレームカウンター１４および第２フ
レームカウンター１５とを有し、この入力回路には入力
クロック信号Ｔ１およびＳＴＭ−１信号のデータが供給
される。第１同期化回路１２は各ＳＴＭ−１フレームの
先頭に見出される複数のバイトを基にＳＴＭ−１フレー
ムの開始を決める。第１同期化回路１２が一旦ＳＴＭ−
１フレームの開始を識別すると、第１フレームカウンタ
ー１４はそのスタート位置にセットされる。第１フレー
ムカウンター１４はＳＴＭ−１フレームの各バイト毎に
増加させられる。第１フレームカウンター１４は、ＶＣ
−４コンテナのデータが存在する際のみライトクロック
信号ＳＴを発生させる第２フレームカウンター１５をス
タートおよびストップさせる。第１フレームカウンター
１４はさらに、領域Ｈ１およびＨ２内のバイトがそこに
供給される第１評価回路１３も制御する。第１評価回路
１３は領域Ｈ１およびＨ２の内容に基ずきＶＣ−４コン
テナの開始を識別し、そしてそのようなＶＣ−４コンテ
ナの開始時点で第２フレームカウンター１５にパルスを
供給し、このパルスはカウンター１５をその初期値にセ
ットさせる。領域Ｈ１およびＨ２のバイトも、ネガティ
ブまたはポジティブいずれのスタッフィング個所が生じ
たかの情報を含んでいる。第１評価回路１３はネガティ
ブまたはポジティブのスタッフィング個所に関するその
ような情報を第１フレームカウンター１４に渡し、カウ
ンター１４は第２フレームカウンター１５を早目に、ま
たは遅目にスタートさせる。ネガティブスタッフィング
個所の場合には、有効情報がスタッフィング個所に存在
しているので第２フレームカウンター１５は早目にスタ
ートされる。ポジティブスタッフィング個所の場合に
は、第２フレームカウンター１５は遅目にスタートされ
る。
している。入力回路１１は第１同期化回路１２、第１検
出回路１３、第１フレームカウンター１４および第２フ
レームカウンター１５とを有し、この入力回路には入力
クロック信号Ｔ１およびＳＴＭ−１信号のデータが供給
される。第１同期化回路１２は各ＳＴＭ−１フレームの
先頭に見出される複数のバイトを基にＳＴＭ−１フレー
ムの開始を決める。第１同期化回路１２が一旦ＳＴＭ−
１フレームの開始を識別すると、第１フレームカウンタ
ー１４はそのスタート位置にセットされる。第１フレー
ムカウンター１４はＳＴＭ−１フレームの各バイト毎に
増加させられる。第１フレームカウンター１４は、ＶＣ
−４コンテナのデータが存在する際のみライトクロック
信号ＳＴを発生させる第２フレームカウンター１５をス
タートおよびストップさせる。第１フレームカウンター
１４はさらに、領域Ｈ１およびＨ２内のバイトがそこに
供給される第１評価回路１３も制御する。第１評価回路
１３は領域Ｈ１およびＨ２の内容に基ずきＶＣ−４コン
テナの開始を識別し、そしてそのようなＶＣ−４コンテ
ナの開始時点で第２フレームカウンター１５にパルスを
供給し、このパルスはカウンター１５をその初期値にセ
ットさせる。領域Ｈ１およびＨ２のバイトも、ネガティ
ブまたはポジティブいずれのスタッフィング個所が生じ
たかの情報を含んでいる。第１評価回路１３はネガティ
ブまたはポジティブのスタッフィング個所に関するその
ような情報を第１フレームカウンター１４に渡し、カウ
ンター１４は第２フレームカウンター１５を早目に、ま
たは遅目にスタートさせる。ネガティブスタッフィング
個所の場合には、有効情報がスタッフィング個所に存在
しているので第２フレームカウンター１５は早目にスタ
ートされる。ポジティブスタッフィング個所の場合に
は、第２フレームカウンター１５は遅目にスタートされ
る。
【００３５】第２フレームカウンター１５は、それが発
生したライトクロック信号ＳＴを、ライトカウンターを
有するライトアドレスジェネレータ１６に供給する。各
ライトクロック信号ＳＴ毎に、ライトアドレスジェネレ
ータ１６はライトアドレスを発生させ、その制御の下
で、所属の（ＶＣ−４コンテナ内の）有効情報がバッフ
ァ１７内に書き込まれる。バッファ１７には、ＳＴＭ−
１信号の有効情報に加えて、ライトクロック信号ＳＴも
供給される。バッファ１７にはまた、ＶＣ−４コンテナ
の開始を識別するための、そして第１評価回路１３で発
生された、マーカーが供給される。このマーカーはＶＣ
−４コンテナの第１有効情報を表示識別するアドレスの
もとにファイルされている。
生したライトクロック信号ＳＴを、ライトカウンターを
有するライトアドレスジェネレータ１６に供給する。各
ライトクロック信号ＳＴ毎に、ライトアドレスジェネレ
ータ１６はライトアドレスを発生させ、その制御の下
で、所属の（ＶＣ−４コンテナ内の）有効情報がバッフ
ァ１７内に書き込まれる。バッファ１７には、ＳＴＭ−
１信号の有効情報に加えて、ライトクロック信号ＳＴも
供給される。バッファ１７にはまた、ＶＣ−４コンテナ
の開始を識別するための、そして第１評価回路１３で発
生された、マーカーが供給される。このマーカーはＶＣ
−４コンテナの第１有効情報を表示識別するアドレスの
もとにファイルされている。
【００３６】バッファ１７からデータを読み出すため
に、リードアドレスとリードクロック信号ＬＴが発生さ
れる必要がある。リードアドレスは、リードカウント信
号ＬＴが出力回路１９から加えられるリードカウンター
により構成されるリードアドレスジェネレータ１８によ
り発生される。各リードクロック信号ＬＴの都度、有効
情報がバッファ１７から読み出されて、切替えスイッチ
２０に加えられる。出力回路１９は、第２評価回路２
１、第３フレームカウンター２２および第４フレームカ
ウンター２３を含んでおり、これら構成素子には図４で
説明したと同様、発振器出力クロック信号Ｔ２が加えら
れる。出力クロック信号のクロック継続時間は実質的に
ＳＴＭ−１フレームの１つのバイトの継続時間に対応し
ている。第３フレームカウンター２２は、ＶＣ−４コン
テナの有効情報がバッファ１７から読み出されるべき時
にのみリードクロック信号ＬＴを発生させる第４フレー
ムカウンター２３をスタートおよびストップさせる。さ
らに、第３フレームカウンター２２は何時ＳＴＭ−１フ
レーム内に領域Ｈ１およびＨ２が生じたかを第２評価回
路２１に知らせる。第２評価回路２１はまた、ＶＣ−４
コンテナが開始された時を示すマーカーをバッファ１７
から受取る。領域Ｈ１およびＨ２のバイトは、このマー
カーに従って符号化される。
に、リードアドレスとリードクロック信号ＬＴが発生さ
れる必要がある。リードアドレスは、リードカウント信
号ＬＴが出力回路１９から加えられるリードカウンター
により構成されるリードアドレスジェネレータ１８によ
り発生される。各リードクロック信号ＬＴの都度、有効
情報がバッファ１７から読み出されて、切替えスイッチ
２０に加えられる。出力回路１９は、第２評価回路２
１、第３フレームカウンター２２および第４フレームカ
ウンター２３を含んでおり、これら構成素子には図４で
説明したと同様、発振器出力クロック信号Ｔ２が加えら
れる。出力クロック信号のクロック継続時間は実質的に
ＳＴＭ−１フレームの１つのバイトの継続時間に対応し
ている。第３フレームカウンター２２は、ＶＣ−４コン
テナの有効情報がバッファ１７から読み出されるべき時
にのみリードクロック信号ＬＴを発生させる第４フレー
ムカウンター２３をスタートおよびストップさせる。さ
らに、第３フレームカウンター２２は何時ＳＴＭ−１フ
レーム内に領域Ｈ１およびＨ２が生じたかを第２評価回
路２１に知らせる。第２評価回路２１はまた、ＶＣ−４
コンテナが開始された時を示すマーカーをバッファ１７
から受取る。領域Ｈ１およびＨ２のバイトは、このマー
カーに従って符号化される。
【００３７】更に、ＳＴＭ−１フレーム内にいつネガテ
ィブまたはポジティブのスタッフィング個所が生じたか
を決めるための別のスタッフィング判定回路２４があ
る。スタッフィング判定回路２４のこの情報は、第２評
価回路２１に加えられる。ポジティブまたはネガティブ
のスタッフィング個所の発生は第２評価回路２１により
第３フレームカウンター２２に通報され、この情報を基
に同様に第４フレームカウンターを早目に、または遅目
にスタートさせる。さらに、第３フレームカウンター２
２は、バッファ１７からの有効情報と第２評価回路２１
からの領域Ｈ１およびＨ２のバイトを受ける切替スイッ
チ２０を制御する。ポジティブスタッフィング個所の場
合には、第２検出回路２１は付加的に、何の有効情報も
含まれていない３バイトを発生する。ネガティブスタッ
フィング個所の場合には、バッファ１７からの有効情報
は３バイト早目に送出される。第３フレームカウンター
２２は、スタッフィング判定回路２４に加えられるフレ
ームクロック信号とライン（行）クロック信号とを発生
する。１つのライン（行）クロックの継続時間は１つの
ライン（行）の継続時間に等しく、そして１つのフレー
ムクロックの継続時間はフレームの継続時間に等しい。
スタッフィング判定回路２４はさらに、ポジティブ、ネ
ガティブまたは無のスタッフィング個所のいずれが存在
しているかを示すスタッフィング情報を第１評価回路１
３から受取る。
ィブまたはポジティブのスタッフィング個所が生じたか
を決めるための別のスタッフィング判定回路２４があ
る。スタッフィング判定回路２４のこの情報は、第２評
価回路２１に加えられる。ポジティブまたはネガティブ
のスタッフィング個所の発生は第２評価回路２１により
第３フレームカウンター２２に通報され、この情報を基
に同様に第４フレームカウンターを早目に、または遅目
にスタートさせる。さらに、第３フレームカウンター２
２は、バッファ１７からの有効情報と第２評価回路２１
からの領域Ｈ１およびＨ２のバイトを受ける切替スイッ
チ２０を制御する。ポジティブスタッフィング個所の場
合には、第２検出回路２１は付加的に、何の有効情報も
含まれていない３バイトを発生する。ネガティブスタッ
フィング個所の場合には、バッファ１７からの有効情報
は３バイト早目に送出される。第３フレームカウンター
２２は、スタッフィング判定回路２４に加えられるフレ
ームクロック信号とライン（行）クロック信号とを発生
する。１つのライン（行）クロックの継続時間は１つの
ライン（行）の継続時間に等しく、そして１つのフレー
ムクロックの継続時間はフレームの継続時間に等しい。
スタッフィング判定回路２４はさらに、ポジティブ、ネ
ガティブまたは無のスタッフィング個所のいずれが存在
しているかを示すスタッフィング情報を第１評価回路１
３から受取る。
【００３８】入力回路１１の回路素子１２から１５と、
出力回路１９の回路素子２１から２３とは、プログラム
を実行するプロセッサーブロックによって構成される。
以下に概略的に示したプログラム説明は、各回路素子１
２から１５および２１から２３のためのものである。
出力回路１９の回路素子２１から２３とは、プログラム
を実行するプロセッサーブロックによって構成される。
以下に概略的に示したプログラム説明は、各回路素子１
２から１５および２１から２３のためのものである。
【００３９】第１同期化回路１２： １．データに基づいてＳＴＭ−１フレームの開始を検出
し； ２．フレームの開始が検出されたら第１フレームカウン
ター１４をスタート位置にセットする； 第１フレームカウンター１４： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一単位だけカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所が存在していれば、第２のフレームカウンター１５を
スタートさせ； ４．ＶＣ−４データが無いかまたはポジティブスタッフ
ィング個所が存在していれば、第２フレームカウンター
１５をストップさせ； ５．第１評価回路１３に領域Ｈ１およびＨ２の開始を通
知する； 第１評価回路１３： １．Ｈ１およびＨ２が存在していれば、それらの内容を
検出し； ２．ネガティブ、ポジティブまたは無のスタッフィング
個所のいずれが存在しているかを第１フレームカウンタ
ー１４およびスタッフィング判定回路２４に通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作をスタートさせ； ４．ＶＣ−４コンテナの開始が到着したなら、バッファ
１５にマーカーを送り、そして第２フレームカウンター
１５をスタート位置にセットする； 第２フレームカウンター１５： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第１フレームカウンター１４のスタートがトリガさ
れたなら、一単位だけカウントを増加させ；あるいは古
いカウントを維持し； ３．各カウント増加毎にライトクロック信号ＳＴのクロ
ックを発生する； 第２評価回路２１： １．バッファ１７からのマーカーそしてスタッフィング
判定回路２４のスタッフィング判定に基づいて領域Ｈ
１、Ｈ２、Ｈ３および場合によりポジティブスタッフィ
ング個所を形成する； ２．第３フレームカウンター２２にスタッフィング情報
を通知し、そして第３フレームカウンター２２にマーカ
ーを提供する； 第３フレームカウンター２２： １．ＳＴＭ−１フレームの開始の時にカウントをゼロに
セットし； ２．一単位だけカウントを増加させ； ３．マーカーが生じた時に第４フレームカウンター２３
をスタート位置にセットし； ４．ＶＣ−４データまたはネガティブスタッフィング個
所が存在する時に、第２フレームカウンター１５をスタ
ートさせ； ５．ＶＣ−４データが無いか、またはポジティブスタッ
フィング個所が存在すれば、第２フレームカウンター１
５をストップさせ； ６．第２評価回路にエリアＨ１およびＨ２の開始を通知
し； ７．ＶＣ−４データが存在している時に、バッファスト
ア１７の出力を切替スイッチ２０の出力に接続し；領域
Ｈ１、Ｈ２およびＨ３ならびにポジティブスタッフィン
グ個所が存在する時に、第２評価回路２１の出力を切替
スイッチ２０の出力に接続し； ８．スタッフィング判定回路２４のためのクロック信号
とストップ信号とを発生させる； 第４フレームカウンター２３： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第３フレームカウンター２２のスタートがトリガさ
れたなら、一単位だけ増加させ；または古いカウント値
を維持し； ３．各カウント増加毎にリードクロック信号ＬＴの１ク
ロックを発生する。
し； ２．フレームの開始が検出されたら第１フレームカウン
ター１４をスタート位置にセットする； 第１フレームカウンター１４： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一単位だけカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所が存在していれば、第２のフレームカウンター１５を
スタートさせ； ４．ＶＣ−４データが無いかまたはポジティブスタッフ
ィング個所が存在していれば、第２フレームカウンター
１５をストップさせ； ５．第１評価回路１３に領域Ｈ１およびＨ２の開始を通
知する； 第１評価回路１３： １．Ｈ１およびＨ２が存在していれば、それらの内容を
検出し； ２．ネガティブ、ポジティブまたは無のスタッフィング
個所のいずれが存在しているかを第１フレームカウンタ
ー１４およびスタッフィング判定回路２４に通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作をスタートさせ； ４．ＶＣ−４コンテナの開始が到着したなら、バッファ
１５にマーカーを送り、そして第２フレームカウンター
１５をスタート位置にセットする； 第２フレームカウンター１５： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第１フレームカウンター１４のスタートがトリガさ
れたなら、一単位だけカウントを増加させ；あるいは古
いカウントを維持し； ３．各カウント増加毎にライトクロック信号ＳＴのクロ
ックを発生する； 第２評価回路２１： １．バッファ１７からのマーカーそしてスタッフィング
判定回路２４のスタッフィング判定に基づいて領域Ｈ
１、Ｈ２、Ｈ３および場合によりポジティブスタッフィ
ング個所を形成する； ２．第３フレームカウンター２２にスタッフィング情報
を通知し、そして第３フレームカウンター２２にマーカ
ーを提供する； 第３フレームカウンター２２： １．ＳＴＭ−１フレームの開始の時にカウントをゼロに
セットし； ２．一単位だけカウントを増加させ； ３．マーカーが生じた時に第４フレームカウンター２３
をスタート位置にセットし； ４．ＶＣ−４データまたはネガティブスタッフィング個
所が存在する時に、第２フレームカウンター１５をスタ
ートさせ； ５．ＶＣ−４データが無いか、またはポジティブスタッ
フィング個所が存在すれば、第２フレームカウンター１
５をストップさせ； ６．第２評価回路にエリアＨ１およびＨ２の開始を通知
し； ７．ＶＣ−４データが存在している時に、バッファスト
ア１７の出力を切替スイッチ２０の出力に接続し；領域
Ｈ１、Ｈ２およびＨ３ならびにポジティブスタッフィン
グ個所が存在する時に、第２評価回路２１の出力を切替
スイッチ２０の出力に接続し； ８．スタッフィング判定回路２４のためのクロック信号
とストップ信号とを発生させる； 第４フレームカウンター２３： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第３フレームカウンター２２のスタートがトリガさ
れたなら、一単位だけ増加させ；または古いカウント値
を維持し； ３．各カウント増加毎にリードクロック信号ＬＴの１ク
ロックを発生する。
【００４０】以下の記載では、図８を参照しながらスタ
ッフィング判定回路２４の第１実施例が説明される。ラ
イトアドレスジェネレータ１６のライトアドレスとリー
ドアドレスジェネレータ１８のリードアドレスとは、差
値を形成する減算器２５に供給される。バッファ１７が
半分になった時、減算器２５によって発生される差値は
ゼロに等しい。
ッフィング判定回路２４の第１実施例が説明される。ラ
イトアドレスジェネレータ１６のライトアドレスとリー
ドアドレスジェネレータ１８のリードアドレスとは、差
値を形成する減算器２５に供給される。バッファ１７が
半分になった時、減算器２５によって発生される差値は
ゼロに等しい。
【００４１】当該差値は加算器２６の１方の入力側に供
給される。加算器２６の他方の入力側にはローパスフィ
ルタ（ＬＰＦ）２７の出力信号が供給される。ＬＰＦ２
７は第１評価回路１３からスタッフィング判定信号量を
受取る。上記スタッフィング判定信号量はＬＰＦ２７に
設けられている加算器２８に供給される。加算器２８の
出力側はレジスタ２９にて一時記憶され、（このレジス
タにはクロックが供給される；２ｍｓの周期期間を以
て）、乗算器３０と３１に供給される。乗算器３１では
レジスタ２９の出力が第２係数（その大きさは１／１６
である）と乗算と乗算される。乗算器３０の出力値は評
価回路１３からのスタッフィング情報の低域ろ波された
値を成す。乗算器３０，３１における第１、第２係数は
ＬＰＦ２７が大きな時定数を有するように選定されてい
る。加算器２６にてまとめられた値はスタッフィング判
定回路２４の第２回路部分３２に供給される。第２回路
部分３２により送出されるスタッフィング信号は正又は
負のスタッフィング個所が存在するときのみ生ぜしめら
れる。
給される。加算器２６の他方の入力側にはローパスフィ
ルタ（ＬＰＦ）２７の出力信号が供給される。ＬＰＦ２
７は第１評価回路１３からスタッフィング判定信号量を
受取る。上記スタッフィング判定信号量はＬＰＦ２７に
設けられている加算器２８に供給される。加算器２８の
出力側はレジスタ２９にて一時記憶され、（このレジス
タにはクロックが供給される；２ｍｓの周期期間を以
て）、乗算器３０と３１に供給される。乗算器３１では
レジスタ２９の出力が第２係数（その大きさは１／１６
である）と乗算と乗算される。乗算器３０の出力値は評
価回路１３からのスタッフィング情報の低域ろ波された
値を成す。乗算器３０，３１における第１、第２係数は
ＬＰＦ２７が大きな時定数を有するように選定されてい
る。加算器２６にてまとめられた値はスタッフィング判
定回路２４の第２回路部分３２に供給される。第２回路
部分３２により送出されるスタッフィング信号は正又は
負のスタッフィング個所が存在するときのみ生ぜしめら
れる。
【００４２】ＬＰＦ２７によってはポインターアクショ
ンの堆積、積重なり（例えば正のスタッフィングアクシ
ョン）の場合、所定の期間に亘ってのスタッフィングア
クションの一層均一な分布が達成される。それにより伝
送システムの受信側でのバッファメモリのオーバーフロ
ー、もって、データ損失が回避され得る。
ンの堆積、積重なり（例えば正のスタッフィングアクシ
ョン）の場合、所定の期間に亘ってのスタッフィングア
クションの一層均一な分布が達成される。それにより伝
送システムの受信側でのバッファメモリのオーバーフロ
ー、もって、データ損失が回避され得る。
【００４３】他のＬＰＦ２７が図９に示してある。この
ＬＰＦはアップ／ダウンカウンタ３３を有し、このカウ
ンタのクロック入力側には例えば第３フレームカウンタ
２２から生ぜしめられ得るクロック信号が供給される。
このクロック信号は０．２５ｍｓの周期期間を有し、よ
って当該周期期間が０．５ｍｓであるフレームクロック
信号の２倍の周波数を有する。上記カウンタ３３に供給
されるクロック信号は分周器３４（これはクロック信号
を半分に分周する）を介して切換装置３５に供給され
る。上記切換装置の出力側はカウンタ３３のアップダウ
ン入力側に接続されている。切換装置３５の一方の入力
側はフレームクロック信号を受取り、それの他方の入力
側はカウンタ３３の極性を受取る。当該カウンタ出力側
からは評価回路１３の低域ろ波されたスタッフィング情
報信号が送出される。
ＬＰＦはアップ／ダウンカウンタ３３を有し、このカウ
ンタのクロック入力側には例えば第３フレームカウンタ
２２から生ぜしめられ得るクロック信号が供給される。
このクロック信号は０．２５ｍｓの周期期間を有し、よ
って当該周期期間が０．５ｍｓであるフレームクロック
信号の２倍の周波数を有する。上記カウンタ３３に供給
されるクロック信号は分周器３４（これはクロック信号
を半分に分周する）を介して切換装置３５に供給され
る。上記切換装置の出力側はカウンタ３３のアップダウ
ン入力側に接続されている。切換装置３５の一方の入力
側はフレームクロック信号を受取り、それの他方の入力
側はカウンタ３３の極性を受取る。当該カウンタ出力側
からは評価回路１３の低域ろ波されたスタッフィング情
報信号が送出される。
【００４４】図８と図９においてＬＰＦ２７は先行する
適合化回路８（例えば先行回路５において）のポインタ
ーアクションの低域ろ波を行なわせる。ＬＰＦは次のよ
うにスタッフィング判定回路２４中に配置されてもよ
い、即ち、リード（読出）クロック信号ＬＴとライト
（書込）クロック信号ＳＴとの間の位相差についての情
報をも考慮するように配置されてもよい。
適合化回路８（例えば先行回路５において）のポインタ
ーアクションの低域ろ波を行なわせる。ＬＰＦは次のよ
うにスタッフィング判定回路２４中に配置されてもよ
い、即ち、リード（読出）クロック信号ＬＴとライト
（書込）クロック信号ＳＴとの間の位相差についての情
報をも考慮するように配置されてもよい。
【００４５】図１０に示す減算器２５は差値をＬＰＦ３
６に供給し、このＬＰＦ３６は３つの乗算器３７〜３
９、加算器４０、アキュムレータ４１、クェート回路４
２を有する。減算器２５から供給された差値は乗算器３
７において第３の係数（その大きさは１／１６に等し
い）と乗算される。乗算器３７の出力は加算器４０にて
別の回路素子からのほかの出力と加算される。加算器４
０の出力値はアキュムレータ４１にて累算される。その
場合アキュムレータ４１では比較的値（ウェイト）の高
いほうの出力の方向での１１ビットのシフトが行なわれ
る（２０４８による除算）。要するにアキュムレータ４
１では平均値形成が行なわれる。アキュムレータ４１は
リードクロック信号ＬＴでクロック制御される。アキュ
ムレータ４１の出力側は乗算器３８，３９と接続されて
いる。乗算器３９では負の第３の係数、即ち−１／１６
との乗算がなされる。乗算器３９の出力側は４番目でと
のフレーム中でのみ１度ゲート回路４２を介して加算器
４０に導かれる。ゲート回路４２はクロック信号（その
周期期間はフレームクロック信号の４倍の周期期間であ
る）によりトリガされる。乗算器３８では同様に第３の
係数とアキュムレータ４１の出力値との乗算が行なわれ
る。乗算器３８の出力側からは低域ろ波された値が送出
され、この値はスタッフィング判定回路２４の第２回路
部分３２に供給される。それのスタッフィング判定信号
量に依存して当該信号量は第５係数（それの大きさは−
１５／１６に等しい）と、乗算器４３において乗算さ
れ、加算器４０の一方の入力側に帰還される。当該低域
ろ波作用はリード、ライト−アドレスジェネレータ（発
生器）１６，１８を介してスタッフィング判定機能部
（これは適合化回路８におけるクロック整合に係わる）
に作用する。従って、上記作用を当該フィルタリングし
潤じて低減形成するために、乗算器４３における乗算及
び帰還が行なわれる。
６に供給し、このＬＰＦ３６は３つの乗算器３７〜３
９、加算器４０、アキュムレータ４１、クェート回路４
２を有する。減算器２５から供給された差値は乗算器３
７において第３の係数（その大きさは１／１６に等し
い）と乗算される。乗算器３７の出力は加算器４０にて
別の回路素子からのほかの出力と加算される。加算器４
０の出力値はアキュムレータ４１にて累算される。その
場合アキュムレータ４１では比較的値（ウェイト）の高
いほうの出力の方向での１１ビットのシフトが行なわれ
る（２０４８による除算）。要するにアキュムレータ４
１では平均値形成が行なわれる。アキュムレータ４１は
リードクロック信号ＬＴでクロック制御される。アキュ
ムレータ４１の出力側は乗算器３８，３９と接続されて
いる。乗算器３９では負の第３の係数、即ち−１／１６
との乗算がなされる。乗算器３９の出力側は４番目でと
のフレーム中でのみ１度ゲート回路４２を介して加算器
４０に導かれる。ゲート回路４２はクロック信号（その
周期期間はフレームクロック信号の４倍の周期期間であ
る）によりトリガされる。乗算器３８では同様に第３の
係数とアキュムレータ４１の出力値との乗算が行なわれ
る。乗算器３８の出力側からは低域ろ波された値が送出
され、この値はスタッフィング判定回路２４の第２回路
部分３２に供給される。それのスタッフィング判定信号
量に依存して当該信号量は第５係数（それの大きさは−
１５／１６に等しい）と、乗算器４３において乗算さ
れ、加算器４０の一方の入力側に帰還される。当該低域
ろ波作用はリード、ライト−アドレスジェネレータ（発
生器）１６，１８を介してスタッフィング判定機能部
（これは適合化回路８におけるクロック整合に係わる）
に作用する。従って、上記作用を当該フィルタリングし
潤じて低減形成するために、乗算器４３における乗算及
び帰還が行なわれる。
【００４６】上記第２回路部分は次のようなレジスタの
みを備え得る、即ち、その中において当該入力側に加わ
る信号フレームクロックを以て当該レジスタ内に中間記
憶されそれにひきつづいて判定がコンパレータにて可能
なスタッフィング過程についてなされるようなレジスタ
のみを備え得る。低周波ジッタ（これは殊に伝送システ
ムの受信側に作用を及ぼす）の回避のための、第２回路
部分３２に対する第１実施例が図１１中に示されてい
る。アキュムレータ４４は累積される入力値を受取る。
図８及び図９の実施例に対しては所定持続時間に亘って
の累積が行なわれる（平均値形成）。図１０の実現構成
ではアキュムレータ４４は省かれ得る。それというのは
平均値形成はＬＰＦ３６において既に行なわれるからで
ある。累積はリードクロック信号ＬＴの各クロックごと
に行なわれる。所定の持続時間は１つのライン（行）の
大きさである。１つのライン（行）の後、アキュムレー
タ４４はライン（行）クロック信号により零にリセット
される。１つのライン（行）に亘っての累積結果は１つ
のフレームの終りにてレジスタ４５により受け継がれ
る。このレジスタ４５にはフレームクロック信号が供給
される。平均値形成の持続時間は１つのライン（行）の
持続時間に等しい。ただし平均値形成のためにはフレー
ムの最後のライン（行）しか必要でない。そのような平
均値の転送（受け継ぎ）は１つのフレームの終りにてレ
ジスタ４５内へ行なわれる。後置接続のコンパレータ４
６においてはレジスタ４５内に記憶された結果が低い及
び高い極値と比較される。低い極値を下回ると負のスタ
ッフィングが生ぜしめられ、高い極値を下回ると、正の
スタッフィング信号が生ぜしめられる。上記両極値は次
のよにう選定されている、即ち、位相変動の生起が起こ
り得る場合であってスタッフィング個所が利用可能状態
におかれている場合、リードクロック信号への信号の十
分な整合、整合が行なわれる得る（ＣＣＩＴＴ勧告Ｇ７
８３参照）ように選定されている。
みを備え得る、即ち、その中において当該入力側に加わ
る信号フレームクロックを以て当該レジスタ内に中間記
憶されそれにひきつづいて判定がコンパレータにて可能
なスタッフィング過程についてなされるようなレジスタ
のみを備え得る。低周波ジッタ（これは殊に伝送システ
ムの受信側に作用を及ぼす）の回避のための、第２回路
部分３２に対する第１実施例が図１１中に示されてい
る。アキュムレータ４４は累積される入力値を受取る。
図８及び図９の実施例に対しては所定持続時間に亘って
の累積が行なわれる（平均値形成）。図１０の実現構成
ではアキュムレータ４４は省かれ得る。それというのは
平均値形成はＬＰＦ３６において既に行なわれるからで
ある。累積はリードクロック信号ＬＴの各クロックごと
に行なわれる。所定の持続時間は１つのライン（行）の
大きさである。１つのライン（行）の後、アキュムレー
タ４４はライン（行）クロック信号により零にリセット
される。１つのライン（行）に亘っての累積結果は１つ
のフレームの終りにてレジスタ４５により受け継がれ
る。このレジスタ４５にはフレームクロック信号が供給
される。平均値形成の持続時間は１つのライン（行）の
持続時間に等しい。ただし平均値形成のためにはフレー
ムの最後のライン（行）しか必要でない。そのような平
均値の転送（受け継ぎ）は１つのフレームの終りにてレ
ジスタ４５内へ行なわれる。後置接続のコンパレータ４
６においてはレジスタ４５内に記憶された結果が低い及
び高い極値と比較される。低い極値を下回ると負のスタ
ッフィングが生ぜしめられ、高い極値を下回ると、正の
スタッフィング信号が生ぜしめられる。上記両極値は次
のよにう選定されている、即ち、位相変動の生起が起こ
り得る場合であってスタッフィング個所が利用可能状態
におかれている場合、リードクロック信号への信号の十
分な整合、整合が行なわれる得る（ＣＣＩＴＴ勧告Ｇ７
８３参照）ように選定されている。
【００４７】図１２には第２回路部分３２の別の実施例
が示してある。第２回路部分３２の入力値は加算器４７
に供給される。この加算器４７は計数器４８（これはフ
レームクロック信号によりクロック制御される）からも
値を受取る。従って、複数のフレームクロックを介して
カウンター４８の出力信号値ののこぎり波状の特性経過
が得られる。加算器４７の出力値はアキュムレータ４４
に供給される。このアキュムレータ４４は１つのライン
（行）に亘って出力値を累算する。図１０のスタッフィ
ング判定回路２４にはアキュムレータ４４は必要でな
い。累算結果はフレームの終りにてフレームクロック信
号によりレジスタ４５中に転送される。後続のコンパレ
ータ４６では図１１に示すように、負又は正のスタッフ
ィング信号が生ぜしめられるかが判定される。第２実施
例によってはジッタにおける低周波スペクトル成分のさ
らなる低減が達成される。
が示してある。第２回路部分３２の入力値は加算器４７
に供給される。この加算器４７は計数器４８（これはフ
レームクロック信号によりクロック制御される）からも
値を受取る。従って、複数のフレームクロックを介して
カウンター４８の出力信号値ののこぎり波状の特性経過
が得られる。加算器４７の出力値はアキュムレータ４４
に供給される。このアキュムレータ４４は１つのライン
（行）に亘って出力値を累算する。図１０のスタッフィ
ング判定回路２４にはアキュムレータ４４は必要でな
い。累算結果はフレームの終りにてフレームクロック信
号によりレジスタ４５中に転送される。後続のコンパレ
ータ４６では図１１に示すように、負又は正のスタッフ
ィング信号が生ぜしめられるかが判定される。第２実施
例によってはジッタにおける低周波スペクトル成分のさ
らなる低減が達成される。
【００４８】ジッタにおける低周波スペクトル成分が図
１３を用いて説明する回路装置により最も広汎に低減で
きる。第２回路部分３２の入力値は加算器４９に供給さ
れ、この加算器４９は各入力値を乗算器５０から到来す
る別の出力値に加算する。乗算器５０においては正又は
負のスタッフィング信号（これはコンパレータ４６から
送出される）が一定の係数と乗算される。当該係数によ
っては整合回路８の安定化が行なわれ、この係数は次の
ように選定されるべきである、即ち、スタッフィング過
程（これはスタッフィング信号により行なわれる）の
後、加算器４９の出力値が、第２回路部分３２の入力値
に対して１倍から２倍変化するように選定されるべきで
ある。例えば、その値は２倍であってよい。それにひき
つづいて、図１１及び図２２の２つの回路部分における
ようにアキュムレータ４４（これは図１０では省かれ得
る）における累算、及びレジスタ４５における記憶が行
なわれる。図１３の上記実施例ではコンパレータ４６の
２つの極値が１バイトの間隔を有するべきである。
１３を用いて説明する回路装置により最も広汎に低減で
きる。第２回路部分３２の入力値は加算器４９に供給さ
れ、この加算器４９は各入力値を乗算器５０から到来す
る別の出力値に加算する。乗算器５０においては正又は
負のスタッフィング信号（これはコンパレータ４６から
送出される）が一定の係数と乗算される。当該係数によ
っては整合回路８の安定化が行なわれ、この係数は次の
ように選定されるべきである、即ち、スタッフィング過
程（これはスタッフィング信号により行なわれる）の
後、加算器４９の出力値が、第２回路部分３２の入力値
に対して１倍から２倍変化するように選定されるべきで
ある。例えば、その値は２倍であってよい。それにひき
つづいて、図１１及び図２２の２つの回路部分における
ようにアキュムレータ４４（これは図１０では省かれ得
る）における累算、及びレジスタ４５における記憶が行
なわれる。図１３の上記実施例ではコンパレータ４６の
２つの極値が１バイトの間隔を有するべきである。
【００４９】図７を参照しながら説明した整合回路８
（図４及び図５）に関する実施例では、ＶＣ−４コンテ
ナに関するスタッフィング動作が論じられた。さらに、
ＶＣ−１２コンテナに関するスタッフィング動作を行う
ための整合回路の説明が行なわれる。図１４−ａから図
１４−ｄには、ＶＣ−４コンテナ内のＶＣ−１２コンテ
ナのネスティングが示されている。図１４−ａは３つの
ＴＵＧ−３コンテナを運ぶＶＣ−４コンテナを示してい
る。ＶＣ−４コンテナの第１フレームはＰＯＨを持って
いる。フレーム２とフレーム３とは情報なしのバイトで
あり、そして次のフレームは逆に３つのＴＵＧ−３コン
テナのフレームを持っている。例えば、ＶＣ−４コンテ
ナの第４フレームは第１のＴＵＧ−３コンテナの第１フ
レームを持ち、第５フレームは第２のＴＵＧ−３コンテ
ナの第１フレームを持ち、そして第６フレームは第３の
ＴＵＧ−３コンテナの第１フレームを持つ。
（図４及び図５）に関する実施例では、ＶＣ−４コンテ
ナに関するスタッフィング動作が論じられた。さらに、
ＶＣ−１２コンテナに関するスタッフィング動作を行う
ための整合回路の説明が行なわれる。図１４−ａから図
１４−ｄには、ＶＣ−４コンテナ内のＶＣ−１２コンテ
ナのネスティングが示されている。図１４−ａは３つの
ＴＵＧ−３コンテナを運ぶＶＣ−４コンテナを示してい
る。ＶＣ−４コンテナの第１フレームはＰＯＨを持って
いる。フレーム２とフレーム３とは情報なしのバイトで
あり、そして次のフレームは逆に３つのＴＵＧ−３コン
テナのフレームを持っている。例えば、ＶＣ−４コンテ
ナの第４フレームは第１のＴＵＧ−３コンテナの第１フ
レームを持ち、第５フレームは第２のＴＵＧ−３コンテ
ナの第１フレームを持ち、そして第６フレームは第３の
ＴＵＧ−３コンテナの第１フレームを持つ。
【００５０】図１４−ｂに示すように、ＴＵＧ−３コン
テナは７つのフレーム化されたＴＵＧ−２コンテナから
構成される。ＴＵＧ−３コンテナにおいては、最初の２
つのフレームは情報なしバイトで満たされ、そして７つ
のＴＵＧ−３コンテナのフレームは引き続くフレーム内
に挿入されている。１つのＴＵＧ−２コンテナは３つの
ＴＵ−１２コンテナを有している。３つのＴＵ−１２コ
ンテナのフレームは逆に、ＴＵＧ−２コンテナ内に挿入
されている。ＶＣ−１２コンテナと比較すると、１つの
ＴＵ−１２コンテナは付加的なポインターバイトによっ
て補完されている。図１４−ｄに示すように、ＴＵ−１
２コンテナは各々３６バイトからなる４つのサブユニッ
トを含み、１つのサブユニットは１つのポインターバイ
トと３５のさらなるバイトを持っている。１つのＳＴＭ
−１フレームにおいては、最初に第１サブユニットが挿
入され、次のフレームには第２サブユニットが、第３フ
レームには第３サブユニットが、そして第４フレームに
は第４サブユニットが挿入される。ＴＵ−１２コンテナ
内のポジティブスタッフィング個所は３５として参照さ
れる場所である。ネガティブスタッフィング個所はポイ
ンターバイトＶ３である。１つのＶＣ−１２コンテナ
は、Ｖ５として参照されるバイトでスタートする。この
バイトは例えば、“０”として参照される場所で見出す
ことができる。
テナは７つのフレーム化されたＴＵＧ−２コンテナから
構成される。ＴＵＧ−３コンテナにおいては、最初の２
つのフレームは情報なしバイトで満たされ、そして７つ
のＴＵＧ−３コンテナのフレームは引き続くフレーム内
に挿入されている。１つのＴＵＧ−２コンテナは３つの
ＴＵ−１２コンテナを有している。３つのＴＵ−１２コ
ンテナのフレームは逆に、ＴＵＧ−２コンテナ内に挿入
されている。ＶＣ−１２コンテナと比較すると、１つの
ＴＵ−１２コンテナは付加的なポインターバイトによっ
て補完されている。図１４−ｄに示すように、ＴＵ−１
２コンテナは各々３６バイトからなる４つのサブユニッ
トを含み、１つのサブユニットは１つのポインターバイ
トと３５のさらなるバイトを持っている。１つのＳＴＭ
−１フレームにおいては、最初に第１サブユニットが挿
入され、次のフレームには第２サブユニットが、第３フ
レームには第３サブユニットが、そして第４フレームに
は第４サブユニットが挿入される。ＴＵ−１２コンテナ
内のポジティブスタッフィング個所は３５として参照さ
れる場所である。ネガティブスタッフィング個所はポイ
ンターバイトＶ３である。１つのＶＣ−１２コンテナ
は、Ｖ５として参照されるバイトでスタートする。この
バイトは例えば、“０”として参照される場所で見出す
ことができる。
【００５１】ＶＣ−１２コンテナをスタッフィングする
のに適当な整合回路８（図４及び図５）が図１５に示さ
れている。６３のＶＣ−１２コンテナが１つのＶＣ−４
コンテナ内に含まれるので、バッファ５１は各ＶＣ−１
２コンテナに利用される。各バッファ５１の各書き込み
動作は入力回路５２とライトアドレスジェネレータ５３
によって制御される。入力回路５２は、第２同期化回路
５４、第３評価回路５５第５フレームカウンター５６、
第６フレームカウンター５７，６３の第１サブ評価回路
５８および６３の第１サブフレームカウンター５９を有
している。入力回路５２における総ての回路５４から５
９は入力クロック信号Ｔ１を受けている。第２同期化回
路５４においては、フレームの開始はＳＴＭ−１フレー
ムの開始における複数のバイトを基に検出される。次に
第５フレームカウンター５６が第２同期化回路５４によ
ってスタートされる。第３評価回路５５において、ＶＣ
−４コンテナのスタートポイントがどこにあるかを、領
域Ｈ１およびＨ２の評価により検出する。この目的のた
め、第３評価回路５５は第５フレームカウンター５６に
より領域Ｈ１、Ｈ２の位置の情報を受ける。領域Ｈ１お
よびＨ２の評価が、ネガティブまたはポジティブのスタ
ッフィング個所のあることを示すならば、第５フレーム
カウンター５６はこの事実を第３評価回路５５によって
知らされる。第５フレームカウンター５６は第６フレー
ムカウンター５７をスタートおよびストップさせる。第
６フレームカウンター５７は第１サブフレームカウンタ
ー５９のためのクロック信号を発生する。ＶＣ−４コン
テナのデータが存在するとはじめて、第６フレームカウ
ンター５７はクロック信号を発生させる。第６フレーム
カウンター５７は、さらにＶＣ−１２コンテナのバイト
Ｖ１からＶ４の時間における位置およびＶＣ−４コンテ
ナのＰＯＨにおけるＨ４バイトの時間における位置とを
第１サブ評価回路５８に通知する。
のに適当な整合回路８（図４及び図５）が図１５に示さ
れている。６３のＶＣ−１２コンテナが１つのＶＣ−４
コンテナ内に含まれるので、バッファ５１は各ＶＣ−１
２コンテナに利用される。各バッファ５１の各書き込み
動作は入力回路５２とライトアドレスジェネレータ５３
によって制御される。入力回路５２は、第２同期化回路
５４、第３評価回路５５第５フレームカウンター５６、
第６フレームカウンター５７，６３の第１サブ評価回路
５８および６３の第１サブフレームカウンター５９を有
している。入力回路５２における総ての回路５４から５
９は入力クロック信号Ｔ１を受けている。第２同期化回
路５４においては、フレームの開始はＳＴＭ−１フレー
ムの開始における複数のバイトを基に検出される。次に
第５フレームカウンター５６が第２同期化回路５４によ
ってスタートされる。第３評価回路５５において、ＶＣ
−４コンテナのスタートポイントがどこにあるかを、領
域Ｈ１およびＨ２の評価により検出する。この目的のた
め、第３評価回路５５は第５フレームカウンター５６に
より領域Ｈ１、Ｈ２の位置の情報を受ける。領域Ｈ１お
よびＨ２の評価が、ネガティブまたはポジティブのスタ
ッフィング個所のあることを示すならば、第５フレーム
カウンター５６はこの事実を第３評価回路５５によって
知らされる。第５フレームカウンター５６は第６フレー
ムカウンター５７をスタートおよびストップさせる。第
６フレームカウンター５７は第１サブフレームカウンタ
ー５９のためのクロック信号を発生する。ＶＣ−４コン
テナのデータが存在するとはじめて、第６フレームカウ
ンター５７はクロック信号を発生させる。第６フレーム
カウンター５７は、さらにＶＣ−１２コンテナのバイト
Ｖ１からＶ４の時間における位置およびＶＣ−４コンテ
ナのＰＯＨにおけるＨ４バイトの時間における位置とを
第１サブ評価回路５８に通知する。
【００５２】Ｈ４バイトは、バイトＶ１からＶ４のいず
れが存在しているかを表わし、そしてポインターバイト
Ｖ１およびＶ２はＶＣ−１２コンテナ内のＶ５バイトの
位置を表わしている。
れが存在しているかを表わし、そしてポインターバイト
Ｖ１およびＶ２はＶＣ−１２コンテナ内のＶ５バイトの
位置を表わしている。
【００５３】第一サブ評価回路５８は、ＶＣ−１２コン
テナの開始を、所属の第１サブフレームカウンター５９
に通知する。さらにまた、ポインターバイトＶ１および
Ｖ２を評価することによって、ＶＣ−１２コンテナ内に
はネガティブまたはポジティブのいずれのスタッフィン
グ個所が存在しているのかが、決められる。ＶＣ−１２
コンテナの開始は、所属の第一サブ評価回路５８のマー
カーによって、所属の各バッファ５１において表示識別
される。
テナの開始を、所属の第１サブフレームカウンター５９
に通知する。さらにまた、ポインターバイトＶ１および
Ｖ２を評価することによって、ＶＣ−１２コンテナ内に
はネガティブまたはポジティブのいずれのスタッフィン
グ個所が存在しているのかが、決められる。ＶＣ−１２
コンテナの開始は、所属の第一サブ評価回路５８のマー
カーによって、所属の各バッファ５１において表示識別
される。
【００５４】第１サブフレームカウンター５９は、所属
のバッファ５１と各割当てられているライトアドレスジ
ェネレータ５３のためのライトクロック信号ＳＴを発生
する。有効情報は、ライトアドレスジェネレータ５３に
より発生されたライトアドレスの下でバッファ５１に書
き込まれる。各ライトアドレスジェネレータ５３のライ
トアドレス出力はスタッフィング判定回路６０に接続さ
れている。
のバッファ５１と各割当てられているライトアドレスジ
ェネレータ５３のためのライトクロック信号ＳＴを発生
する。有効情報は、ライトアドレスジェネレータ５３に
より発生されたライトアドレスの下でバッファ５１に書
き込まれる。各ライトアドレスジェネレータ５３のライ
トアドレス出力はスタッフィング判定回路６０に接続さ
れている。
【００５５】バッファ５３からの読み出し動作のための
リードアドレスを発生するリードアドレスジェネレータ
５３は各バッファ５１と各スタッフィング判定回路６０
に割当てられている。リードアドレスジェネレータ５３
は、出力回路６１からのリードクロック信号ＬＴによっ
て制御されている。
リードアドレスを発生するリードアドレスジェネレータ
５３は各バッファ５１と各スタッフィング判定回路６０
に割当てられている。リードアドレスジェネレータ５３
は、出力回路６１からのリードクロック信号ＬＴによっ
て制御されている。
【００５６】出力回路５４は、第７フレームカウンター
６３、第４評価回路６４、第８フレームカウンター６
５，６３の第２サブ評価回路１６および６３の第２サブ
フレームカウンター６７を含んでいる。出力回路４５の
これらの回路の各々は、出力クロック信号Ｔ２を受けて
いる。
６３、第４評価回路６４、第８フレームカウンター６
５，６３の第２サブ評価回路１６および６３の第２サブ
フレームカウンター６７を含んでいる。出力回路４５の
これらの回路の各々は、出力クロック信号Ｔ２を受けて
いる。
【００５７】第７フレームカウンター６３は、ＶＣ−４
コンテナのデータが読み出されるべき時にクロック信号
を発生する第８フレームカウンター６５をスタートおよ
びストップさせる。さらに、第７フレームカウンター６
３は領域Ｈ１およびＨ２の位置を表わしている。第７フ
レームカウンター６３はスタッフィング判定回路６０
に、フレームクロック信号とストップ信号とを与える。
スタッフィング判定回路６０は１つのＳＴＭ−１フレー
ムのみに関して能動であり、１５のＳＴＭ−１フレーム
の後のストップ信号によってストップされる。さらに付
言すべきは所属のスタッフィング判定回路６０の各第１
のサブ評価回路５８から場合によりスタッフィング情報
が供給されこの情報は図８のＬＰＦ２７にてＬＰＦフィ
リタリングされる。ストップ信号によっては第２サブ評
価回路６６にスタッフィング信号の供給されるのが阻止
される。
コンテナのデータが読み出されるべき時にクロック信号
を発生する第８フレームカウンター６５をスタートおよ
びストップさせる。さらに、第７フレームカウンター６
３は領域Ｈ１およびＨ２の位置を表わしている。第７フ
レームカウンター６３はスタッフィング判定回路６０
に、フレームクロック信号とストップ信号とを与える。
スタッフィング判定回路６０は１つのＳＴＭ−１フレー
ムのみに関して能動であり、１５のＳＴＭ−１フレーム
の後のストップ信号によってストップされる。さらに付
言すべきは所属のスタッフィング判定回路６０の各第１
のサブ評価回路５８から場合によりスタッフィング情報
が供給されこの情報は図８のＬＰＦ２７にてＬＰＦフィ
リタリングされる。ストップ信号によっては第２サブ評
価回路６６にスタッフィング信号の供給されるのが阻止
される。
【００５８】第４評価回路６４は領域Ｈ１およびＨ２の
バイトを切替スイッチ５１に加え、そしてＶＣ−４コン
テナの開始を表示する。第４評価回路６４は第８フレー
ムカウンター６５に、ＶＣ−４コンテナの開始を通知
し、ＴＵ−１２コンテナは単にスタッフィング個所を含
むだけなので、ＶＣ−４コンテナは常に同じ個所に位置
している。
バイトを切替スイッチ５１に加え、そしてＶＣ−４コン
テナの開始を表示する。第４評価回路６４は第８フレー
ムカウンター６５に、ＶＣ−４コンテナの開始を通知
し、ＴＵ−１２コンテナは単にスタッフィング個所を含
むだけなので、ＶＣ−４コンテナは常に同じ個所に位置
している。
【００５９】第８フレームカウンター６５はクロック信
号を、リードアドレスジェネレータ６１のためのリード
クロック信号ＳＴを発生する第２サブフレームカウンタ
ー６７に加える。さらに、第８フレームカウンター６５
は第２サブ評価回路６６に、ポインターバイトＶ１から
Ｖ４の時間的な位置を通知する。図８から図１３に表わ
されているスタッフィング判定回路６０はスタッフィン
グ信号を第２サブ評価回路６６に加える。平均化持続時
間の周期、すなわち集積化の時間の周期、はＳＴＭ−１
フレームの時間の周期に対応しているということが理解
される。スタッフィング信号を基に、第２サブ評価回路
６６は、ＴＵ−１２コンテナ内にネガティブまたはポジ
ティブいずれのスタッフィング個所が存在しているかを
決める。そのようなスタッフィング個所は次に、早目
の、または遅目の瞬間にリードクロック信号ＬＴの発生
をスタートさせる第２サブフレームカウンター６７に通
知される。第２サブ評価回路６６はポインターバイトＶ
１からＶ４を切替えスイッチ６８に加える。さらに、切
替スイッチ６８は有効情報またはデータそれぞれをバッ
ファ５１から受ける。切替スイッチ６８は第７フレーム
カウンター６３によって制御される。
号を、リードアドレスジェネレータ６１のためのリード
クロック信号ＳＴを発生する第２サブフレームカウンタ
ー６７に加える。さらに、第８フレームカウンター６５
は第２サブ評価回路６６に、ポインターバイトＶ１から
Ｖ４の時間的な位置を通知する。図８から図１３に表わ
されているスタッフィング判定回路６０はスタッフィン
グ信号を第２サブ評価回路６６に加える。平均化持続時
間の周期、すなわち集積化の時間の周期、はＳＴＭ−１
フレームの時間の周期に対応しているということが理解
される。スタッフィング信号を基に、第２サブ評価回路
６６は、ＴＵ−１２コンテナ内にネガティブまたはポジ
ティブいずれのスタッフィング個所が存在しているかを
決める。そのようなスタッフィング個所は次に、早目
の、または遅目の瞬間にリードクロック信号ＬＴの発生
をスタートさせる第２サブフレームカウンター６７に通
知される。第２サブ評価回路６６はポインターバイトＶ
１からＶ４を切替えスイッチ６８に加える。さらに、切
替スイッチ６８は有効情報またはデータそれぞれをバッ
ファ５１から受ける。切替スイッチ６８は第７フレーム
カウンター６３によって制御される。
【００６０】図１５で示されるような整合回路８の実施
例においても、入力回路５２の回路素子５４から５９お
よび出力回路６２の回路素子６３から６７は、固定的に
蓄積されるプログラムを実行するプロセッサー組立てブ
ロックを含んでいる。
例においても、入力回路５２の回路素子５４から５９お
よび出力回路６２の回路素子６３から６７は、固定的に
蓄積されるプログラムを実行するプロセッサー組立てブ
ロックを含んでいる。
【００６１】以下に概略的に示されるプログラムルーチ
ンは各回路素子５４から５９および６３から６７のため
に示されている。
ンは各回路素子５４から５９および６３から６７のため
に示されている。
【００６２】第２同期化回路５４： １．データに基づいてＳＴＭ−１の開始を検出し； ２．フレームの開始が識別された時に第５フレームカウ
ンター５６をスタート位置にセットする； 第５フレームカウンター５６： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一単位だけカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所（ＶＣ−４コンテナ）が存在する時、第６フレームカ
ウンター５７をスタートさせ； ４．ＶＣ−４データが無く、またはポジティブスタッフ
ィング個所（ＶＣ−４コンテナ）が存在するなら、第６
フレームカウンター３９をストップさせ； ５．第３評価回路５５に領域Ｈ１およびＨ２の開始を通
知する； 第３評価回路５５： １．もし領域Ｈ１およびＨ２が存在するなら、それらの
内容を求め； ２．第５フレームカウンター５６に、スタッフィング個
所の有無とどの個所に存在（ＶＣ−４コンテナ）するか
の事実を通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作を開始し； ４．ＶＣ−４コンテナの開始が到着したなら、第５フレ
ームカウンター５６をスタート位置にセットする； 第６フレームカウンター５７： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第５フレームカウンター５６のスタートが解放され
た時、一単位だけカウントを増加させ；あるいは古いカ
ウントを維持し； ３．各カウントの増加に伴い、第１サブフレームカウン
ター５９にクロック信号を供給し； ４．第１サブ評価回路５８に、ＶＣ−１２コンテナのポ
インターバイトＶ１からＶ４の、そしてＶＣ−４コンテ
ナのＰＯＨにおけるバイトＨ４の、時間的な位置を通知
し； ５．第１サブ評価回路５８に、割当てられているＶＣ−
１２コンテナのデータが存在しているかどうかの事実を
通知する； 第１サブ評価回路５８： １．ポインターバイトＶ１およびＶ２の内容を求め； ２．所属の第１サブフレームカウンター５９に、ＶＣ−
１２コンテナの開始を通知し；所属の第１サブフレーム
カウンター５９のカウントをスタート位置にセットし； ３．ＶＣ−１２コンテナの開始が到着したなら、割当て
られているバッファ５１にマーカーを送り； ４．割当てられているＶＣ−１２コンテナのデータが、
またはネガティブスタッフィング個所が、存在するな
ら、割当てられている第１サブフレームカウンター５９
をスタートさせ； ５．割当てられているＶＣ−１２コンテナにデータが無
いか、またはポジティブスタッフィング個所が存在する
なら、割当てられている第１サブフレームカウンター５
９をストップさせる； 負か正か無のスタッフィング個所が存在しているか否か
を場合により、所属のスタッフィング判定回路６８に通
知する 第１サブフレームカウンター５９： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．割当てられている第１サブ評価回路５８のスタート
がトリガされたなら、一単位だけカウントを増加させ；
あるいは古いカウントを維持し； ３．各カウント増加に伴い、ライトクロック信号ＳＴの
クロックを発生する； 第７フレームカウンター５８： １．ＳＴＭ−１フレームの開始において、カウントをゼ
ロにセットし； ２．一単位だけカウントを増加させ； ３．ＶＣ−４フレームの開始において第８フレームカウ
ンター６５をスタート位置にセットし、そしてこの事実
を第４評価回路６４に通知し； ４．ＶＣ−４コンテナのデータが存在するなら、第８フ
レームカウンター６５をスタートさせ； ５．ＶＣ−４コンテナのデータが存在しないなら、第８
フレームカウンター６５をストップさせ； ６．第４評価回路６４に、領域Ｈ１およびＨ２の開始を
通知し； ７．割当てられているＶＣ−１２コンテナのデータが存
在するなら、バッファ５１の出力を切替スイッチ６８の
出力に接続し；領域Ｈ１、Ｈ２およびＨ３が存在するな
ら、第４評価回路６４の出力を切替スイッチ６８の出力
に接続し；ポインターバイトＶ１からＶ４および領域Ｈ
４が存在するなら、第２サブ評価回路６６の出力を切替
スイッチ６６の出力に接続し； ８．スタッフィング判定回路６０のためにフレームクロ
ックとライン（行）クロック信号とを発生する； 第４評価回路６４： １．ＶＣ−４フレームの開始に関する、第７フレームカ
ウンター５８の情報に基づき、領域Ｈ１、Ｈ２およびＨ
３を形成する； 第８フレームカウンター６５： １．カウンターがスタート位置にない時、カウントをゼ
ロにセットし； ２．第７フレームカウンター５８のスタートがトリガさ
れた時、一単位だけカウントを増加させ；あるいは古い
カウントを維持し； ３．各カウントの増加に伴い、クロック信号のクロック
を第２サブフレームカウンター６７に加え； ４．第２評価回路６７に、ＶＣ−１２コンテナのポイン
ターバイトＶ１からＶ４の、そしてＶＣ−４コンテナの
ＰＯＨにおけるバイトＨ４の、時間的な位置を通知し； ５．第２サブ評価回路６６に、割当てられているＶＣ−
１２コンテナのデータが存在するかどうかの事実を通知
する； 第２サブ評価回路６６： １．割当てられているバッファ５１からのマーカーと、
割当てられているスタッフィング判定回路６０からのス
タッフィング判定とに基づいて、ポインターバイトＶ１
からＶ４の内容と場合によりポジティブスタッフィング
個所とを形成し； ２．割当てられている第２サブフレームカウンター６７
に、マーカーを通知し； ３．割当てられているＶＣ−１２コンテナのデータが読
み出されるべきものであるか、またはネガティブスタッ
フィング個所が存在していれば、割当てられている第２
サブフレームカウンター６７をスタートさせ； ４．割当てられているＶＣ−１２コンテナのデータに読
み出されるべきものが無く、またはポジティブスタッフ
ィング個所が存在しているなら、割当てられている第２
サブフレームカウンター６７をストップさせる； 第２サブフレームカウンター６７： １．マーカーが存在（カウンタースタート位置）するな
ら、カウントをゼロにセットし； ２．第２サブ評価回路６６のスタートがトリガされた
時、一単位だけカウントを増加させ；あるいは古いカウ
ントを維持し； ３．各カウント増加に伴い、リードクロック信号ＳＴの
クロックを発生する； 明確化のために、複数の線が部分的には１つの線で表わ
されていることが理解される。
ンター５６をスタート位置にセットする； 第５フレームカウンター５６： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一単位だけカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所（ＶＣ−４コンテナ）が存在する時、第６フレームカ
ウンター５７をスタートさせ； ４．ＶＣ−４データが無く、またはポジティブスタッフ
ィング個所（ＶＣ−４コンテナ）が存在するなら、第６
フレームカウンター３９をストップさせ； ５．第３評価回路５５に領域Ｈ１およびＨ２の開始を通
知する； 第３評価回路５５： １．もし領域Ｈ１およびＨ２が存在するなら、それらの
内容を求め； ２．第５フレームカウンター５６に、スタッフィング個
所の有無とどの個所に存在（ＶＣ−４コンテナ）するか
の事実を通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作を開始し； ４．ＶＣ−４コンテナの開始が到着したなら、第５フレ
ームカウンター５６をスタート位置にセットする； 第６フレームカウンター５７： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第５フレームカウンター５６のスタートが解放され
た時、一単位だけカウントを増加させ；あるいは古いカ
ウントを維持し； ３．各カウントの増加に伴い、第１サブフレームカウン
ター５９にクロック信号を供給し； ４．第１サブ評価回路５８に、ＶＣ−１２コンテナのポ
インターバイトＶ１からＶ４の、そしてＶＣ−４コンテ
ナのＰＯＨにおけるバイトＨ４の、時間的な位置を通知
し； ５．第１サブ評価回路５８に、割当てられているＶＣ−
１２コンテナのデータが存在しているかどうかの事実を
通知する； 第１サブ評価回路５８： １．ポインターバイトＶ１およびＶ２の内容を求め； ２．所属の第１サブフレームカウンター５９に、ＶＣ−
１２コンテナの開始を通知し；所属の第１サブフレーム
カウンター５９のカウントをスタート位置にセットし； ３．ＶＣ−１２コンテナの開始が到着したなら、割当て
られているバッファ５１にマーカーを送り； ４．割当てられているＶＣ−１２コンテナのデータが、
またはネガティブスタッフィング個所が、存在するな
ら、割当てられている第１サブフレームカウンター５９
をスタートさせ； ５．割当てられているＶＣ−１２コンテナにデータが無
いか、またはポジティブスタッフィング個所が存在する
なら、割当てられている第１サブフレームカウンター５
９をストップさせる； 負か正か無のスタッフィング個所が存在しているか否か
を場合により、所属のスタッフィング判定回路６８に通
知する 第１サブフレームカウンター５９： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．割当てられている第１サブ評価回路５８のスタート
がトリガされたなら、一単位だけカウントを増加させ；
あるいは古いカウントを維持し； ３．各カウント増加に伴い、ライトクロック信号ＳＴの
クロックを発生する； 第７フレームカウンター５８： １．ＳＴＭ−１フレームの開始において、カウントをゼ
ロにセットし； ２．一単位だけカウントを増加させ； ３．ＶＣ−４フレームの開始において第８フレームカウ
ンター６５をスタート位置にセットし、そしてこの事実
を第４評価回路６４に通知し； ４．ＶＣ−４コンテナのデータが存在するなら、第８フ
レームカウンター６５をスタートさせ； ５．ＶＣ−４コンテナのデータが存在しないなら、第８
フレームカウンター６５をストップさせ； ６．第４評価回路６４に、領域Ｈ１およびＨ２の開始を
通知し； ７．割当てられているＶＣ−１２コンテナのデータが存
在するなら、バッファ５１の出力を切替スイッチ６８の
出力に接続し；領域Ｈ１、Ｈ２およびＨ３が存在するな
ら、第４評価回路６４の出力を切替スイッチ６８の出力
に接続し；ポインターバイトＶ１からＶ４および領域Ｈ
４が存在するなら、第２サブ評価回路６６の出力を切替
スイッチ６６の出力に接続し； ８．スタッフィング判定回路６０のためにフレームクロ
ックとライン（行）クロック信号とを発生する； 第４評価回路６４： １．ＶＣ−４フレームの開始に関する、第７フレームカ
ウンター５８の情報に基づき、領域Ｈ１、Ｈ２およびＨ
３を形成する； 第８フレームカウンター６５： １．カウンターがスタート位置にない時、カウントをゼ
ロにセットし； ２．第７フレームカウンター５８のスタートがトリガさ
れた時、一単位だけカウントを増加させ；あるいは古い
カウントを維持し； ３．各カウントの増加に伴い、クロック信号のクロック
を第２サブフレームカウンター６７に加え； ４．第２評価回路６７に、ＶＣ−１２コンテナのポイン
ターバイトＶ１からＶ４の、そしてＶＣ−４コンテナの
ＰＯＨにおけるバイトＨ４の、時間的な位置を通知し； ５．第２サブ評価回路６６に、割当てられているＶＣ−
１２コンテナのデータが存在するかどうかの事実を通知
する； 第２サブ評価回路６６： １．割当てられているバッファ５１からのマーカーと、
割当てられているスタッフィング判定回路６０からのス
タッフィング判定とに基づいて、ポインターバイトＶ１
からＶ４の内容と場合によりポジティブスタッフィング
個所とを形成し； ２．割当てられている第２サブフレームカウンター６７
に、マーカーを通知し； ３．割当てられているＶＣ−１２コンテナのデータが読
み出されるべきものであるか、またはネガティブスタッ
フィング個所が存在していれば、割当てられている第２
サブフレームカウンター６７をスタートさせ； ４．割当てられているＶＣ−１２コンテナのデータに読
み出されるべきものが無く、またはポジティブスタッフ
ィング個所が存在しているなら、割当てられている第２
サブフレームカウンター６７をストップさせる； 第２サブフレームカウンター６７： １．マーカーが存在（カウンタースタート位置）するな
ら、カウントをゼロにセットし； ２．第２サブ評価回路６６のスタートがトリガされた
時、一単位だけカウントを増加させ；あるいは古いカウ
ントを維持し； ３．各カウント増加に伴い、リードクロック信号ＳＴの
クロックを発生する； 明確化のために、複数の線が部分的には１つの線で表わ
されていることが理解される。
【００６３】
【発明の効果】本発明によれば、ポインタアクションの
堆積、積重なりの場合にも、それによる難点ないし不都
合な不均一性が低減されるように冒頭に述べた形式の同
期デジタルハイアラーキ用の伝送システムを実現できる
という効果が奏される。
堆積、積重なりの場合にも、それによる難点ないし不都
合な不均一性が低減されるように冒頭に述べた形式の同
期デジタルハイアラーキ用の伝送システムを実現できる
という効果が奏される。
【図１】ＶＣ−４コンテナを含むＳＴＭ−１フレームを
表わす概略図である。
表わす概略図である。
【図２】同期ディジタルハイアラーキにおける多重構造
を示す図である。
を示す図である。
【図３】同期ディジタルハイアラーキ用の伝送システム
のブロック図である。
のブロック図である。
【図４】図３の伝送システムの部分のブロック図であ
る。
る。
【図５】図３の伝送システムのフレーム構成を示すブロ
ック図である。
ック図である。
【図６】ＶＣ−４コンテナのためのネガティブおよびポ
ジティブスタッフィング過程の行なわれる複数のＳＴＭ
−１フレームを示す図である。
ジティブスタッフィング過程の行なわれる複数のＳＴＭ
−１フレームを示す図である。
【図７】図４又は図５において使用される整合回路の第
１の実施例を示す図である。
１の実施例を示す図である。
【図８】図７において使用されるスタッフィング判定回
路を示す図である。
路を示す図である。
【図９】図７において使用されるスタッフィング判定回
路の一部を示す図である。
路の一部を示す図である。
【図１０】図７において使用されるスタッフィング判定
回路の別の部分を示す図である。
回路の別の部分を示す図である。
【図１１】図７において使用されるスタッフィング判定
回路のさらに別の部分を示す図である。
回路のさらに別の部分を示す図である。
【図１２】図７において使用されるスタッフィング判定
回路のさらに別の部分を示す図である。
回路のさらに別の部分を示す図である。
【図１３】図７において使用されるスタッフィング判定
回路のさらに別の部分を示す図である。
回路のさらに別の部分を示す図である。
【図１４】ＶＣ−４コンテナ内のＶＣ−１２コンテナの
構造を示す図である。
構造を示す図である。
【図１５】図４又は図５に示した適合化回路の別の実施
例を示す図である。
例を示す図である。
１ 伝送回路 ２ マルチプレクサ ３ 光伝送区間（リンク） ４ デマルチプレクサ ５ リジェネレータ ６ 受信回路 ７ マルチプレクサ ８ 適合化回路 ９ スクランブル回路他 １０ デスクランブル回路他 １１ 入力回路
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 597084238 600 Ｍｏｕｎｔａｉｎ Ｄｒｉｖｅ, Ｍｕｒｒａｙ Ｈｉｌｌ，ＮＪ，Ｕ. Ｓ．Ａ. (56)参考文献 特開 平２−81527（ＪＰ，Ａ) 特開 平２−146834（ＪＰ，Ａ) 特開 昭64−20745（ＪＰ，Ａ) 特開 昭61−158228（ＪＰ，Ａ) 特開 平４−196932（ＪＰ，Ａ) 特開 平４−132345（ＪＰ，Ａ) 特開 平４−288742（ＪＰ，Ａ) 特開 平５−91076（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 7/00 - 7/10
Claims (25)
- 【請求項１】 一連のコンテナ系列として伝送されるべ
き同期ディジタル信号用の伝送装置において、 − 前記のコンテナのうちの１つに対する新たに到来し
たデータをライト書き込み、そして、前記の１つのコン
テナに対する記憶されたデータをそこからリード読み出
すためのバッファを有し、 − 書き込まれるべき前記の新たに到来したデータに対
するバッファ個所のライトアドレスを形成するためのラ
イトアドレスジェネレータおよび読み出されるべき前記
の記憶されたデータに対するバッファ個所のリードアド
レスを形成するためのリードアドレスジェネレータを有
し前記の新たに到来したデータにおける正及び負のスタ
ッフィング個所の存在を検出し、そして、前記の個所の
存在の検出に応答してスタッフィング個所存在信号を形
成するための手段を有し、 前記のバッファから読み出された前記の記憶されたデー
タを受取る出力回路を有し、 減算器手段及びＬＰＦフィルタ手段並びに結合手段を備
えたスタッフィング判定回路を有し、前記減算器手段
は、前記のライトアドレスとリードアドレスとの差を求
めるものであり、前記ＬＰＦフィルタ手段は前記のスタ
ッフィング個所存在信号を受取ってＬＰＦフィルタリン
グされたスタッフィング個所存在信号を生ぜしめるもの
であり、前記結合手段は前記の差と前記のＬＰＦフィル
タリングされたスタッフィング個所存在信号を結合し、
それに基づき１つのスタッフィング信号を生成するもの
であり、 前記スタッフィング信号に応答して、前記出力回路は、
スタッフィング個所を、前記のバッファから読み出され
た記憶されたデータ内に挿入するように構成されている
ことを特徴とする同期ディジタル信号用伝送装置。 - 【請求項２】 前記の１つのコンテナが、１つのフレー
ム時間インターバルに亘って伝送される少なくとも１つ
のフレームを有している伝送装置において、 前記のＬＰＦフィルタ手段は加算器と、４フレームの時
間インターバルごとに少なくとも１度前記加算器からの
加算された１つの信号をバッファリングし、１つのバッ
ファリングされた出力を形成するための手段と、前記の
バッファリングされた出力を受取る第１、第２乗算器を
有し、前記の加算器は、前記のスタッフィング個所存在
信号と前記の第１乗算器の１つの出力を加えて、前記の
加算された信号を形成するものであり；前記の第２の乗
算器は前記のＬＰＦフィルタリングされた値を生ぜしめ
るものである請求項１記載の伝送装置。 - 【請求項３】 前記の結合する手段は、前記のＬＰＦフ
ィルタリングされた値と前記の差値を所定の時間に亘っ
て累算し、１つの平均値を計算する手段と、前記の平均
値を１つの上方のピーク値及び１つの下方のピーク値と
比較しスタッフィング信号は平均値が下側ピーク値未満
であるなら、ネガティブスタッフィング個所を形成する
ために、負の値をとり、そして平均値が上側ピーク値を
越えていれば、ポジティブスタッフィング個所を形成す
るため正の値をとるように構成されている請求項２記載
の伝送装置。 - 【請求項４】 前記の１つのコンテナは、１つのフレー
ム時間インターバルに亘って伝送される少なくとも１つ
のフレームを有している伝送装置において、前記ＬＰＦ
フィルタは、１つのアップダウンカウンタを有し該１つ
のアップダウンカウンタは少なくとも２フレーム時間イ
ンターバルごとに１度カウントをし、ここで、一方の時
間インターバル期間中のカウント方向は前記のスタッフ
ィング個所存在信号に依存し、他方の時間インターバル
期間中のカウント方向は前記のカウンタ出力の極性符号
に依存し、前記カウンタ出力は、前記のＬＰＦフィルタ
リングされた値である請求項１記載の伝送装置。 - 【請求項５】 前記の結合する手段は、前記のＬＰＦフ
ィルタリングされた値と前記の差値を所定の時間に亘っ
て累算し、１つの平均値を計算する手段と、前記の平均
値を１つの上方のピーク値及び１つの下方のピーク値と
比較しスタッフィング信号は平均値が下側ピーク値未満
であるなら、ネガティブスタッフィング個所を形成する
ために、負の値をとり、そして平均値が上側ピーク値を
越えていれば、ポジティブスタッフィング個所を形成す
るため正の値をとるように構成されている請求項４記載
の伝送装置。 - 【請求項６】 前記の結合する手段は、前記のＬＰＦフ
ィルタリングされた値と前記の差値を所定の時間に亘っ
て累算し、１つの平均値を計算する手段と、前記の平均
値を１つの上方のピーク値及び１つの下方のピーク値と
比較しスタッフィング信号は平均値が下側ピーク値未満
であるなら、ネガティブスタッフィング個所を形成する
ために、負の値をとり、そして平均値が上側ピーク値を
越えていれば、ポジティブスタッフィング個所を形成す
るため正の値をとるように構成されている請求項１記載
の伝送装置。 - 【請求項７】 前記の累算をするための手段は、付加的
に、サイクリックな数シーケンス又はランダムシーケン
スを累積するものである請求項６記載の伝送装置。 - 【請求項８】 前記減算器は、割当てられているバッフ
ァが半分満たされた時、ゼロの差の結果を形成するよう
に構成され、前記スタッフィング識別回路は、さらにネ
ガティブまたはポジティブスタッフィング信号を或係数
と乗算する手段を有し、前記の累算をするための手段
は、付加的に前記の係数と乗算された少なくとも１つの
値を累算するように配置構成されている請求項６記載の
伝送装置。 - 【請求項９】 各コンテナが１つの行インターバルを規
定する複数の行で配列されている当該の伝送装置におい
て、前記の所定の時間は、１つの行又はフレームインタ
ーバルの整数倍であり、前記の整数は０より大きな値を
有する請求項６記載の伝送装置。 - 【請求項１０】 前記のバッファ、ライト及びリードジ
ェネレータ並びにスタッフィング判定回路を複数個有
し、前記の複数個の数は、スタッフィング個所を挿入す
るために設けられた前記の一連のコンテナ系列における
前記コンテナの数に等しい請求項１記載の伝送装置。 - 【請求項１１】 前記同期ディジタル信号は、ＳＴＭ−
Ｎ信号であるようにし、更に前記の新たに到来したデー
タを受取るための入力回路を有している当該の伝送装置
において、前記入力回路は、ライトアドレスジェネレー
タに対する入力クロック信号を基にしてライトクロック
信号を発生するように構成され、前記入力クロック信号
は前記ＳＴＭ−Ｎ信号から得られるものであり、ライト
アドレスジェネレータに割当てられているコンテナの新
たに到来したデータが存在する時にのみライトクロック
信号を発生するものである請求項１記載の伝送装置。 - 【請求項１２】 前記のリードアドレスジェネレータに
対する発振器を有する当該の伝送装置において、 前記出力回路は、前記発振器によって発生された出力ク
ロック信号を基にリードクロック信号を発生するように
構成され、リードアドレスジェネレータに割当てられた
前記バッファ内に前記の記憶されたデータの存在すると
きのみリードクロックパルスを形成するように構成され
ている請求項１記載の伝送装置。 - 【請求項１３】 上記出力回路は、ネガティブスタッフ
ィング信号の場合には前記の記憶されたデータを読み出
すための付加的なリードクロック信号を発生するように
構成され、ポジティブスタッフィング信号の場合には前
記のリードクロック信号の発生を中断するように構成さ
れている請求項１２記載の伝送装置。 - 【請求項１４】 一連のコンテナ系列として伝送される
べき同期ディジタル信号用の伝送装置において、 − 前記のコンテナのうちの１つに対する新たに到来し
たデータをライト書き込み、そして、前記の１つのコン
テナに対する記憶されたデータをそこからリード読み出
すためのバッファを有し、 − 書き込まれるべき前記の新たに到来したデータに対
するバッファ個所のライトアドレスを形成するためのラ
イトアドレスジェネレータおよび読み出されるべき前記
の記憶されたデータに対するバッファ個所のリードアド
レスを形成するためのリードアドレスジェネレータを有
し、 前記バッファから読み出された前記の記憶されたデータ
を受取る出力回路を有し、 減算器手段及びＬＰＦフィルタ手段並びにスタッフィン
グ信号形成手段を備えたスタッフィング判定回路を有
し、前記減算器手段は、前記のライトアドレスとリード
アドレスとの差を形成するものであり、前記ＬＰＦフィ
ルタ手段は前記の差を受取って前記ライトアドレスとリ
ードアドレスとの差に基づくＬＰＦフィルタリングされ
た差値を生ぜしめるものであり、ここで比較的遅い時点
で求められた差は比較的早い時点で求められた差より大
きな影響を前記のＬＰＦフィルタリングされた差に及ぼ
すものであり、前記スタッフィング信号形成手段は、前
記のＬＰＦフィルタリングされた差値に基づき、スタッ
フィング信号を生成するものであり、 前記スタッフィング信号に応答して、前記出力回路は、
スタッフィング個所を、前記のバッファから読み出され
た前記の記憶されたデータ間にスタッフィング個所を挿
入するように構成されていることを特徴とする同期ディ
ジタル信号用伝送装置。 - 【請求項１５】 一連のコンテナ系列として伝送される
べき同期ディジタル信号用の伝送装置において、 − 前記のコンテナのうちの１つに対する新たに到来し
たデータをライト書き込み、そして、前記の１つのコン
テナに対する記憶されたデータをそこからリード読み出
すためのバッファを有し、 − 書き込まれるべき前記の新たに到来したデータに対
するバッファ個所のライトアドレスを形成するためのラ
イトアドレスジェネレータ（１６，５３）および読み出
されるべき前記の記憶されたデータに対するバッファ個
所のリードアドレスを形成するためのリードアドレスジ
ェネレータ（１８，６１）を有し、 前記バッファから読み出された前記の記憶されたデータ
を受取る出力回路を有し、 前記のライトアドレスとリードアドレスとの差を求める
ための減算器手段を備えたスタッフィング判定回路を有
する当該の伝送装置において、前記スタッフィング判定
回路はＬＰＦフィルタ手段を有し、前記ＬＰＦフィルタ
手段は前記差を受取るものであり、そして１つのアキュ
ムレータ出力側を有するアキュムレータ及び加算器並び
に第１、第２乗算器を有し、ＬＰＦフィルタリングされ
た差値を生ぜしめるものであり、更に、前記スタッフィ
ング判定回路は、ＬＰＦフィルタリングされた差値に基
づきスタッフィング信号を生成するものであり、前記の
第１乗算器は前記の差を受取って第１係数だけ乗算して
第１の乗算された信号を形成し、前記の第２乗算器は、
前記のアキュムレータ出力を前記第１の係数の負の値と
乗算して、帰還信号を前記の加算器に、１つのリードア
ドレスの形成の際４フレーム時間インターバルごとに少
なくとも１度加え、 前記の加算器は、前記の帰還信号及び前記の第１、第２
の乗算された信号を受取って加算して、加算器出力を形
成し、該加算器出力は前記アキュムレータに供給される
ものであり、 前記のスタッフィング信号に応答して、前記出力回路は
前記のバッファから読み出された記憶されたデータ間に
スタッフィング個所を挿入するように構成されているこ
とを特徴とする、同期ディジタル信号用の伝送装置。 - 【請求項１６】 前記スタッフィング判定回路はさら
に、第３の乗算器を含む帰還回路を有し、前記第３の乗
算器は、前記のスタッフィング信号を受取り、前記スタ
ッフィング信号を第３の係数だけ乗算して、帰還信号を
形成し、前記帰還信号を前記加算器に加える請求項１５
記載の伝送装置。 - 【請求項１７】 一連のコンテナ系列として伝送される
べき同期ディジタル信号用の伝送装置において、 − 前記のコンテナのうちの１つに対する新たに到来し
たデータをライト書き込み、そして、前記の１つのコン
テナに対する記憶されたデータをそこからリード読み出
すためのバッファを有し、 − 書き込まれるべき前記の新たに到来したデータに対
するバッファ個所のライトアドレスを形成するためのラ
イトアドレスジェネレータ（１６，５３）および読み出
されるべき前記の記憶されたデータに対するバッファ個
所のリードアドレスを形成するためのリードアドレスジ
ェネレータ（１８，６１）を有し、 前記バッファから読み出された前記の記憶されたデータ
を受取る出力回路を有し、 前記のライトアドレスとリードアドレスとの差を求める
ための減算器手段を備えたスタッフィング判定回路を有
する当該の伝送装置において、前記スタッフィング判定
回路は、さらにＬＰＦ手段を有し、前記ＬＰＦ手段は、
前記差を受取り、前記のライトアドレスと前記のリード
アドレスとの前記の差に直接的に基づいてＬＰＦスタッ
フィングされた差を形成し、そして、前記のＬＰＦスタ
ッフィングされた差に基づきスタッフィング信号を生成
するための手段が設けられており、前記のスタッフィン
グ信号を生成するための手段は、前記のＬＰＦスタッフ
ィングされた差値及び前記の差の値を所定の時間に亘り
累算して、平均値を計算するものであり、前記の平均値
を上方及び下方のピーク値と比較する手段が設けられて
おり；スタッフィング信号は平均値が下側ピーク値未満
であるなら、ネガティブスタッフィング個所を形成する
ために、負の値をとり、そして平均値が上側ピーク値を
越えていれば、ポジティブスタッフィング個所を形成す
るための正の値をとるものであり、前記のスタッフィン
グ信号に応答して前記出力回路は前記バッファから読み
出された前記の記憶されたデータ間にスタッフィング個
所を挿入するように構成されていることを特徴とする同
期ディジタル信号用伝送装置。 - 【請求項１８】 前記の付加的に累算をするための手段
は、サイクリックな数シーケンス又はランダムシーケン
スの値を累算する請求項１７記載の伝送装置。 - 【請求項１９】 前記減算器は、前記バッファがフルの
半分の状態のとき０の減算結果を生じさせるものであ
り；前記スタッフィング判定回路は更に負及び正のスタ
ッフィング信号を或１つの係数だけ乗算するための手段
を有し；前記の付加的に累算する手段は、前記の係数で
乗算された少なくとも１つの値を累算するものである請
求項１７記載の伝送装置。 - 【請求項２０】 前記のコンテナは１つのフレーム時間
インターバルに亘って伝送される少なくとも１つのフレ
ームを有している当該の伝送装置において、前記ＬＰＦ
フィルタ手段はさらに加算器、第１、第２第３乗算器及
びスタッフィング命令手段を有し、前記の第３乗算器
は、前記のアキュムレータの出力を第１の係数だけ乗算
して、乗算された信号を前記のスタッフィング命令手段
に供給するものであり、 前記の新たに到来した正又は負のスタッフィング個所が
存在すると前記のスタッフィング命令手段は前記のスタ
ッフィング信号を形成するものであり、 前記の第２の乗算器は、前記の第１係数の負の値だけ前
記のアキュムレータ出力を乗算し、帰還信号を前記加算
器に４フレーム時間インターバルごとに少なくとも１度
供給するものであり、前記の第１乗算器は、前記の差を
受取り、第１係数だけ乗算して第１の乗算された信号を
生成するものであり、前記の負及び正のスタッフィング
信号を乗算するための手段は前記のスタッフィング信号
を第２の係数で乗算して、第２の乗算された信号を形成
するものであり、前記の加算器は前記の帰還信号及び前
記の第１、第２の乗算された信号を受取り加算して加算
器出力を形成し、該加算器出力は前記の累算のための手
段に供給されるものである請求項１９記載の伝送装置。 - 【請求項２１】 各コンテナにおけるデータは、１つの
行インターバルを規定する複数行にて配列されている当
該の伝送装置において、前記の所定時間は１つの行又は
フレームインターバルの整数倍であり、前記整数は０よ
り大の値を有している請求項１７記載の伝送装置。 - 【請求項２２】 前記のバッファ、ライト及びリードジ
ェネレータ並びにスタッフィング判定回路を複数個有
し、前記の複数個の数は、スタッフィング個所を挿入す
るために設けられた前記の一連のコンテナ系列における
前記コンテナの数に等しい請求項１７記載の伝送装置。 - 【請求項２３】 前記同期ディジタル信号は、ＳＴＭ−
Ｎ信号であるようにし、更に前記の新たに到来したデー
タを受取るための入力回路を有している当該の伝送装置
において、前記入力回路は、ライトアドレスジェネレー
タに対する入力クロック信号を基にしてライトクロック
信号を発生するように構成され、前記入力クロック信号
は前記ＳＴＭ−Ｎ信号から得られるものであり、ライト
アドレスジェネレータに割当てられているコンテナの新
たに到来したデータが存在する時にのみライトクロック
信号を形成するものである請求項１７記載の伝送装置。 - 【請求項２４】 前記のリードアドレスジェネレータに
対する発振器を有する当該の伝送装置において、 前記出力回路は、前記発振器によって発生された出力ク
ロック信号を基にリードクロック信号を発生するように
構成され、リードアドレスジェネレータに割当てられた
前記バッファ内に前記の記憶されたデータの存在すると
きのみリードクロックパルスを形成するように構成され
ている請求項１７記載の伝送装置。 - 【請求項２５】 上記出力回路は、ネガティブスタッフ
ィング信号の場合には前記の記憶されたデータを読み出
すための付加的なリードクロック信号を発生するように
構成され、ポジティブスタッフィング信号の場合には前
記のリードクロック信号の発生を中断するように構成さ
れている請求項２４記載の伝送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4110933.3 | 1991-04-04 | ||
| DE4110933A DE4110933A1 (de) | 1991-04-04 | 1991-04-04 | Uebertragungssystem fuer die synchrone digitale hierachie |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591078A JPH0591078A (ja) | 1993-04-09 |
| JP3086054B2 true JP3086054B2 (ja) | 2000-09-11 |
Family
ID=6428824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04082058A Expired - Lifetime JP3086054B2 (ja) | 1991-04-04 | 1992-04-03 | 同期ディジタル信号用伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5343476A (ja) |
| EP (1) | EP0507385B1 (ja) |
| JP (1) | JP3086054B2 (ja) |
| CA (1) | CA2064602A1 (ja) |
| DE (2) | DE4110933A1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI89757C (fi) * | 1991-10-08 | 1993-11-10 | Nokia Telecommunications Oy | Foerfarande foer att utfoera en anslutningsutjaemning |
| DE69320257T2 (de) * | 1992-05-27 | 1999-01-28 | Ericsson Telefon Ab L M | Verfahren und Anordnung zum Einschreiben und Auslesen in einem Speicher |
| DE4238899A1 (de) * | 1992-11-19 | 1994-05-26 | Philips Patentverwaltung | Übertragungssystem der synchronen digitalen Hierarchie |
| JP3168487B2 (ja) * | 1993-03-15 | 2001-05-21 | 富士通株式会社 | 同期確立チェック方法及び伝送装置 |
| DE4326771A1 (de) * | 1993-08-10 | 1995-02-16 | Philips Patentverwaltung | Übertragungssystem |
| DE4329041A1 (de) * | 1993-08-28 | 1995-03-02 | Philips Patentverwaltung | Meßvorrichtung für ein synchrones Übertragungssystem |
| FR2709898B3 (fr) * | 1993-09-10 | 1995-10-13 | Cit Alcatel | Dispositif de filtrage de gigue de déjustification positive d'un train numérique et application au filtrage de gigue de déjustification positive et positive-négative d'un train numérique. |
| DE4332761A1 (de) * | 1993-09-25 | 1995-03-30 | Philips Patentverwaltung | Übertragungssystem mit einer Anpassungsschaltung |
| DE4339586B4 (de) * | 1993-11-20 | 2006-04-13 | Philips Intellectual Property & Standards Gmbh | Übertragungssystem |
| US5457717A (en) * | 1993-11-29 | 1995-10-10 | Dsc Communications Corporation | Apparatus and method for eliminating mapping jitter |
| US5473611A (en) * | 1994-06-03 | 1995-12-05 | Transwitch Corporation | Apparatus and method for limiting jitter caused by pointer movement while mapping one telecommunications signal into another such signal |
| US5528598A (en) * | 1994-06-03 | 1996-06-18 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal |
| CA2191849A1 (en) * | 1994-06-03 | 1995-12-14 | Tat K. Ng | Apparatus and method for limiting jitter in a telecommunications signal |
| US5535218A (en) * | 1994-06-03 | 1996-07-09 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal which is being mapped in another such signal by temporarily suspending measurement of available data |
| EP0702465A1 (fr) | 1994-09-13 | 1996-03-20 | T.R.T. Telecommunications Radioelectriques Et Telephoniques | Système de transmission et équipement de multiplexage-démultiplexage impliquant un flux d'éléments binaires pouvant être justifié |
| DE4437136A1 (de) * | 1994-10-18 | 1996-04-25 | Philips Patentverwaltung | Übertragungssystem mit einem Regelkreis |
| US5781597A (en) * | 1995-02-16 | 1998-07-14 | Alcatel Sel Aktiengesellschaft | Synchronous digital transmission system having justification circuit that counts frame bytes, calculates offsets, compares thresholds, and initiates justification action |
| GB9509216D0 (en) * | 1995-05-05 | 1995-06-28 | Plessey Telecomm | Retiming arrangement for SDH data transmission system |
| US5699391A (en) * | 1995-05-31 | 1997-12-16 | Dsc Communications Corporation | Digital desynchronizer |
| JPH098761A (ja) * | 1995-06-21 | 1997-01-10 | Nec Corp | ポインタ処理回路 |
| DE19545675A1 (de) * | 1995-12-07 | 1997-06-12 | Sel Alcatel Ag | Synchrones digitales Übertragungssystem |
| US5761203A (en) * | 1996-04-04 | 1998-06-02 | Lucent Technologies Inc. | Synchronous and asynchronous recovery of signals in an ATM network |
| US6064706A (en) * | 1996-05-01 | 2000-05-16 | Alcatel Usa, Inc. | Apparatus and method of desynchronizing synchronously mapped asynchronous data |
| JP3398593B2 (ja) | 1998-03-18 | 2003-04-21 | 富士通株式会社 | ペイロード相対位置変更要求装置及びそれを含む伝送装置 |
| DE19820572A1 (de) * | 1998-05-08 | 1999-11-11 | Alcatel Sa | Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem |
| US6229863B1 (en) | 1998-11-02 | 2001-05-08 | Adc Telecommunications, Inc. | Reducing waiting time jitter |
| KR100742839B1 (ko) * | 2001-10-05 | 2007-07-25 | 엘지노텔 주식회사 | 통신 시스템의 트레이스 바이트 생성장치 |
| ATE306154T1 (de) * | 2002-02-28 | 2005-10-15 | Cit Alcatel | Plesiochroner demultiplexer |
| KR100468584B1 (ko) * | 2002-09-03 | 2005-02-02 | 엘지전자 주식회사 | 광전송시스템의 전송경로차 보상버퍼장치 |
| US7602814B2 (en) * | 2007-04-30 | 2009-10-13 | Ciena Corporation | Systems and methods for mapping and multiplexing wider clock tolerance signals in optical transport network transponders and multiplexers |
| US8681917B2 (en) | 2010-03-31 | 2014-03-25 | Andrew Llc | Synchronous transfer of streaming data in a distributed antenna system |
| EP2651056B1 (en) | 2010-12-10 | 2016-01-20 | Nippon Telegraph And Telephone Corporation | Client signal mapping circuit and mapping method |
| CN113283277A (zh) * | 2021-01-06 | 2021-08-20 | 金鹰重型工程机械股份有限公司 | 一种铁路捣固车用轨道不平顺自动检测控制方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1195899A (en) * | 1967-11-21 | 1970-06-24 | Mini Of Technology | Improvements in or relating to Synchronising Arrangements in Digital Communications Systems. |
| FI335573A (ja) * | 1973-10-30 | 1975-05-01 | Nokia Oy Ab | |
| DE3315372A1 (de) * | 1983-04-28 | 1984-10-31 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal |
| CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
| US4791652A (en) * | 1987-06-04 | 1988-12-13 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| US4891788A (en) * | 1988-05-09 | 1990-01-02 | Kreifels Gerard A | FIFO with almost full/almost empty flag |
| US4928275A (en) * | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| US5123010A (en) * | 1989-07-13 | 1992-06-16 | Siemens Aktiengesellschaft | Method for the through-connection of multiplex signals via cross connectors |
| DE4018687A1 (de) * | 1989-07-18 | 1991-01-31 | Siemens Ag | Verfahren und anordnung zur uebertragung eines blocks aus vier verwaltungseinheiten au-31 oder aus drei verwaltungseinheiten au-32 in einem synchronen transport-modul stm-1 |
| DE3926251A1 (de) * | 1989-08-09 | 1991-02-14 | Philips Patentverwaltung | Stopfentscheidungsschaltung |
| US4996698A (en) * | 1989-10-23 | 1991-02-26 | Rockwell International Corporation | Clock signal resynchronizing apparatus |
| LU87714A1 (de) * | 1989-11-29 | 1990-07-24 | Siemens Ag | Verfahren zum uebertragen eines digitalen breitbandsignals in einer untersystemeinheitenkette ueber ein netz einer synchron-digital-multiplexhierarchie |
| US5131013A (en) * | 1990-05-30 | 1992-07-14 | At&T Bell Laboratories | Asynchronous-synchronous digital transmission signal conversion |
| US5157655A (en) * | 1990-10-31 | 1992-10-20 | Transwitch Corp. | Apparatus for generating a ds-3 signal from the data component of an sts-1 payload signal |
-
1991
- 1991-04-04 DE DE4110933A patent/DE4110933A1/de not_active Withdrawn
-
1992
- 1992-03-26 DE DE59209356T patent/DE59209356D1/de not_active Expired - Lifetime
- 1992-03-26 EP EP92200861A patent/EP0507385B1/de not_active Expired - Lifetime
- 1992-04-01 CA CA002064602A patent/CA2064602A1/en not_active Abandoned
- 1992-04-03 JP JP04082058A patent/JP3086054B2/ja not_active Expired - Lifetime
-
1993
- 1993-11-05 US US08/148,017 patent/US5343476A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4110933A1 (de) | 1992-10-08 |
| EP0507385A2 (de) | 1992-10-07 |
| EP0507385A3 (en) | 1993-02-24 |
| DE59209356D1 (de) | 1998-07-09 |
| US5343476A (en) | 1994-08-30 |
| EP0507385B1 (de) | 1998-06-03 |
| JPH0591078A (ja) | 1993-04-09 |
| CA2064602A1 (en) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3086054B2 (ja) | 同期ディジタル信号用伝送装置 | |
| JP3084315B2 (ja) | 同期ディジタルハイアラーキ用伝送装置 | |
| US5263057A (en) | Method of reducing waiting time jitter | |
| US5537447A (en) | Synchronous transmission system for carrying multiplexed signals | |
| US5404380A (en) | Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames | |
| US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
| US5781597A (en) | Synchronous digital transmission system having justification circuit that counts frame bytes, calculates offsets, compares thresholds, and initiates justification action | |
| US5331671A (en) | Circuit arrangement for bit rate adjustment to two digital signals | |
| US6882662B2 (en) | Pointer adjustment wander and jitter reduction apparatus for a desynchronizer | |
| JPH0771064B2 (ja) | データの同期化方法と同期回路 | |
| JPH09505705A (ja) | マッピング・ジッタ除去装置及び方法 | |
| US5471511A (en) | Digital phase-locked loop arrangement for use in a desynchronizer | |
| US20070019772A1 (en) | Timeshared jitter attenuator in multi-channel mapping applications | |
| US5548534A (en) | Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal | |
| JP3429309B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 | |
| JP3419345B2 (ja) | パルススタッフ同期方式における低次群信号のクロック再生方法および回路 | |
| EP0699363B1 (en) | Method and device for making a justification decision at a node of a synchronous digital telecommunication system | |
| CA2090270A1 (en) | Circuit arrangement for equalizing frequency and/or phase variations between an incoming and an outgoing signal | |
| JP2959225B2 (ja) | ディジタルデータ送信装置及びそれを用いた送受信システム | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| JP3271444B2 (ja) | Ｂｉｐ−２演算回路およびｂｉｐ−２チェック回路 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JP3140285B2 (ja) | データレート変換装置 | |
| JP3585146B2 (ja) | Ａｔｍセル化／デセル化装置 | |
| US5581493A (en) | Device for filtering positive dejustification jitter of a digital bit stream and application thereof to filtering positive and positive-negative dejustification jitter of a digital bit stream |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |