JP3084315B2 - 同期ディジタルハイアラーキ用伝送装置 - Google Patents
同期ディジタルハイアラーキ用伝送装置Info
- Publication number
- JP3084315B2 JP3084315B2 JP04057891A JP5789192A JP3084315B2 JP 3084315 B2 JP3084315 B2 JP 3084315B2 JP 04057891 A JP04057891 A JP 04057891A JP 5789192 A JP5789192 A JP 5789192A JP 3084315 B2 JP3084315 B2 JP 3084315B2
- Authority
- JP
- Japan
- Prior art keywords
- stuffing
- circuit
- signal
- container
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳＴＭ−Ｎ信号の位相変
動を補正するための適合回路を有する、同期ディジタル
ハイアラーキのための伝送装置に関する。
動を補正するための適合回路を有する、同期ディジタル
ハイアラーキのための伝送装置に関する。
【０００２】
【従来の技術】同期ディジタルハイアラーキに関するそ
のような伝送装置においては、プレシオクロノス信号が
多重化によって結合され、そして光伝送路を伝送され
る。２つのディジタル信号のビットレートが、所定の許
容範囲内で公称値から外れている時にプレシオクロノス
と呼ばれる。これらの信号は一定のパターンで結合され
て、フレーム内に含められる。このようなフレームは、
同期ディジタルハイアラーキ内の同期輸送モジュールＳ
ＴＭ−Ｎと考えられ、それは特にＣＣＩＴＴ勧告の「勧
告Ｇ．７０７，Ｇ．７０８およびＧ．７０９」内で説明
されている。
のような伝送装置においては、プレシオクロノス信号が
多重化によって結合され、そして光伝送路を伝送され
る。２つのディジタル信号のビットレートが、所定の許
容範囲内で公称値から外れている時にプレシオクロノス
と呼ばれる。これらの信号は一定のパターンで結合され
て、フレーム内に含められる。このようなフレームは、
同期ディジタルハイアラーキ内の同期輸送モジュールＳ
ＴＭ−Ｎと考えられ、それは特にＣＣＩＴＴ勧告の「勧
告Ｇ．７０７，Ｇ．７０８およびＧ．７０９」内で説明
されている。
【０００３】ＳＴＭ−１フレームの構成は図１（Ａ）に
概略的に表わされている。このフレームは２７０カラム
と９ロー（ロー毎に２７０バイト）からなっている。カ
ラム１〜９内のロー１〜３および５〜９は制御およびエ
ラー検出情報信号のためのセクションオーバーヘッド
（ＳＯＨ）と呼ばれるものを収容し、カラム１〜９の第
４のローはＡＵポインター（ＡＵ−Ｐ）として知られる
管理ユニットを収容し、そして残りのカラムとローは
「ＳＴＭ−１ペイロード」（Ｐ）として知られる実際に
使用される情報を収容する。図１（Ｂ）に示されるよう
に、ＳＴＭ−１ペイロードは、例えば、ペイロードおよ
びパスオーバーヘッドＰＯＨを含む仮想コンテナＶＣ−
４を収容する。ここでは、コンテナとはペイロードの基
本ユニットとして理解されるものである。このようなコ
ンテナはさらに多くのコンテナを含むこともできる。
概略的に表わされている。このフレームは２７０カラム
と９ロー（ロー毎に２７０バイト）からなっている。カ
ラム１〜９内のロー１〜３および５〜９は制御およびエ
ラー検出情報信号のためのセクションオーバーヘッド
（ＳＯＨ）と呼ばれるものを収容し、カラム１〜９の第
４のローはＡＵポインター（ＡＵ−Ｐ）として知られる
管理ユニットを収容し、そして残りのカラムとローは
「ＳＴＭ−１ペイロード」（Ｐ）として知られる実際に
使用される情報を収容する。図１（Ｂ）に示されるよう
に、ＳＴＭ−１ペイロードは、例えば、ペイロードおよ
びパスオーバーヘッドＰＯＨを含む仮想コンテナＶＣ−
４を収容する。ここでは、コンテナとはペイロードの基
本ユニットとして理解されるものである。このようなコ
ンテナはさらに多くのコンテナを含むこともできる。
【０００４】ＳＴＭ−Ｎフレームに関する現在の技術状
況による多重化構造は図２に示されている。例えば、ペ
イロードのＣ−４データは、１４０Ｍｂｉｔ／Ｓのビッ
トレートでコンテナ中にインサートされる。ＰＯＨの付
加はコンテナＣ−４を仮想コンテナＶＣ−４内に託す。
ジャスティフィケーションバイトとさらに別のバイトの
付加は、仮想コンテナＣ−４を管理ユニットＡＵ−４内
に託す。コンテナＶＣ−４はまた、いくつかのコンテナ
Ｃ−１２の結合によっても形成される。ペイロードのデ
ータは２Ｍビット／秒のビットレートでそのようなコン
テナＣ−１２の中にインサートされる。ＰＯＨの付加は
そのようなコンテナＣ−１２を仮想コンテナＶＣ−１２
内に託す。仮想コンテナＶＣ−１２は、ジャスティフィ
ケーションバイトおよび別のバイトを付加した結果とし
て従属ユニットＴＵ−１２となる。これらＴＵは、それ
ぞれグループＴＵＧ−２およびＴＵＧ−３に結合され
る。
況による多重化構造は図２に示されている。例えば、ペ
イロードのＣ−４データは、１４０Ｍｂｉｔ／Ｓのビッ
トレートでコンテナ中にインサートされる。ＰＯＨの付
加はコンテナＣ−４を仮想コンテナＶＣ−４内に託す。
ジャスティフィケーションバイトとさらに別のバイトの
付加は、仮想コンテナＣ−４を管理ユニットＡＵ−４内
に託す。コンテナＶＣ−４はまた、いくつかのコンテナ
Ｃ−１２の結合によっても形成される。ペイロードのデ
ータは２Ｍビット／秒のビットレートでそのようなコン
テナＣ−１２の中にインサートされる。ＰＯＨの付加は
そのようなコンテナＣ−１２を仮想コンテナＶＣ−１２
内に託す。仮想コンテナＶＣ−１２は、ジャスティフィ
ケーションバイトおよび別のバイトを付加した結果とし
て従属ユニットＴＵ−１２となる。これらＴＵは、それ
ぞれグループＴＵＧ−２およびＴＵＧ−３に結合され
る。
【０００５】同期トランスポートモジュールＳＴＭ−Ｎ
が送信される時、クロック整列の問題が生ずることがあ
り、それは例えば複数のＳＴＭ−１信号が、例えばＰＫ
Ｉ技報１９８９年３月号の３１ページから３８ページ
の、Ｍ．ロブレドおよびＲ．ウルバンスキーによる「Ｓ
ＤＨにおけるプレシオクロネル信号伝送内のジッター」
と題する論文で説明されているようにして、１つのＳＴ
Ｍ−４信号に結合される時に生ずる。位相ドリフトやわ
ずかな周波数偏移の結果として、種々のＳＴＭ−１信号
の個々のクロックは互いに対して適合しなくなる。クロ
ック整列はバイトスタッフィング技法によって実施され
る。この方法により、前もって決められたポジティブま
たはネガティブのスタッフィング個所は、スタッフィン
グバイトで満たされる。ポジティブのスタッフィング機
会には、ペイロードはスタッフィング個所から除かれ
る。このスタッフィング個所は他に、ペイロードを持つ
こともある。ネガティブのスタッフィング機会において
は、ペイロードがスタッフィング個所に伝達される。こ
のスタッフィング個所は、他に何のペイロードも持たな
いこともある。
が送信される時、クロック整列の問題が生ずることがあ
り、それは例えば複数のＳＴＭ−１信号が、例えばＰＫ
Ｉ技報１９８９年３月号の３１ページから３８ページ
の、Ｍ．ロブレドおよびＲ．ウルバンスキーによる「Ｓ
ＤＨにおけるプレシオクロネル信号伝送内のジッター」
と題する論文で説明されているようにして、１つのＳＴ
Ｍ−４信号に結合される時に生ずる。位相ドリフトやわ
ずかな周波数偏移の結果として、種々のＳＴＭ−１信号
の個々のクロックは互いに対して適合しなくなる。クロ
ック整列はバイトスタッフィング技法によって実施され
る。この方法により、前もって決められたポジティブま
たはネガティブのスタッフィング個所は、スタッフィン
グバイトで満たされる。ポジティブのスタッフィング機
会には、ペイロードはスタッフィング個所から除かれ
る。このスタッフィング個所は他に、ペイロードを持つ
こともある。ネガティブのスタッフィング機会において
は、ペイロードがスタッフィング個所に伝達される。こ
のスタッフィング個所は、他に何のペイロードも持たな
いこともある。
【０００６】
【目的】スタッフィング動作を制御する回路を有する、
前述の型式の同期ディジタルハイアラーキ用の伝送装置
を提供することが本発明の目的である。
前述の型式の同期ディジタルハイアラーキ用の伝送装置
を提供することが本発明の目的である。
【０００７】
【構成】この目的は、ＳＴＭ−Ｎ信号の少なくとも１つ
のコンテナのために、コンテナ用のデータを書き込みお
よび読み出すためのバッファと、書き込まれるべきデー
タの書き込みアドレスを形成するためのライトアドレス
ジェネレータおよび読み出されるべきデータの読み出し
アドレス形成するためのリードアドレスジェネレータ
と、特定の時間周期にわたってライトおよびリードアド
レスジェネレータのアドレス間の平均差異値を形成し、
そしてその平均値に依存したスタッフィング信号を形成
するためのスタッフィング判定回路と、スタッフィング
信号に依存してコンテナ中にネガティブまたはポジティ
ブのスタッフィング個所を形成し、そして少なくとも１
つのバッファ内に蓄積されているデータを基に出力信号
を形成するための出力回路とを有する、スタッフィング
個所にインサートするための適合回路を持つことを特徴
とする前述の型式の伝送装置によって達成される。この
伝送装置は、スタッフィング動作を制御する適合回路を
有している。
のコンテナのために、コンテナ用のデータを書き込みお
よび読み出すためのバッファと、書き込まれるべきデー
タの書き込みアドレスを形成するためのライトアドレス
ジェネレータおよび読み出されるべきデータの読み出し
アドレス形成するためのリードアドレスジェネレータ
と、特定の時間周期にわたってライトおよびリードアド
レスジェネレータのアドレス間の平均差異値を形成し、
そしてその平均値に依存したスタッフィング信号を形成
するためのスタッフィング判定回路と、スタッフィング
信号に依存してコンテナ中にネガティブまたはポジティ
ブのスタッフィング個所を形成し、そして少なくとも１
つのバッファ内に蓄積されているデータを基に出力信号
を形成するための出力回路とを有する、スタッフィング
個所にインサートするための適合回路を持つことを特徴
とする前述の型式の伝送装置によって達成される。この
伝送装置は、スタッフィング動作を制御する適合回路を
有している。
【０００８】
【作用】この点に関しては、この適合回路は、その中に
コンテナのデータが書き込まれ、そしてそこからデータ
が読み出されるようなバッファを少なくとも有してい
る。データが書き込まれる時、それらはライトアドレス
ジェネレータによって発生されたライトアドレスの下で
バッファ内に書き込まれる。リードアドレスジェネレー
タはさらにバッファにリードアドレスを供給する。蓄積
されたデータは次に、リードアドレスの下でバッファか
ら読み出される。スタッフィング判定回路内におけるリ
ードおよびライトアドレス間の比較に依存してスタッフ
ィング動作が実行されることもある。ライトおよびリー
ドアドレス間の差異が形成される。結果としての差異値
は特定の時間の周期にわたって平均差異値を形成するの
に用いられる。平均値の形成は、例えば、ローまたはフ
レーム周期あるいはそれらの倍数で終了する。そのよう
な算術的平均値が形成されると、各差異値には同じウェ
ートが与えられる。ネガティブまたはポジティブのスタ
ッフィング個所を表わすために備えられたスタッフィン
グ信号は、特別な値が越えられるか、または全く低下し
てしまった時に形成される。バッファ内に蓄積されてい
るデータを基に、出力回路は、ネガティブまたはポジテ
ィブのスタッフィング個所を含む出力信号を発生する。
ポジティブのスタッフィングが形成されれば、データは
１クロック信号の間は読み出されず、またネガティブの
スタッフィングが形成されれば、データは他にペイロー
ドを持っていないスタッフィング個所内にインサートさ
れる。
コンテナのデータが書き込まれ、そしてそこからデータ
が読み出されるようなバッファを少なくとも有してい
る。データが書き込まれる時、それらはライトアドレス
ジェネレータによって発生されたライトアドレスの下で
バッファ内に書き込まれる。リードアドレスジェネレー
タはさらにバッファにリードアドレスを供給する。蓄積
されたデータは次に、リードアドレスの下でバッファか
ら読み出される。スタッフィング判定回路内におけるリ
ードおよびライトアドレス間の比較に依存してスタッフ
ィング動作が実行されることもある。ライトおよびリー
ドアドレス間の差異が形成される。結果としての差異値
は特定の時間の周期にわたって平均差異値を形成するの
に用いられる。平均値の形成は、例えば、ローまたはフ
レーム周期あるいはそれらの倍数で終了する。そのよう
な算術的平均値が形成されると、各差異値には同じウェ
ートが与えられる。ネガティブまたはポジティブのスタ
ッフィング個所を表わすために備えられたスタッフィン
グ信号は、特別な値が越えられるか、または全く低下し
てしまった時に形成される。バッファ内に蓄積されてい
るデータを基に、出力回路は、ネガティブまたはポジテ
ィブのスタッフィング個所を含む出力信号を発生する。
ポジティブのスタッフィングが形成されれば、データは
１クロック信号の間は読み出されず、またネガティブの
スタッフィングが形成されれば、データは他にペイロー
ドを持っていないスタッフィング個所内にインサートさ
れる。
【０００９】ＶＣ−４コンテナのスタッフィング動作に
関しては、単に１つのバッファ、１つのライトおよびリ
ードアドレスジェネレータ、および１つのスタッフィン
グ判定回路のみが必要である。例えば、スタッフィング
動作がＶＣ−１２コンテナについて実行される時は、適
合回路は６３のバッファ、６３のライトおよびリードア
ドレスジェネレータ、および６３のスタッフィング判定
回路を有する。もしＶＣ−４コンテナがＶＣ−１２コン
テナのみを含んでいるならば、それらの数は６３であ
る。こうして、バッファの数、ライトおよびリードアド
レスジェネレータの数およびスタッフィング判定回路の
数は、スタッフィング個所のインサートに関して設けら
れるコンテナの数に依存する。ＶＣ−１２コンテナのス
タッフィング動作に関しては、ＣＣＩＴＴ勧告では、２
つの連続的なスタッフィング動作が少なくとも１６のＳ
ＴＭ−１フレーム個々に必要であると見られている。
関しては、単に１つのバッファ、１つのライトおよびリ
ードアドレスジェネレータ、および１つのスタッフィン
グ判定回路のみが必要である。例えば、スタッフィング
動作がＶＣ−１２コンテナについて実行される時は、適
合回路は６３のバッファ、６３のライトおよびリードア
ドレスジェネレータ、および６３のスタッフィング判定
回路を有する。もしＶＣ−４コンテナがＶＣ−１２コン
テナのみを含んでいるならば、それらの数は６３であ
る。こうして、バッファの数、ライトおよびリードアド
レスジェネレータの数およびスタッフィング判定回路の
数は、スタッフィング個所のインサートに関して設けら
れるコンテナの数に依存する。ＶＣ−１２コンテナのス
タッフィング動作に関しては、ＣＣＩＴＴ勧告では、２
つの連続的なスタッフィング動作が少なくとも１６のＳ
ＴＭ−１フレーム個々に必要であると見られている。
【００１０】本発明の別の実施例においては、スタッフ
ィング判定回路において、平均差異値を形成するために
特定の時間の周期にわたって差異が形成された後、この
差異値は集積され、結果として平均値が２つの前もって
決められたピーク値に比較されることが行われ、そして
スタッフィング判定回路は、平均値が下側ピーク値より
小さいならばネガティブスタッフィング信号を発生する
ように、そして平均値が上側ピーク値を越えたならばポ
ジティブスタッフィング信号を発生するように構成され
る。このようなスタッフィング回路は少なくとも１つの
プロセッサーユニットまたはディスクリートの構成ブロ
ックによって形成することができる。ディスクリート構
成ブロックを利用するならば、差異は減算器内で形成さ
れ、差異値の集積はアキュムレータ内で実行され、そし
て２つの与えられたピーク値との平均値の比較はコンパ
レータ内で行われる。２つのピーク値は、クロック適合
がスタッフィング個所の存在に関して十分に行われるよ
うに選択される。
ィング判定回路において、平均差異値を形成するために
特定の時間の周期にわたって差異が形成された後、この
差異値は集積され、結果として平均値が２つの前もって
決められたピーク値に比較されることが行われ、そして
スタッフィング判定回路は、平均値が下側ピーク値より
小さいならばネガティブスタッフィング信号を発生する
ように、そして平均値が上側ピーク値を越えたならばポ
ジティブスタッフィング信号を発生するように構成され
る。このようなスタッフィング回路は少なくとも１つの
プロセッサーユニットまたはディスクリートの構成ブロ
ックによって形成することができる。ディスクリート構
成ブロックを利用するならば、差異は減算器内で形成さ
れ、差異値の集積はアキュムレータ内で実行され、そし
て２つの与えられたピーク値との平均値の比較はコンパ
レータ内で行われる。２つのピーク値は、クロック適合
がスタッフィング個所の存在に関して十分に行われるよ
うに選択される。
【００１１】ＳＴＭ−Ｎ信号が伝送装置内を通過してし
まえば、スタッフィングバイトは伝送装置の受信終端に
おいて再び除去される。結果的に、有用なバイトは一様
に分配されて、有用なバイトに割当てられたクロック信
号の位相変化はジッタに関するＣＣＩＴＴの要求を満足
させる。
まえば、スタッフィングバイトは伝送装置の受信終端に
おいて再び除去される。結果的に、有用なバイトは一様
に分配されて、有用なバイトに割当てられたクロック信
号の位相変化はジッタに関するＣＣＩＴＴの要求を満足
させる。
【００１２】ジッタは、クロックエッジの公称位置から
の偏差を意味していると理解されている。伝送装置の受
信側のバッファおよびフェーズロックループは、データ
を比較するのに必要である。特にジッタにおける高周波
スペクトル位置はフェーズロックループの低周波特性に
よって減少させられる。しかし、スタッフィング判定回
路の前述実施例においては、低周波スペクトル部分は時
々のスタッフィング動作の結果としてジッタ内に生じ、
この部分は受信側の簡単な手法によっては減少させられ
ないものである。その結果、スタッフィング判定回路が
差異値の集積だけでなく、周期的な数シーケンスの、ま
たはランダムなシーケンスの値をも集積するような、本
発明の別の実施例が提供される。周期的な数シーケンス
は、例えば鋸歯状の変化を除去できる。周期的な数シー
ケンスまたはランダムシーケンスの値のこの付加的集積
の結果として、ジッタの低周波スペクトル部分を減少さ
せるスタッフィング動作は、より頻繁に実行される。
の偏差を意味していると理解されている。伝送装置の受
信側のバッファおよびフェーズロックループは、データ
を比較するのに必要である。特にジッタにおける高周波
スペクトル位置はフェーズロックループの低周波特性に
よって減少させられる。しかし、スタッフィング判定回
路の前述実施例においては、低周波スペクトル部分は時
々のスタッフィング動作の結果としてジッタ内に生じ、
この部分は受信側の簡単な手法によっては減少させられ
ないものである。その結果、スタッフィング判定回路が
差異値の集積だけでなく、周期的な数シーケンスの、ま
たはランダムなシーケンスの値をも集積するような、本
発明の別の実施例が提供される。周期的な数シーケンス
は、例えば鋸歯状の変化を除去できる。周期的な数シー
ケンスまたはランダムシーケンスの値のこの付加的集積
の結果として、ジッタの低周波スペクトル部分を減少さ
せるスタッフィング動作は、より頻繁に実行される。
【００１３】ネガティブおよびポジティブのスタッフィ
ング信号に一定数を乗ずるため、そして少なくとも１つ
の乗算された値と差異値を集積するため、設けられてい
るバッファが半分になった時にゼロ差異を形成するよう
スタッフィング判定回路が配置されているなら、低周波
ジッタのさらに多くの減少が得られる。スタッフィング
動作の数は、同様にして増加される。
ング信号に一定数を乗ずるため、そして少なくとも１つ
の乗算された値と差異値を集積するため、設けられてい
るバッファが半分になった時にゼロ差異を形成するよう
スタッフィング判定回路が配置されているなら、低周波
ジッタのさらに多くの減少が得られる。スタッフィング
動作の数は、同様にして増加される。
【００１４】コンテナに割当てられたバッファ内にペイ
ロードが存在するならば、バッファのためのライトアド
レスが発生される。この目的のために入力回路が選択さ
れるが、それは入力クロック信号がＳＴＭ−Ｎ信号から
リカバーされるライトカウンターにより構成される少な
くとも１つのライトアドレスジェネレータのための入口
クロック信号を基にライトクロック信号を発生するため
に設けられ、そしてライトアドレスジェネレータに割当
てられているコンテナのデータが存在している時のみラ
イトクロックパルスを形成するために設けられるもので
ある。スタッフィング動作がＶＣ−４コンテナに関して
のみ実行されるのであれば、ライトカウンターに関する
ライトクロック信号を発生させることが必要である。し
かし、スタッフィング動作がＶＣ−１２コンテナに関し
て実行されるのであれば、６３のライトクロック信号が
６３のライトカウンターに関して必要となるバッファの
ためのリードアドレスは、コンテナに割当てられたバッ
ファからペイロードが読み出されるならば発生されるこ
とになる。これは出力回路の仕事である。この回路は、
リードカウンターによって形成された少なくとも１つの
リードアドレスジェネレータに関する発振器により発生
された出力クロック信号を基にリードクロック信号を発
生するために、そして割当てられたコンテナのデータ、
そのデータはリードアドレスジェネレータに割当てられ
たバッファを読取るためのデータ、に関してのみリード
クロックパルスを形成するために、設けられている。
ロードが存在するならば、バッファのためのライトアド
レスが発生される。この目的のために入力回路が選択さ
れるが、それは入力クロック信号がＳＴＭ−Ｎ信号から
リカバーされるライトカウンターにより構成される少な
くとも１つのライトアドレスジェネレータのための入口
クロック信号を基にライトクロック信号を発生するため
に設けられ、そしてライトアドレスジェネレータに割当
てられているコンテナのデータが存在している時のみラ
イトクロックパルスを形成するために設けられるもので
ある。スタッフィング動作がＶＣ−４コンテナに関して
のみ実行されるのであれば、ライトカウンターに関する
ライトクロック信号を発生させることが必要である。し
かし、スタッフィング動作がＶＣ−１２コンテナに関し
て実行されるのであれば、６３のライトクロック信号が
６３のライトカウンターに関して必要となるバッファの
ためのリードアドレスは、コンテナに割当てられたバッ
ファからペイロードが読み出されるならば発生されるこ
とになる。これは出力回路の仕事である。この回路は、
リードカウンターによって形成された少なくとも１つの
リードアドレスジェネレータに関する発振器により発生
された出力クロック信号を基にリードクロック信号を発
生するために、そして割当てられたコンテナのデータ、
そのデータはリードアドレスジェネレータに割当てられ
たバッファを読取るためのデータ、に関してのみリード
クロックパルスを形成するために、設けられている。
【００１５】出力回路はさらに、ネガティブスタッフィ
ング信号の場合にリードクロック信号を発生するため
に、そしてポジティブスタッフィング信号の場合にリー
ドクロック信号の発生を中断させるために、設けられて
いる。
ング信号の場合にリードクロック信号を発生するため
に、そしてポジティブスタッフィング信号の場合にリー
ドクロック信号の発生を中断させるために、設けられて
いる。
【００１６】
【実施例】本発明の実施例は図面を参照しながら、さら
に説明される。
に説明される。
【００１７】同期ディジタルハイアラーキのための、図
３に描かれている伝送装置は、６３の２Ｍビット／秒信
号を１５５．５２Ｍビット／秒信号に結合する伝送回路
１を含んでいる。これらの信号は次に、図１により詳細
に表わされているＶＣ−４コンテナに結合される。こう
して伝送回路１はＳＴＭ−１信号を発生する。回路２に
おいては、４つのＳＴＭ−１信号の全体がＳＴＭ−４信
号に結合され、これは光学伝送リンク３を通って回路４
に渡されるが、回路４はＳＴＭ−４信号から４つのＳＴ
Ｍ−１信号を形成する。光学伝送リンク３にはリジェネ
レータ回路５が挿入されている。１つのＳＴＭ−１信号
が受信回路６に加えられるが、この回路は１５５．５２
Ｍビット／秒信号（ＳＴＭ−１信号）から６３の２Ｍビ
ット／秒信号を発生させる。
３に描かれている伝送装置は、６３の２Ｍビット／秒信
号を１５５．５２Ｍビット／秒信号に結合する伝送回路
１を含んでいる。これらの信号は次に、図１により詳細
に表わされているＶＣ−４コンテナに結合される。こう
して伝送回路１はＳＴＭ−１信号を発生する。回路２に
おいては、４つのＳＴＭ−１信号の全体がＳＴＭ−４信
号に結合され、これは光学伝送リンク３を通って回路４
に渡されるが、回路４はＳＴＭ−４信号から４つのＳＴ
Ｍ−１信号を形成する。光学伝送リンク３にはリジェネ
レータ回路５が挿入されている。１つのＳＴＭ−１信号
が受信回路６に加えられるが、この回路は１５５．５２
Ｍビット／秒信号（ＳＴＭ−１信号）から６３の２Ｍビ
ット／秒信号を発生させる。
【００１８】図４は回路２の部分を表している。適合回
路８からの４つのＳＴＭ−１信号がマルチプレクサ７に
加えられる。簡単化のため図４には１つの適合回路８の
みを示している。この適合回路８は位相変化を除去し、
そして適合回路８の入力信号から得られるクロック信号
と離れている発振器から得られるクロック信号との間に
生じる周波数偏差を少なくするために使用される。適合
回路８にはマルチプレクサ７によって発振器クロック信
号が供給される。適合回路８の前には、クロックリカバ
リ、エラー検出およびデスクランブルのために用いられ
る別の回路１０がある。供給されたＳＴＭ−１信号から
リカバーされたクロックは別の線を通して適合回路８に
加えられる。４つのＳＴＭ−１信号がマルチプレクサ７
内で結合されてしまえば、それらは回路９の中でクロッ
クに結合され、スクランブルされ、そしてＳＯＨマッピ
ングが行なわれる。図１の説明から分かるように、ＳＯ
Ｈはセクションオーバーヘッドを意味している。これは
制御およびエラー検出情報信号を持つ、ＳＴＭ−１フレ
ームの１部である。
路８からの４つのＳＴＭ−１信号がマルチプレクサ７に
加えられる。簡単化のため図４には１つの適合回路８の
みを示している。この適合回路８は位相変化を除去し、
そして適合回路８の入力信号から得られるクロック信号
と離れている発振器から得られるクロック信号との間に
生じる周波数偏差を少なくするために使用される。適合
回路８にはマルチプレクサ７によって発振器クロック信
号が供給される。適合回路８の前には、クロックリカバ
リ、エラー検出およびデスクランブルのために用いられ
る別の回路１０がある。供給されたＳＴＭ−１信号から
リカバーされたクロックは別の線を通して適合回路８に
加えられる。４つのＳＴＭ−１信号がマルチプレクサ７
内で結合されてしまえば、それらは回路９の中でクロッ
クに結合され、スクランブルされ、そしてＳＯＨマッピ
ングが行なわれる。図１の説明から分かるように、ＳＯ
Ｈはセクションオーバーヘッドを意味している。これは
制御およびエラー検出情報信号を持つ、ＳＴＭ−１フレ
ームの１部である。
【００１９】適合回路はネガティブまたはポジティブの
スタッフィングバイトを前もって決められたスタッフィ
ング個所に挿入し、位相変化を除去する。そのようなＳ
ＴＭ−１フレームに関するスタッフィング動作は図５を
参照しながら以下に説明される。ＳＴＭ−１フレームに
おいては、１つのＶＣ−４コンテナが複数の前もって決
められた個所においてペイロードエリアＰ（ＳＴＭ−１
ペイロード）内で開始されることができる。そのような
ＶＣ−４フレームが開始した時は、管理ユニットＡＵ−
Ｐの２つの第１エリアＨ１およびＨ２において提示され
る。各ＶＣ−４コンテナはＪ１で参照されるバイトをも
って開始される。何のスタッフィングも行なわれなけれ
ば、管理ユニットＡＵ−Ｐの第３エリアＨ３が３つの情
報なしバイトを持つ。これは図５における２つのフレー
ムｎ−２およびｎ−１の移行を識別する。図５のフレー
ムに示されるように、ネガティブスタッフィング機会の
場合には、ペイロードは別にＨ３の３バイトを持つスタ
ッフィング個所に伝送される。図５のフレームｎ＋２に
示されるようなポジティブスタッフィング機会の場合に
は、ペイロードはエリアＨ３に続く３バイトから失われ
ている。
スタッフィングバイトを前もって決められたスタッフィ
ング個所に挿入し、位相変化を除去する。そのようなＳ
ＴＭ−１フレームに関するスタッフィング動作は図５を
参照しながら以下に説明される。ＳＴＭ−１フレームに
おいては、１つのＶＣ−４コンテナが複数の前もって決
められた個所においてペイロードエリアＰ（ＳＴＭ−１
ペイロード）内で開始されることができる。そのような
ＶＣ−４フレームが開始した時は、管理ユニットＡＵ−
Ｐの２つの第１エリアＨ１およびＨ２において提示され
る。各ＶＣ−４コンテナはＪ１で参照されるバイトをも
って開始される。何のスタッフィングも行なわれなけれ
ば、管理ユニットＡＵ−Ｐの第３エリアＨ３が３つの情
報なしバイトを持つ。これは図５における２つのフレー
ムｎ−２およびｎ−１の移行を識別する。図５のフレー
ムに示されるように、ネガティブスタッフィング機会の
場合には、ペイロードは別にＨ３の３バイトを持つスタ
ッフィング個所に伝送される。図５のフレームｎ＋２に
示されるようなポジティブスタッフィング機会の場合に
は、ペイロードはエリアＨ３に続く３バイトから失われ
ている。
【００２０】図６は適合回路に関する第１の実施例を示
している。入力回路１１は第１同期化回路１２、第１検
出回路１３、第１フレームカウンター１４および第２フ
レームカウンター１５とを有し、この入力回路には入力
クロック信号Ｔ１およびＳＴＭ−１信号のデータが供給
される。第１同期化回路１２は各ＳＴＭ−１フレームの
先頭に見出される複数のバイトを基にＳＴＭ−１フレー
ムの開始を決める。第１同期化回路１２が一旦ＳＴＭ−
１フレームの開始を識別すると、第１フレームカウンタ
ー１４はそのスタート位置にセットされる。第１フレー
ムカウンター１４はＳＴＭ−１フレームの各バイト毎に
増加させられる。第１フレームカウンター１４は、ＶＣ
−４コンテナのデータが存在するまでライトクロック信
号ＳＴを発生させない第２フレームカウンター１５をス
タートおよびストップさせる。第１フレームカウンター
１４はさらに、エリアＨ１およびＨ２内のバイトがそこ
に供給される第１検出回路１３も制御する。第１検出回
路１３はエリアＨ１およびＨ２の内容を配慮してＶＣ−
４コンテナの開始を識別し、そしてそのようなＶＣ−４
コンテナの開始時点で第２フレームカウンター１５にパ
ルスを供給するが、このパルスはカウンター１５をその
初期値にセットさせる。エリアＨ１およびＨ２のバイト
も、ネガティブまたはポジティブいずれのスタッフィン
グ個所が生じたかの情報を含んでいる。第１検出回路１
３はネガティブまたはポジティブのスタッフィング個所
に関するそのような情報を第１フレームカウンター１４
に渡し、カウンター１４は第２フレームカウンター１５
を早目に、または遅目にスタートさせる。ネガティブス
タッフィング個所の場合には、ペイロードがスタッフィ
ング個所に存在しているので第１フレームカウンター１
５は早目にスタートされる。ポジティブスタッフィング
個所の場合には、第２フレームカウンター１５は遅目に
スタートされる。
している。入力回路１１は第１同期化回路１２、第１検
出回路１３、第１フレームカウンター１４および第２フ
レームカウンター１５とを有し、この入力回路には入力
クロック信号Ｔ１およびＳＴＭ−１信号のデータが供給
される。第１同期化回路１２は各ＳＴＭ−１フレームの
先頭に見出される複数のバイトを基にＳＴＭ−１フレー
ムの開始を決める。第１同期化回路１２が一旦ＳＴＭ−
１フレームの開始を識別すると、第１フレームカウンタ
ー１４はそのスタート位置にセットされる。第１フレー
ムカウンター１４はＳＴＭ−１フレームの各バイト毎に
増加させられる。第１フレームカウンター１４は、ＶＣ
−４コンテナのデータが存在するまでライトクロック信
号ＳＴを発生させない第２フレームカウンター１５をス
タートおよびストップさせる。第１フレームカウンター
１４はさらに、エリアＨ１およびＨ２内のバイトがそこ
に供給される第１検出回路１３も制御する。第１検出回
路１３はエリアＨ１およびＨ２の内容を配慮してＶＣ−
４コンテナの開始を識別し、そしてそのようなＶＣ−４
コンテナの開始時点で第２フレームカウンター１５にパ
ルスを供給するが、このパルスはカウンター１５をその
初期値にセットさせる。エリアＨ１およびＨ２のバイト
も、ネガティブまたはポジティブいずれのスタッフィン
グ個所が生じたかの情報を含んでいる。第１検出回路１
３はネガティブまたはポジティブのスタッフィング個所
に関するそのような情報を第１フレームカウンター１４
に渡し、カウンター１４は第２フレームカウンター１５
を早目に、または遅目にスタートさせる。ネガティブス
タッフィング個所の場合には、ペイロードがスタッフィ
ング個所に存在しているので第１フレームカウンター１
５は早目にスタートされる。ポジティブスタッフィング
個所の場合には、第２フレームカウンター１５は遅目に
スタートされる。
【００２１】第２フレームカウンター１５は、それが発
生したライトクロック信号ＳＴを、ライトカウンターを
有するライトアドレスジェネレータ１６に供給する。各
ライトクロック信号ＳＴ毎に、ライトアドレスジェネレ
ータ１６はライトアドレスを発生させるが、その制御の
下で、結び付いている（ＶＣ−４コンテナ内の）ペイロ
ードがバッファ１７内に書き込まれる。バッファ１７に
は、ＳＴＭ−１信号のペイロードに加えて、ライトクロ
ック信号ＳＴも供給される。バッファ１７にはまた、Ｖ
Ｃ−４コンテナの開始を識別するための、そして第１検
出回路１３で発生された、マーカーが供給される。この
マーカーはＶＣ−４コンテナの第１ペイロードを識別す
るアドレス内に組み込まれる。
生したライトクロック信号ＳＴを、ライトカウンターを
有するライトアドレスジェネレータ１６に供給する。各
ライトクロック信号ＳＴ毎に、ライトアドレスジェネレ
ータ１６はライトアドレスを発生させるが、その制御の
下で、結び付いている（ＶＣ−４コンテナ内の）ペイロ
ードがバッファ１７内に書き込まれる。バッファ１７に
は、ＳＴＭ−１信号のペイロードに加えて、ライトクロ
ック信号ＳＴも供給される。バッファ１７にはまた、Ｖ
Ｃ−４コンテナの開始を識別するための、そして第１検
出回路１３で発生された、マーカーが供給される。この
マーカーはＶＣ−４コンテナの第１ペイロードを識別す
るアドレス内に組み込まれる。
【００２２】バッファ１７からデータを読み出すため
に、リードアドレスとリードクロック信号ＬＴが発生さ
れる必要がある。リードアドレスは、リードカウント信
号ＬＴが出力回路１９から加えられるリードカウンター
により構成されるリードアドレスジェネレータ１８によ
り発生される。各リードクロック信号ＬＴの都度、ペイ
ロードがバッファ１７から読み出されて、切替えスイッ
チ２０に加えられる。出力回路１９は、第２検出回路２
１、第３フレームカウンター２２および第４フレームカ
ウンター２３を含んでおり、これら構成素子には図４で
説明したと同様、発振器出力クロック信号Ｔ２が加えら
れる。基本的には、出力クロック信号のクロック継続時
間はＳＴＭ−１フレームの１つのバイトの継続時間に対
応している。第３フレームカウンター２２は、ＶＣ−４
コンテナのペイロードがバッファ１７から読み出される
べき時にリードクロック信号ＬＴを発生させるだけの第
４フレームカウンター２３をスタートおよびストップさ
せる。さらに、第３フレームカウンター２２はＳＴＭ−
１フレーム内にエリアＨ１およびＨ２が生じた時に第２
検出回路２１に知らせる。第２検出回路２１はまた、Ｖ
Ｃ−４コンテナが開始された時を示すマーカーをバッフ
ァ１７から受取る。エリアＨ１およびＨ２のバイトは、
このマーカーに従って復号化される。
に、リードアドレスとリードクロック信号ＬＴが発生さ
れる必要がある。リードアドレスは、リードカウント信
号ＬＴが出力回路１９から加えられるリードカウンター
により構成されるリードアドレスジェネレータ１８によ
り発生される。各リードクロック信号ＬＴの都度、ペイ
ロードがバッファ１７から読み出されて、切替えスイッ
チ２０に加えられる。出力回路１９は、第２検出回路２
１、第３フレームカウンター２２および第４フレームカ
ウンター２３を含んでおり、これら構成素子には図４で
説明したと同様、発振器出力クロック信号Ｔ２が加えら
れる。基本的には、出力クロック信号のクロック継続時
間はＳＴＭ−１フレームの１つのバイトの継続時間に対
応している。第３フレームカウンター２２は、ＶＣ−４
コンテナのペイロードがバッファ１７から読み出される
べき時にリードクロック信号ＬＴを発生させるだけの第
４フレームカウンター２３をスタートおよびストップさ
せる。さらに、第３フレームカウンター２２はＳＴＭ−
１フレーム内にエリアＨ１およびＨ２が生じた時に第２
検出回路２１に知らせる。第２検出回路２１はまた、Ｖ
Ｃ−４コンテナが開始された時を示すマーカーをバッフ
ァ１７から受取る。エリアＨ１およびＨ２のバイトは、
このマーカーに従って復号化される。
【００２３】加えて、ＳＴＭ−１フレーム内にいつネガ
ティブまたはポジティブのスタッフィング個所が生じた
かを決めるための別のスタッフィング判定回路２４があ
る。スタッフィング判定回路２４のこの情報は、第２検
出回路２１に加えられる。ポジティブまたはネガティブ
のスタッフィング個所の発生は第２検出回路２１により
第３フレームカウンター２２に通報され、この情報を基
に同様に第４フレームカウンターを早目に、または遅目
にスタートさせる。さらに、第３フレームカウンター２
２は、バッファ１７からのペイロードと第２検出回路２
１からのエリアＨ１およびＨ２のバイトを受ける切替ス
イッチ２０を制御する。ポジティブスタッフィング個所
の場合には、第２検出回路２１は付加的に、何のペイロ
ードも含まれていない３バイトを発生する。ネガティブ
スタッフィング個所の場合には、バッファ１７からのペ
イロードは３バイト早目に渡される。
ティブまたはポジティブのスタッフィング個所が生じた
かを決めるための別のスタッフィング判定回路２４があ
る。スタッフィング判定回路２４のこの情報は、第２検
出回路２１に加えられる。ポジティブまたはネガティブ
のスタッフィング個所の発生は第２検出回路２１により
第３フレームカウンター２２に通報され、この情報を基
に同様に第４フレームカウンターを早目に、または遅目
にスタートさせる。さらに、第３フレームカウンター２
２は、バッファ１７からのペイロードと第２検出回路２
１からのエリアＨ１およびＨ２のバイトを受ける切替ス
イッチ２０を制御する。ポジティブスタッフィング個所
の場合には、第２検出回路２１は付加的に、何のペイロ
ードも含まれていない３バイトを発生する。ネガティブ
スタッフィング個所の場合には、バッファ１７からのペ
イロードは３バイト早目に渡される。
【００２４】付加的に、第３フレームカウンター２２
は、スタッフィング判定回路２４に加えられるフレーム
クロック信号とロークロック信号とを発生する。ローク
ロックの継続時間はローの継続時間に等しく、そしてフ
レームクロックの継続時間はフレームの継続時間に等し
い。スタッフィング判定回路２４はさらに、ポジティ
ブ、ネガティブまたは無のスタッフィング個所のいずれ
が存在しているかを示すスタッフィング情報を第１検出
回路１３から受取る。
は、スタッフィング判定回路２４に加えられるフレーム
クロック信号とロークロック信号とを発生する。ローク
ロックの継続時間はローの継続時間に等しく、そしてフ
レームクロックの継続時間はフレームの継続時間に等し
い。スタッフィング判定回路２４はさらに、ポジティ
ブ、ネガティブまたは無のスタッフィング個所のいずれ
が存在しているかを示すスタッフィング情報を第１検出
回路１３から受取る。
【００２５】入力回路１１の回路素子１２から１５と、
出力回路１９の回路素子２１から２３とは、プログラム
を実行するプロセッサーブロックによって構成される。
以下に概略的に示したプログラム説明は、各回路素子１
２から１５および２１から２３のためのものである。
出力回路１９の回路素子２１から２３とは、プログラム
を実行するプロセッサーブロックによって構成される。
以下に概略的に示したプログラム説明は、各回路素子１
２から１５および２１から２３のためのものである。
【００２６】第１同期化回路１２： １．データに基づいてＳＴＭ−１フレームの開始を検出
し； ２．フレームの開始が検出されたら第１フレームカウン
ター１４をスタート位置にセットする； 第１フレームカウンター１４： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一様にカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所が存在していれば、第２フレームカウンター１５をス
タートさせ； ４．ＶＣ−４データが無いか、またはポジティブスタッ
フィング個所が存在していれば、第２フレームカウンタ
ー１５をストップさせ； ５．第１検出回路１３にエリアＨ１およびＨ２の開始を
通知する； 第１検出回路１３： １．Ｈ１およびＨ２が存在していれば、それらの内容を
決め； ２．ネガティブ、ポジティブまたは無のスタッフィング
個所のいずれが存在しているかを第１フレームカウンタ
ー１４およびスタッフィング判定回路２４に通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作をスタートさせ； ４．ＶＣ−４コンテナの開始が到着したなら、バッファ
１５にマーカーを送り、そして第２フレームカウンター
１５をスタート位置にセットする； 第２フレームカウンター１５： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第１フレームカウンター１４のスタートが到着した
なら、一様にカウントを増加させ；あるいは古いカウン
トを維持し； ３．各カウント増加毎にライトクロック信号ＳＴのクロ
ックを発生する； 第２検出回路２１： １．バッファ１７からのマーカーに基づいて要求される
ようにエリアＨ１，Ｈ２，Ｈ３およびポジティブスタッ
フィング個所から、そしてスタッフィング判定回路２４
のスタッフィング判定から； ２．第３フレームカウンター２２にスタッフィング情報
を通知し、そして第３フレームカウンター２２にマーカ
ーを提供する； 第３フレームカウンター２２： １．ＳＴＭ−１フレームの開始の時にカウントをゼロに
セットし； ２．一様にカウントを増加させ； ３．マーカーが生じた時に第４フレームカウンター２３
をスタート位置にセットし； ４．ＶＣ−４データまたはネガティブスタッフィング個
所が存在する時に、第２フレームカウンター１５をスタ
ートさせ； ５．ＶＣ−４データが無いか、またはポジティブスタッ
フィング個所が存在すれば、第２フレームカウンター１
５をストップさせ； ６．第２検出回路にエリアＨ１およびＨ２の開始を通知
し； ７．ＶＣ−４データが存在している時に、バッファスト
ア１７の出力を切替スイッチ２０の出力に接続し；エリ
アＨ１，Ｈ２およびＨ３ならびにポジティブスタッフィ
ング個所が存在する時に、第２検出回路２１の出力を切
替スイッチ２０の出力に接続し； ８．スタッフィング判定回路２４のためにクロック信号
とストップ信号とを発生させる； 第４フレームカウンター２３： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第３フレームカウンター２２のスタートが解放され
たなら、一様に増加させ；または古いカウント値を維持
し； ３．各カウント増加毎にリードロック信号ＬＴの１クロ
ックを発生する。
し； ２．フレームの開始が検出されたら第１フレームカウン
ター１４をスタート位置にセットする； 第１フレームカウンター１４： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一様にカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所が存在していれば、第２フレームカウンター１５をス
タートさせ； ４．ＶＣ−４データが無いか、またはポジティブスタッ
フィング個所が存在していれば、第２フレームカウンタ
ー１５をストップさせ； ５．第１検出回路１３にエリアＨ１およびＨ２の開始を
通知する； 第１検出回路１３： １．Ｈ１およびＨ２が存在していれば、それらの内容を
決め； ２．ネガティブ、ポジティブまたは無のスタッフィング
個所のいずれが存在しているかを第１フレームカウンタ
ー１４およびスタッフィング判定回路２４に通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作をスタートさせ； ４．ＶＣ−４コンテナの開始が到着したなら、バッファ
１５にマーカーを送り、そして第２フレームカウンター
１５をスタート位置にセットする； 第２フレームカウンター１５： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第１フレームカウンター１４のスタートが到着した
なら、一様にカウントを増加させ；あるいは古いカウン
トを維持し； ３．各カウント増加毎にライトクロック信号ＳＴのクロ
ックを発生する； 第２検出回路２１： １．バッファ１７からのマーカーに基づいて要求される
ようにエリアＨ１，Ｈ２，Ｈ３およびポジティブスタッ
フィング個所から、そしてスタッフィング判定回路２４
のスタッフィング判定から； ２．第３フレームカウンター２２にスタッフィング情報
を通知し、そして第３フレームカウンター２２にマーカ
ーを提供する； 第３フレームカウンター２２： １．ＳＴＭ−１フレームの開始の時にカウントをゼロに
セットし； ２．一様にカウントを増加させ； ３．マーカーが生じた時に第４フレームカウンター２３
をスタート位置にセットし； ４．ＶＣ−４データまたはネガティブスタッフィング個
所が存在する時に、第２フレームカウンター１５をスタ
ートさせ； ５．ＶＣ−４データが無いか、またはポジティブスタッ
フィング個所が存在すれば、第２フレームカウンター１
５をストップさせ； ６．第２検出回路にエリアＨ１およびＨ２の開始を通知
し； ７．ＶＣ−４データが存在している時に、バッファスト
ア１７の出力を切替スイッチ２０の出力に接続し；エリ
アＨ１，Ｈ２およびＨ３ならびにポジティブスタッフィ
ング個所が存在する時に、第２検出回路２１の出力を切
替スイッチ２０の出力に接続し； ８．スタッフィング判定回路２４のためにクロック信号
とストップ信号とを発生させる； 第４フレームカウンター２３： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第３フレームカウンター２２のスタートが解放され
たなら、一様に増加させ；または古いカウント値を維持
し； ３．各カウント増加毎にリードロック信号ＬＴの１クロ
ックを発生する。
【００２７】以下の部分では、図７を参照しながらスタ
ッフィング判定回路２４の第１実施例が説明される。ラ
イトアドレスジェネレータ１６のライトアドレスとリー
ドアドレスジェネレータ１８のリードアドレスとは、差
異値を形成する減算器２５に供給される。バッファ１７
が半分になった時、減算器２５によって発生される差異
値はゼロに等しい。続く回路であるアキュムレータ２６
においては、特定の時間周期にわたって差異値が集積さ
れる。この時間周期は１つのローの大きさである。１つ
のローの後、アキュムレータ２６はゼロにリセットされ
る。このリセットは、図６に示した第３フレームカウン
ター２２によって発生されたロークロック信号によって
行なわれる。ロークロック信号の継続時間は１つのロー
の継続時間に等しい。第３フレームカウンター２２はさ
らに、フレーククロック信号をも発生する。フレームク
ロック信号のフレームクロックの継続時間はＳＴＭ−１
フレームの継続時間に等しい。１つのローの集積の結果
はフレームの終了時レジスタ２７に取入れられる。この
レジスタにはフレームクロック信号が供給されている。
平均値を形成するために必要な時間は１つのローの継続
時間に等しい。フレームの最終ローのみが、平均値を形
成するのに必要とされる。この平均値はフレームの終了
時にレジスタ２７に取入れられる。回路内で続いている
コンパレータ２８において、レジスタ２７内に蓄積され
ている結果は下側および上側ピーク値と比較される。も
し下側ピーク値よりも短ければ、ネガティブスタッフィ
ング信号が発生され、そしてもし上側ピーク値を越える
ならばポジティブスタッフィング信号が発生される。２
つのピーク値は、可能性のある位相変化およびスタッフ
ィング個所の存在を配慮して、リードクロック信号への
信号の十分な適合が可能となるように選択される（ＣＣ
ＩＴＴ勧告Ｇ．７８３参照）。
ッフィング判定回路２４の第１実施例が説明される。ラ
イトアドレスジェネレータ１６のライトアドレスとリー
ドアドレスジェネレータ１８のリードアドレスとは、差
異値を形成する減算器２５に供給される。バッファ１７
が半分になった時、減算器２５によって発生される差異
値はゼロに等しい。続く回路であるアキュムレータ２６
においては、特定の時間周期にわたって差異値が集積さ
れる。この時間周期は１つのローの大きさである。１つ
のローの後、アキュムレータ２６はゼロにリセットされ
る。このリセットは、図６に示した第３フレームカウン
ター２２によって発生されたロークロック信号によって
行なわれる。ロークロック信号の継続時間は１つのロー
の継続時間に等しい。第３フレームカウンター２２はさ
らに、フレーククロック信号をも発生する。フレームク
ロック信号のフレームクロックの継続時間はＳＴＭ−１
フレームの継続時間に等しい。１つのローの集積の結果
はフレームの終了時レジスタ２７に取入れられる。この
レジスタにはフレームクロック信号が供給されている。
平均値を形成するために必要な時間は１つのローの継続
時間に等しい。フレームの最終ローのみが、平均値を形
成するのに必要とされる。この平均値はフレームの終了
時にレジスタ２７に取入れられる。回路内で続いている
コンパレータ２８において、レジスタ２７内に蓄積され
ている結果は下側および上側ピーク値と比較される。も
し下側ピーク値よりも短ければ、ネガティブスタッフィ
ング信号が発生され、そしてもし上側ピーク値を越える
ならばポジティブスタッフィング信号が発生される。２
つのピーク値は、可能性のある位相変化およびスタッフ
ィング個所の存在を配慮して、リードクロック信号への
信号の十分な適合が可能となるように選択される（ＣＣ
ＩＴＴ勧告Ｇ．７８３参照）。
【００２８】スタッフィング判定回路の別の実施例が図
８に示されている。これもまた、ライトアドレスジェネ
レータ１６からのライトアドレスとリードアドレスジェ
ネレータ１８からのリードアドレスを受ける減算器２５
を有している。減算器２５の出力値または差異値は加算
器２９に加えられる。この加算器もまた、フレームクロ
ック信号でクロックされたカウンター３０からの値を受
けている。この方法においては、カウンター３０の出力
値の鋸歯状変動は、かなりの数のフレームクロックの後
に起こる。加算器２９の出力値は１つのローにわたって
集積するアキュムレータ２６に加えられる。この集積結
果はフレームクロック信号によってフレームの終わりに
レジスタ２７内に蓄積される。続くコンパレータ２８に
おいては、ネガティブまたはポジティブのいずれのスタ
ッフィング信号が発生されているかどうかの判断が、図
７に関連して説明されたスタッフィング判定回路におい
て行なわれるのと同様に、行なわれる。
８に示されている。これもまた、ライトアドレスジェネ
レータ１６からのライトアドレスとリードアドレスジェ
ネレータ１８からのリードアドレスを受ける減算器２５
を有している。減算器２５の出力値または差異値は加算
器２９に加えられる。この加算器もまた、フレームクロ
ック信号でクロックされたカウンター３０からの値を受
けている。この方法においては、カウンター３０の出力
値の鋸歯状変動は、かなりの数のフレームクロックの後
に起こる。加算器２９の出力値は１つのローにわたって
集積するアキュムレータ２６に加えられる。この集積結
果はフレームクロック信号によってフレームの終わりに
レジスタ２７内に蓄積される。続くコンパレータ２８に
おいては、ネガティブまたはポジティブのいずれのスタ
ッフィング信号が発生されているかどうかの判断が、図
７に関連して説明されたスタッフィング判定回路におい
て行なわれるのと同様に、行なわれる。
【００２９】スタッフィング判定回路２４に関する第３
の実施例が図９に示されている。減算器２５にはリード
アドレスとライトアドレスとが供給されている。差異値
は加算器３１に加えられ、この加算器は各差異値を乗算
器３２から来る出力値に加える。乗算器３２において
は、コンパレータ２８によって発生されたネガティブま
たはポジティブのスタッフィング信号が一定の係数で乗
じられる。この係数は適合回路８を安定化させ、そして
この係数はスタッフィング動作が終了して、スタッフィ
ング信号によって、加算器３１の出力値が減算器２５に
おける差異値に対して１つまたは２つの係数だけ変化す
るように選択される。続いて、アキュムレータ２６にお
いて集積が行なわれ、そしてこの結果は図７および図８
に示した２つのスタッフィング判定回路２４と同様の方
法でレジスタ２７内に蓄積される。図８および図９に示
したスタッフィング判定回路２４は、有効な情報をリカ
バリするための受信回路６（図３）において生ずるクロ
ック周波数に関し、図７に示したスタッフィング判定回
路２４と比してクロック周波数のジッタ内に、よりわず
かの低周波スペクトル成分を持っている。
の実施例が図９に示されている。減算器２５にはリード
アドレスとライトアドレスとが供給されている。差異値
は加算器３１に加えられ、この加算器は各差異値を乗算
器３２から来る出力値に加える。乗算器３２において
は、コンパレータ２８によって発生されたネガティブま
たはポジティブのスタッフィング信号が一定の係数で乗
じられる。この係数は適合回路８を安定化させ、そして
この係数はスタッフィング動作が終了して、スタッフィ
ング信号によって、加算器３１の出力値が減算器２５に
おける差異値に対して１つまたは２つの係数だけ変化す
るように選択される。続いて、アキュムレータ２６にお
いて集積が行なわれ、そしてこの結果は図７および図８
に示した２つのスタッフィング判定回路２４と同様の方
法でレジスタ２７内に蓄積される。図８および図９に示
したスタッフィング判定回路２４は、有効な情報をリカ
バリするための受信回路６（図３）において生ずるクロ
ック周波数に関し、図７に示したスタッフィング判定回
路２４と比してクロック周波数のジッタ内に、よりわず
かの低周波スペクトル成分を持っている。
【００３０】図６を参照しながら説明した適合回路８
（図４）に関する実施例では、ＶＣ−４コンテナに関す
るスタッフィング動作が論じられた。さらに、ＶＣ−１
２コンテナに関するスタッフィング動作を行なうための
適合回路の説明が行なわれる。図１０−ａから図１０−
ｄには、ＶＣ−４コンテナ内のＶＣ−１２コンテナのネ
スティングが示されている。図１０−ａは３つのＴＵＧ
−３コンテナを運ぶＶＣ−４コンテナを示している。Ｖ
Ｃ−コンテナの第１フレームはＰＯＨを持っている。フ
レーム２とフレーム３とは情報なしのバイトであり、そ
して次のフレームは逆に３つのＴＵＧ−３コンテナのフ
レームを持っている。例えば、ＶＣ−４コンテナの第４
フレームは第１のＴＵＧ−３コンテナの第１フレームを
持ち、第５フレームは第２のＴＵＧ−３コンテナの第１
フレームを持ち、そして第６フレームは第３のＴＵＧ−
３コンテナの第１フレームを持つ。
（図４）に関する実施例では、ＶＣ−４コンテナに関す
るスタッフィング動作が論じられた。さらに、ＶＣ−１
２コンテナに関するスタッフィング動作を行なうための
適合回路の説明が行なわれる。図１０−ａから図１０−
ｄには、ＶＣ−４コンテナ内のＶＣ−１２コンテナのネ
スティングが示されている。図１０−ａは３つのＴＵＧ
−３コンテナを運ぶＶＣ−４コンテナを示している。Ｖ
Ｃ−コンテナの第１フレームはＰＯＨを持っている。フ
レーム２とフレーム３とは情報なしのバイトであり、そ
して次のフレームは逆に３つのＴＵＧ−３コンテナのフ
レームを持っている。例えば、ＶＣ−４コンテナの第４
フレームは第１のＴＵＧ−３コンテナの第１フレームを
持ち、第５フレームは第２のＴＵＧ−３コンテナの第１
フレームを持ち、そして第６フレームは第３のＴＵＧ−
３コンテナの第１フレームを持つ。
【００３１】図１０−ｂに示すように、ＴＵＧ−３コン
テナは７つのネストされたＴＵＧ−２コンテナから構成
される。ＴＵＧ−３コンテナにおいては、最初の２つの
フレームは情報なしバイトで満たされ、そして７つのＴ
ＵＧ−３コンテナのフレームは引き続くフレーム内に挿
入されている。１つのＴＵＧ−２コンテナは３つのＴＵ
−１２コンテナを有している。３つのＴＵ−１２コンテ
ナのフレームは逆に、ＴＵＧ−２コンテナ内に挿入され
ている。ＶＣ−１２コンテナと比較すると、１つのＴＵ
−１２コンテナは付加的なポインターバイトによって完
成されている。図１０−ｄに示すように、ＴＵ−１２コ
ンテナは各々３６バイトからなる４つのサブユニットを
含み、１つのサブユニットは１つのポインターバイトと
３５の他のバイトを持っている。１つのＳＴＭ−１フレ
ームにおいては、最初に第１サブユニットが挿入され、
次のフレームには第２サブユニットが、第３フレームに
は第３サブユニットが、そして第４フレームには第４サ
ブユニットが挿入される。ＴＵ−１２コンテナ内のポジ
ティブスタッフィング個所は３５として参照される場所
である。ネガティブスタッフィング個所はポインターバ
イトＶ３である。１つのＶＣ−１２コンテナは、Ｖ５と
して参照されるバイトでスタートする。このバイトは例
えば、“０”として参照される場所で見出すことができ
る。
テナは７つのネストされたＴＵＧ−２コンテナから構成
される。ＴＵＧ−３コンテナにおいては、最初の２つの
フレームは情報なしバイトで満たされ、そして７つのＴ
ＵＧ−３コンテナのフレームは引き続くフレーム内に挿
入されている。１つのＴＵＧ−２コンテナは３つのＴＵ
−１２コンテナを有している。３つのＴＵ−１２コンテ
ナのフレームは逆に、ＴＵＧ−２コンテナ内に挿入され
ている。ＶＣ−１２コンテナと比較すると、１つのＴＵ
−１２コンテナは付加的なポインターバイトによって完
成されている。図１０−ｄに示すように、ＴＵ−１２コ
ンテナは各々３６バイトからなる４つのサブユニットを
含み、１つのサブユニットは１つのポインターバイトと
３５の他のバイトを持っている。１つのＳＴＭ−１フレ
ームにおいては、最初に第１サブユニットが挿入され、
次のフレームには第２サブユニットが、第３フレームに
は第３サブユニットが、そして第４フレームには第４サ
ブユニットが挿入される。ＴＵ−１２コンテナ内のポジ
ティブスタッフィング個所は３５として参照される場所
である。ネガティブスタッフィング個所はポインターバ
イトＶ３である。１つのＶＣ−１２コンテナは、Ｖ５と
して参照されるバイトでスタートする。このバイトは例
えば、“０”として参照される場所で見出すことができ
る。
【００３２】ＶＣ−１２コンテナをスタッフィングする
のに適当な、適合回路８が図１１に示されている。６３
のＶＣ−１２コンテナが１つのＶＣ−４コンテナ内に取
り込まれるので、バッファ３３は各ＶＣ−１２コンテナ
に利用される。各バッファ３３の各書き込み動作は入力
回路３４とライトアドレスジェネレータ３５によって制
御される。入力回路３４は、第２同期化回路３６、第３
検出回路３７、第５フレームカウンター３８、第６フレ
ームカウンター３９、６３の第１ボトム検出回路４０お
よび６３の第１ボトムフレームカウンター４１を有して
いる。入力回路３６から４１の総ての回路は入力クロッ
ク信号Ｔ１を受けている。第２同期化回路３６において
は、フレームの開始はＳＴＭ−１フレームの開始におけ
る複数のバイトを基に検出される。次に第５フレームカ
ウンター３８が第２同期化回路３６によってスタートさ
れる。第３検出回路３７において、ＶＣ−４コンテナの
スタートポイントがどこにあるかを、エリアＨ１および
Ｈ２の検出により確定する。この目的のため、第３検出
回路３７は第５フレームカウンター３８によりエリアＨ
１，Ｈ２の位置の情報を受ける。エリアＨ１およびＨ２
の検出が、ネガティブ又はポジティブのスタッフィング
個所のあることを示すならば、第５フレームカウンター
３８はこの事実を第３検出回路３７によって知らされ
る。第５フレームカウンター３８は第６フレームカウン
ター３９をスタートおよびストップさせる。第６フレー
ムカウンター３９は第１ボトムフレームカウンター４１
のためのクロック信号を発生する。ＶＣ−４コンテナの
データが存在するようになるまで、第６フレームカウン
ター３９はクロック信号を発生させない。第６フレーム
カウンター３９は、さらにＶＣ−１２コンテナのバイト
Ｖ１からＶ４の時間における位置およびＶＣ−４コンテ
ナのＰＯＨにおけるＨ４バイトの時間における位置とを
第１ボトム検出回路４０に通知する。Ｈ４バイトは、バ
イトＶ１からＶ４のいずれが存在しているかを表し、そ
してポインターバイトＶ１およびＶ２はＶＣ−１２コン
テナ内のＶ５バイトの位置を表している。第１ボトム検
出回路４０は、ＶＣ−１２コンテナの開始を、割当てら
れている第１ボトムフレームカウンター４１に通知す
る。さらにまた、ポインターバイトＶ１およびＶ２を検
出することによって、ＶＣ−１２コンテナ内にはネガテ
ィブまたはポジティブのいずれのスタッフィング個所が
存在しているのかが、決められる。ＶＣ−コンテナの開
始は、割当てられている第１ボトム検出回路４０のマー
カーによって、割当てられた各バッファ３３において識
別される。
のに適当な、適合回路８が図１１に示されている。６３
のＶＣ−１２コンテナが１つのＶＣ−４コンテナ内に取
り込まれるので、バッファ３３は各ＶＣ−１２コンテナ
に利用される。各バッファ３３の各書き込み動作は入力
回路３４とライトアドレスジェネレータ３５によって制
御される。入力回路３４は、第２同期化回路３６、第３
検出回路３７、第５フレームカウンター３８、第６フレ
ームカウンター３９、６３の第１ボトム検出回路４０お
よび６３の第１ボトムフレームカウンター４１を有して
いる。入力回路３６から４１の総ての回路は入力クロッ
ク信号Ｔ１を受けている。第２同期化回路３６において
は、フレームの開始はＳＴＭ−１フレームの開始におけ
る複数のバイトを基に検出される。次に第５フレームカ
ウンター３８が第２同期化回路３６によってスタートさ
れる。第３検出回路３７において、ＶＣ−４コンテナの
スタートポイントがどこにあるかを、エリアＨ１および
Ｈ２の検出により確定する。この目的のため、第３検出
回路３７は第５フレームカウンター３８によりエリアＨ
１，Ｈ２の位置の情報を受ける。エリアＨ１およびＨ２
の検出が、ネガティブ又はポジティブのスタッフィング
個所のあることを示すならば、第５フレームカウンター
３８はこの事実を第３検出回路３７によって知らされ
る。第５フレームカウンター３８は第６フレームカウン
ター３９をスタートおよびストップさせる。第６フレー
ムカウンター３９は第１ボトムフレームカウンター４１
のためのクロック信号を発生する。ＶＣ−４コンテナの
データが存在するようになるまで、第６フレームカウン
ター３９はクロック信号を発生させない。第６フレーム
カウンター３９は、さらにＶＣ−１２コンテナのバイト
Ｖ１からＶ４の時間における位置およびＶＣ−４コンテ
ナのＰＯＨにおけるＨ４バイトの時間における位置とを
第１ボトム検出回路４０に通知する。Ｈ４バイトは、バ
イトＶ１からＶ４のいずれが存在しているかを表し、そ
してポインターバイトＶ１およびＶ２はＶＣ−１２コン
テナ内のＶ５バイトの位置を表している。第１ボトム検
出回路４０は、ＶＣ−１２コンテナの開始を、割当てら
れている第１ボトムフレームカウンター４１に通知す
る。さらにまた、ポインターバイトＶ１およびＶ２を検
出することによって、ＶＣ−１２コンテナ内にはネガテ
ィブまたはポジティブのいずれのスタッフィング個所が
存在しているのかが、決められる。ＶＣ−コンテナの開
始は、割当てられている第１ボトム検出回路４０のマー
カーによって、割当てられた各バッファ３３において識
別される。
【００３３】第１ボトムフレームカウンター４１は、各
割当てられているバッファ３３と各割当てられているラ
イトアドレスジェネレータ３５のためのライトクロック
信号ＳＴを発生する。ペイロードは、ライトアドレスジ
ェネレータ３５により発生されたライトアドレスの下で
バッファ３３に書き込まれる。各ライトアドレスジェネ
レータ３５のライトアドレス出力はスッタフィング判定
回路４３に接続されている。バッファ３３からの読み出
し動作のためのリードアドレスを発生するリードアドレ
スジェネレータ４４は各バッファ３３と各スタッフィン
グ判定回路４３に割当てられている。リードアドレスジ
ェネレータ４４は、出力回路４５からのリードクロック
信号ＬＴによって制御されている。
割当てられているバッファ３３と各割当てられているラ
イトアドレスジェネレータ３５のためのライトクロック
信号ＳＴを発生する。ペイロードは、ライトアドレスジ
ェネレータ３５により発生されたライトアドレスの下で
バッファ３３に書き込まれる。各ライトアドレスジェネ
レータ３５のライトアドレス出力はスッタフィング判定
回路４３に接続されている。バッファ３３からの読み出
し動作のためのリードアドレスを発生するリードアドレ
スジェネレータ４４は各バッファ３３と各スタッフィン
グ判定回路４３に割当てられている。リードアドレスジ
ェネレータ４４は、出力回路４５からのリードクロック
信号ＬＴによって制御されている。
【００３４】出力回路４５は、第７フレームカウンター
４６、第４検出回路４７、第８フレームカウンター４
８，６３の第２ボトム検出回路４９および６３の第２ボ
トムフレームカウンター５０を含んでいる。出力回路４
５のこれらの回路の各々は、出力クロック信号Ｔ２を受
けている。第７フレームカウンター４６は、ＶＣ−４コ
ンテナのデータが読み出された時にクロック信号を発生
する第８フレームカウンターをスタートおよびストップ
させる。さらに、第７フレームカウンター４６はエリア
Ｈ１およびＨ２の位置を表わしている。第７フレームカ
ウンター４６はスタッフィング判定回路４３に、フレー
ムクロック信号とストップ信号とを与える。スタッフィ
ング判定回路４３は１つのＳＴＭ−１フレームのみに関
して能動であり、１５のＳＴＭ−１フレームの後のスト
ップ信号によってストップされる。
４６、第４検出回路４７、第８フレームカウンター４
８，６３の第２ボトム検出回路４９および６３の第２ボ
トムフレームカウンター５０を含んでいる。出力回路４
５のこれらの回路の各々は、出力クロック信号Ｔ２を受
けている。第７フレームカウンター４６は、ＶＣ−４コ
ンテナのデータが読み出された時にクロック信号を発生
する第８フレームカウンターをスタートおよびストップ
させる。さらに、第７フレームカウンター４６はエリア
Ｈ１およびＨ２の位置を表わしている。第７フレームカ
ウンター４６はスタッフィング判定回路４３に、フレー
ムクロック信号とストップ信号とを与える。スタッフィ
ング判定回路４３は１つのＳＴＭ−１フレームのみに関
して能動であり、１５のＳＴＭ−１フレームの後のスト
ップ信号によってストップされる。
【００３５】第４検出回路４７はエリアＨ１およびＨ２
のバイトを切替スイッチ５１に加え、そしてＶＣ−４コ
ンテナの開始を表示する。第４検出回路４７は第８フレ
ームカウンター４８に、ＶＣ−４コンテナの開始を通知
するが、ＴＵ−１２コンテナは単にスタッフィング個所
を含むだけなので、ＶＣ−４コンテナは常に同じ個所に
位置している。第８フレームカウンター４８はクロック
信号を、リードアドレスジェネレータ４４のためのリー
ドクロック信号ＳＴを発生する第２ボトムフレームカウ
ンター５０に加える。さらに、第８フレームカウンター
４８は第２ボルト検出回路４９に、ポインターバイトＶ
１からＶ４の時間的な位置を通知する。図７から図９に
表わされているスタッフィング判定回路４３はスタッフ
ィング信号を第２ボトム検出回路４９に加える。平均化
によって得られる時間の周期、すなわち集積化の時間の
周期は、ＳＴＭ−１フレームの時間に周期に対応してい
るということが理解される。スタッフィング信号を基
に、第２ボトム検出回路４９は、ＴＵ−１２コンテナ内
にネガティブまたはポジティブいずれのスタッフィング
個所が存在しているかを決める。そのようなスタッフィ
ング個所は次に、早目の、または遅目の瞬間にリードク
ロック信号ＬＴの発生をスタートさせる第２ボトムフレ
ームカウンター５０に通知される。第２ボトム検出回路
４９はポインターバイトＶ１からＶ４を切替スイッチ５
１に加える。さらに、切替スイッチ５１はペイロードま
たはデータそれぞれをバッファ３３から受ける。切替ス
イッチ５１は第７フレームカウンター４６によって制御
される。
のバイトを切替スイッチ５１に加え、そしてＶＣ−４コ
ンテナの開始を表示する。第４検出回路４７は第８フレ
ームカウンター４８に、ＶＣ−４コンテナの開始を通知
するが、ＴＵ−１２コンテナは単にスタッフィング個所
を含むだけなので、ＶＣ−４コンテナは常に同じ個所に
位置している。第８フレームカウンター４８はクロック
信号を、リードアドレスジェネレータ４４のためのリー
ドクロック信号ＳＴを発生する第２ボトムフレームカウ
ンター５０に加える。さらに、第８フレームカウンター
４８は第２ボルト検出回路４９に、ポインターバイトＶ
１からＶ４の時間的な位置を通知する。図７から図９に
表わされているスタッフィング判定回路４３はスタッフ
ィング信号を第２ボトム検出回路４９に加える。平均化
によって得られる時間の周期、すなわち集積化の時間の
周期は、ＳＴＭ−１フレームの時間に周期に対応してい
るということが理解される。スタッフィング信号を基
に、第２ボトム検出回路４９は、ＴＵ−１２コンテナ内
にネガティブまたはポジティブいずれのスタッフィング
個所が存在しているかを決める。そのようなスタッフィ
ング個所は次に、早目の、または遅目の瞬間にリードク
ロック信号ＬＴの発生をスタートさせる第２ボトムフレ
ームカウンター５０に通知される。第２ボトム検出回路
４９はポインターバイトＶ１からＶ４を切替スイッチ５
１に加える。さらに、切替スイッチ５１はペイロードま
たはデータそれぞれをバッファ３３から受ける。切替ス
イッチ５１は第７フレームカウンター４６によって制御
される。
【００３６】図１１で示されるような適合回路８の実施
例においても、入力回路３４の回路素子３６から４１お
よび出力回路４５の回路素子４６から５０は、固定的に
蓄積されるプログラムを実行するプロセッサー組立てブ
ロックを含んでいる。
例においても、入力回路３４の回路素子３６から４１お
よび出力回路４５の回路素子４６から５０は、固定的に
蓄積されるプログラムを実行するプロセッサー組立てブ
ロックを含んでいる。
【００３７】以下に概略的に示されるプログラムルーチ
ンは各回路素子３６から４１および４６から５０のため
に示されている。
ンは各回路素子３６から４１および４６から５０のため
に示されている。
【００３８】第２周期化回路３６： １．データに基づいてＳＴＭ−１フレームの開始を検出
し； ２．フレームの開始が識別された時に第５フレームカウ
ンター３８をスタート位置にセットする； 第５フレームカウンター３８： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一様にカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所（ＶＣ−４コンテナ）が存在する時、第６フレームカ
ウンター３９をスタートさせ； ４．ＶＣ−４データが無く、またはポジティブスタッフ
ィング個所（ＶＣ−４コンテナ）が存在するなら、第６
フレームカウンター３９をストップさせ； ５．第３評価回路３７にエリアＨ１およびＨ２の開始を
通知する； 第３検出回路３７： １．もしエリアＨ１およびＨ２が存在するなら、それら
の内容を求め； ２．第５フレームカウンター３８に、スタッフィング個
所の有無とどの個所に存在（ＶＣ−４コンテナ）するか
の事実を通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作を開始し； ４．ＶＣ−４コンテナの開始が到着したなら、第５フレ
ームカウンター３８をスタート位置にセットする； 第６フレームカウンター３９： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第５フレームカウンター３８のスタートが開放され
た時、一様にカウントを増加させ；あるいは古いカウン
トを維持し； ３．各カウントの増加に伴い、第１ボトムフレームカウ
ンター４１にクロック信号を供給し； ４．第１ボトム検出回路４０に、ＶＣ−１２コンテナの
ポインターバイトＶ１からＶ４の、そしてＶＣ−４コン
テナのＰＯＨにおけるバイトＨ４の、時間的な位置を通
知し； ５．第１ボトム検出回路４０に、割当てられているＶＣ
−１２コンテナのデータが存在しているかどうかの事実
を通知する； 第１ボトム検出回路４０： １．ポインターバイトＶ１およびＶ２の内容を求め； ２．割当てられている第１ボトムフレームカウンター４
１に；ＶＣ−１２コンテナの開始を通知し；割当てられ
ている第１ボトムフレームカウンター４１のカウントを
スタート位置にセットし； ３．ＶＣ−１２コンテナの開始が到着したなら、割当て
られているバッファ３３にマーカーを送り； ４．割当てられているＶＣ−１２コンテナのデータが、
またはネガティブスタッフィング個所が、存在するな
ら、割当てられている第１ボトムフレームカウンター４
１をスタートさせ； ５．割当てられているＶＣ−１２コンテナにデータが無
いか、またはポジティブスタッフィング個所が存在する
なら、割当てられている第１ボトムフレームカウンター
４１をストップさせる； 第１ボトムフレームカウンター４１： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．割当てられている第１ボトム検出回路４０のスター
トが解放されたなら、一様にカウントを増加させ；ある
いは古いカウントを維持し； ３．各カウント増加に伴い、ライトクロック信号ＳＴの
クロックを発生する；第７フレームカウンター４６： １．ＳＴＭ−１フレームの開始において、カウントをゼ
ロにセットし； ２．一様にカウントを増加させ； ３．ＶＣ−４フレームの開始において第８フレームカウ
ンター４８をスタート位置にセットし、そしてこの事実
を第４検出回路４７に通知し； ４．ＶＣ−４コンテナのデータが存在するなら、第８フ
レームカウンター４８をスタートさせ； ５．ＶＣ−４コンテナのデータが存在しないなら、第８
フレームカウンター４８をストップさせ； ６．第４検出回路４４に、エリアＨ１およびＨ２の開始
を通知し； ７．割当てられているＶＣ−１２コンテナのデータが存
在するなら、バッファ３３の出力を切替スイッチ５１の
出力に接続し；エリアＨ１，Ｈ２およびＨ３が存在する
なら、第４検出回路４７の出力を切替スイッチ５１の出
力に接続し；ポインターバイトＶ１からＶ４およびエリ
アＨ４が存在するなら、第２ボトム検出回路４９の出力
を切替スイッチ５１の出力に接続し； ８．スタッフィング判定回路４３のためにフレームクロ
ックとロークロック信号とを発生する； 第４検出回路４７： １．ＶＣ−４フレームの開始に関する、第７フレームカ
ウンター４６の情報に基づき、エリアＨ１，Ｈ２および
Ｈ３を形成する； 第８フレームカウンター６５： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第７フレームカウンター４６のスタートが解放され
た時、一様にカウントを増加させ；あるいは古いカウン
トを維持し； ３．各カウントの増加に伴い、クロック信号のクロック
を第２ボトムフレームカウンター５０に加え； ４．第２ボトム検出回路４９に、ＶＣ−１２コンテナの
ポインターバイトＶ１からＶ４の、そしてＶＣ−４コン
テナのＰＯＨにおけるバイトＨ４の、時間的な位置を通
知し； ５．第２ボトム検出回路４９に割当てられているＶＣ−
１２コンテナのデータが存在するかどうかの事実を通知
する； 第２ボトム検出回路４９： １．割当てられているバッファ３３からのマーカーと、
割当てられているスタッフィング判定回路４３からのス
タッフィング判定とに基づいて、ポインターバイトＶ１
からＶ４の内容とポジティブスタッフィング個所とを形
成し； ２．割当てられている第２ボトムフレームカウンター５
０に、マーカーを通知し； ３．割当てられているＶＣ−１２コンテナのデータが読
み出されるべきものであるか、またはネガティブスタッ
フィング個所が存在していれば、割当てられている第２
ボトムフレームカウンター５０をスタートさせ； ４．割当てられているＶＣ−１２コンテナのデータに読
み出されるべきものが無く、またはポジティブスタッフ
ィング個所が存在しているなら、割当てられている第２
ボトムフレームカウンター５０をストップさせる； 第２ボトムフレームカウンター５０： １．マーカーが存在（カウンタ−スタート位置）するな
ら、カウントをゼロにセットし； ２．第２ボトム検出回路４９のスタートが解放された
時、一様にカウントを増加させ；あるいは古いカウント
を維持し； ３．各カウント増加に伴い、リードクロック信号ＳＴの
クロックを発生する； 明確化のために、複数の線が部分的には１つの線が表わ
されていることが理解される。
し； ２．フレームの開始が識別された時に第５フレームカウ
ンター３８をスタート位置にセットする； 第５フレームカウンター３８： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．一様にカウントを増加させ； ３．ＶＣ−４データまたはネガティブスタッフィング個
所（ＶＣ−４コンテナ）が存在する時、第６フレームカ
ウンター３９をスタートさせ； ４．ＶＣ−４データが無く、またはポジティブスタッフ
ィング個所（ＶＣ−４コンテナ）が存在するなら、第６
フレームカウンター３９をストップさせ； ５．第３評価回路３７にエリアＨ１およびＨ２の開始を
通知する； 第３検出回路３７： １．もしエリアＨ１およびＨ２が存在するなら、それら
の内容を求め； ２．第５フレームカウンター３８に、スタッフィング個
所の有無とどの個所に存在（ＶＣ−４コンテナ）するか
の事実を通知し； ３．ＶＣ−４コンテナの開始が到着するまでカウント動
作を開始し； ４．ＶＣ−４コンテナの開始が到着したなら、第５フレ
ームカウンター３８をスタート位置にセットする； 第６フレームカウンター３９： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第５フレームカウンター３８のスタートが開放され
た時、一様にカウントを増加させ；あるいは古いカウン
トを維持し； ３．各カウントの増加に伴い、第１ボトムフレームカウ
ンター４１にクロック信号を供給し； ４．第１ボトム検出回路４０に、ＶＣ−１２コンテナの
ポインターバイトＶ１からＶ４の、そしてＶＣ−４コン
テナのＰＯＨにおけるバイトＨ４の、時間的な位置を通
知し； ５．第１ボトム検出回路４０に、割当てられているＶＣ
−１２コンテナのデータが存在しているかどうかの事実
を通知する； 第１ボトム検出回路４０： １．ポインターバイトＶ１およびＶ２の内容を求め； ２．割当てられている第１ボトムフレームカウンター４
１に；ＶＣ−１２コンテナの開始を通知し；割当てられ
ている第１ボトムフレームカウンター４１のカウントを
スタート位置にセットし； ３．ＶＣ−１２コンテナの開始が到着したなら、割当て
られているバッファ３３にマーカーを送り； ４．割当てられているＶＣ−１２コンテナのデータが、
またはネガティブスタッフィング個所が、存在するな
ら、割当てられている第１ボトムフレームカウンター４
１をスタートさせ； ５．割当てられているＶＣ−１２コンテナにデータが無
いか、またはポジティブスタッフィング個所が存在する
なら、割当てられている第１ボトムフレームカウンター
４１をストップさせる； 第１ボトムフレームカウンター４１： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．割当てられている第１ボトム検出回路４０のスター
トが解放されたなら、一様にカウントを増加させ；ある
いは古いカウントを維持し； ３．各カウント増加に伴い、ライトクロック信号ＳＴの
クロックを発生する；第７フレームカウンター４６： １．ＳＴＭ−１フレームの開始において、カウントをゼ
ロにセットし； ２．一様にカウントを増加させ； ３．ＶＣ−４フレームの開始において第８フレームカウ
ンター４８をスタート位置にセットし、そしてこの事実
を第４検出回路４７に通知し； ４．ＶＣ−４コンテナのデータが存在するなら、第８フ
レームカウンター４８をスタートさせ； ５．ＶＣ−４コンテナのデータが存在しないなら、第８
フレームカウンター４８をストップさせ； ６．第４検出回路４４に、エリアＨ１およびＨ２の開始
を通知し； ７．割当てられているＶＣ−１２コンテナのデータが存
在するなら、バッファ３３の出力を切替スイッチ５１の
出力に接続し；エリアＨ１，Ｈ２およびＨ３が存在する
なら、第４検出回路４７の出力を切替スイッチ５１の出
力に接続し；ポインターバイトＶ１からＶ４およびエリ
アＨ４が存在するなら、第２ボトム検出回路４９の出力
を切替スイッチ５１の出力に接続し； ８．スタッフィング判定回路４３のためにフレームクロ
ックとロークロック信号とを発生する； 第４検出回路４７： １．ＶＣ−４フレームの開始に関する、第７フレームカ
ウンター４６の情報に基づき、エリアＨ１，Ｈ２および
Ｈ３を形成する； 第８フレームカウンター６５： １．カウンターがスタート位置にある時、カウントをゼ
ロにセットし； ２．第７フレームカウンター４６のスタートが解放され
た時、一様にカウントを増加させ；あるいは古いカウン
トを維持し； ３．各カウントの増加に伴い、クロック信号のクロック
を第２ボトムフレームカウンター５０に加え； ４．第２ボトム検出回路４９に、ＶＣ−１２コンテナの
ポインターバイトＶ１からＶ４の、そしてＶＣ−４コン
テナのＰＯＨにおけるバイトＨ４の、時間的な位置を通
知し； ５．第２ボトム検出回路４９に割当てられているＶＣ−
１２コンテナのデータが存在するかどうかの事実を通知
する； 第２ボトム検出回路４９： １．割当てられているバッファ３３からのマーカーと、
割当てられているスタッフィング判定回路４３からのス
タッフィング判定とに基づいて、ポインターバイトＶ１
からＶ４の内容とポジティブスタッフィング個所とを形
成し； ２．割当てられている第２ボトムフレームカウンター５
０に、マーカーを通知し； ３．割当てられているＶＣ−１２コンテナのデータが読
み出されるべきものであるか、またはネガティブスタッ
フィング個所が存在していれば、割当てられている第２
ボトムフレームカウンター５０をスタートさせ； ４．割当てられているＶＣ−１２コンテナのデータに読
み出されるべきものが無く、またはポジティブスタッフ
ィング個所が存在しているなら、割当てられている第２
ボトムフレームカウンター５０をストップさせる； 第２ボトムフレームカウンター５０： １．マーカーが存在（カウンタ−スタート位置）するな
ら、カウントをゼロにセットし； ２．第２ボトム検出回路４９のスタートが解放された
時、一様にカウントを増加させ；あるいは古いカウント
を維持し； ３．各カウント増加に伴い、リードクロック信号ＳＴの
クロックを発生する； 明確化のために、複数の線が部分的には１つの線が表わ
されていることが理解される。
【００３９】
【発明の効果】スタッフィング動作を制御する回路を有
する、同期ディジタルハイアラーキ伝送装置を提供する
ことができる。
する、同期ディジタルハイアラーキ伝送装置を提供する
ことができる。
【図１】ＶＣ−４コンテナを含むＳＴＭ−１フレームを
表わす概略図である。
表わす概略図である。
【図２】同期ディジタルハイアラーキにおける多重構造
を示す図である。
を示す図である。
【図３】同期ディジタルハイアラーキのための伝送装置
のブロック図である。
のブロック図である。
【図４】図３の伝送装置の部分のブロック図である。
【図５】ＶＣ−４コンテナのためのネガティブおよびポ
ジティブスタッフィング機会を有する複数のＳＴＭ−１
フレームを示す図である。
ジティブスタッフィング機会を有する複数のＳＴＭ−１
フレームを示す図である。
【図６】図４において使用される適合回路の第１の実施
例を示す図である。
例を示す図である。
【図７】図６において使用されるスタッフィング判定回
路を示す図である。
路を示す図である。
【図８】図６において使用されるスタッフィング判定回
路を示す図である。
路を示す図である。
【図９】図６において使用されるスタッフィング判定回
路を示す図である。
路を示す図である。
【図１０】ＶＣ−４コンテナ内のＶＣ−１２コンテナの
構造を示す図である。
構造を示す図である。
【図１１】図４に示した適合回路の別の実施例を示す図
である。
である。
１ 伝送回路、 ２ マルチプレクサ、 ３ 光伝送リ
ンク、 ４ デマルチプレクサ、 ５ リジェネレー
タ、 ６ 受信回路、 ７ マルチプレクサ、８ 適合
回路、 ９ スクランブル回路他、 １０ デスクラン
ブル回路他、１１ 入力回路、 １２ 第１周期化回
路、 １３ 第１検出回路、 １４，１５ フレームカ
ウンター、 １６ ライトアドレスジェネレータ、 １
７ バッファ、１８ リードアドレスジェネレータ、
１９ 出力回路、 ２０ スイッチ（マルチプレク
サ）、 ２１ 第２検出回路、 ２２，２３ フレーム
カウンター、２４ スタッフィング判定回路、 ２５
減算器、 ２６ アキュムレータ、 ２７ レジスタ、
２８ コンパレータ、 ２９ 加算器、 ３０カウン
ター、３１ 加算器、 ３２ 乗算器、 ３３ バッフ
ァ、 ３４ 入力回路、 ３５アドレスジェネレータ、
３６ 同期化回路、 ３７ 検出回路、 ３８，３９
カウンター、 ４０ 検出回路、 ４１ カウンター、
４３ 判定回路、 ４４ アドレスジェネレータ、
４５ 出力回路、 ４６ カウンター、 ４７ 検出回
路、 ４８ カウンター、 ４９ 検出回路、 ５０カ
ウンター
ンク、 ４ デマルチプレクサ、 ５ リジェネレー
タ、 ６ 受信回路、 ７ マルチプレクサ、８ 適合
回路、 ９ スクランブル回路他、 １０ デスクラン
ブル回路他、１１ 入力回路、 １２ 第１周期化回
路、 １３ 第１検出回路、 １４，１５ フレームカ
ウンター、 １６ ライトアドレスジェネレータ、 １
７ バッファ、１８ リードアドレスジェネレータ、
１９ 出力回路、 ２０ スイッチ（マルチプレク
サ）、 ２１ 第２検出回路、 ２２，２３ フレーム
カウンター、２４ スタッフィング判定回路、 ２５
減算器、 ２６ アキュムレータ、 ２７ レジスタ、
２８ コンパレータ、 ２９ 加算器、 ３０カウン
ター、３１ 加算器、 ３２ 乗算器、 ３３ バッフ
ァ、 ３４ 入力回路、 ３５アドレスジェネレータ、
３６ 同期化回路、 ３７ 検出回路、 ３８，３９
カウンター、 ４０ 検出回路、 ４１ カウンター、
４３ 判定回路、 ４４ アドレスジェネレータ、
４５ 出力回路、 ４６ カウンター、 ４７ 検出回
路、 ４８ カウンター、 ４９ 検出回路、 ５０カ
ウンター
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 597084238 600 Ｍｏｕｎｔａｉｎ Ｄｒｉｖｅ, Ｍｕｒｒａｙ Ｈｉｌｌ，ＮＪ，Ｕ. Ｓ．Ａ. (56)参考文献 特開 平２−81528（ＪＰ，Ａ) 特開 平２−146834（ＪＰ，Ａ) 特開 昭64−20745（ＪＰ，Ａ) 特開 昭61−158228（ＪＰ，Ａ) 特開 平４−196932（ＪＰ，Ａ) 特開 平４−132345（ＪＰ，Ａ) 特開 平４−288742（ＪＰ，Ａ) 特開 平５−91078（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 7/00 - 7/10
Claims (9)
- 【請求項１】 ＳＴＭ−Ｎ信号の位相変動を補償するた
めの適合回路を含む、同期ディジタルハイアラーキ用の
伝送装置において、スタッフィング個所をインサートす
るための適合回路（８）が少なくともＳＴＭ−Ｎ信号の
１つのコンテナのために、コンテナのデータを書き込
み、さらに読み出すためのバッファ（１７，３３）と、
書き込まれるべきデータのためにライトアドレスを形成
するためのライトアドレスジェネレータ（１６，３５）
および読み出されるべきデータのためにリードアドレス
を形成するためのリードアドレスジェネレータと、所定
の時間の周期にわたってライトおよびリードアドレスジ
ェネレータのアドレス間の差異の平均値を形成するため
の、そしてその平均値に依存してスタッフィング信号を
形成するための、スタッフィング判定回路（２４，４
３）と、そしてスタッフィング信号に依存してコンテナ
内のネガティブまたはポジティブスタッフィング個所を
形成するための、そして少なくとも１つのバッファ内に
蓄積されているデータに基づいて出力信号を形成するた
めの、出力回路（１９，４５）とを有していることを特
徴とする伝送装置。 - 【請求項２】 バッファ（１７，３３）の数、ライトお
よびリードアドレスジェネレータ（１６，３５；１８，
４４）の数およびスタッフィング判定回路（２４，４
３）の数が、スタッフィング個所の挿入のために備えら
れているコンテナの数に依存しているような、請求項１
に記載の伝送装置。 - 【請求項３】 所定の時間の周期にわたって差異が（２
５で）形成された後、スタッフィング判定回路（２４，
４３）は平均差異値を形成するために用いられ、その差
異値は（２６で）集積され、そしてその結果その平均値
は２つの前もって決められたピーク値と（２８で）比較
され、そしてスタッフィング判定回路は、平均値が下側
ピーク値未満であるなら、ネガティブスタッフィング信
号を発生するために、そして平均値が上側ピーク値を越
えていれば、ポジティブスタッフィング信号を発生する
ために、配置されているような、請求項１または２記載
の伝送装置。 - 【請求項４】 周期的な数シーケンスの値の、またはラ
ンダムシーケンスの、集積が、差異値の集積と共にスタ
ッフィング判定回路（２４，４３）内で実行されるよう
な、請求項３に記載の伝送装置。 - 【請求項５】 割当てられているバッファが半分満たさ
れた時、ネガティブまたはポジティブスタッフィング信
号に一定の係数を（３２で）乗ずるためゼロ差異値を形
成するために、そして少なくとも１つの乗算された値と
差異値とを集積するために、スタッフィング判定回路が
配置されているような、請求項３記載の伝送装置。 - 【請求項６】 平均値を形成するための前もって決めら
れた時間の周期が、ローまたはフレーム周期あるいはそ
れらの整数倍であるような、前記請求項１から５までの
いずれか１項記載の伝送装置。 - 【請求項７】 入力回路（１１，３４）が、その入力ク
ロック信号がＳＴＭ−Ｎ信号からリカバーされるような
ライトカウンターによって構成される少なくとも１つの
ライトアドレスジェネレータ（１６，３５）のために入
力クロック信号（Ｔ１）を基にしてライトクロック信号
（ＳＴ）を発生するために設けられ、そしてライトアド
レスジェネレータに割当てられているコンテナのデータ
が存在する時にのみライトクロックパルスを形成するた
めに設けられているような、請求項１から６までのいず
れか１項記載の伝送装置。 - 【請求項８】 出力回路（１９，４５）が、リードカウ
ンターで形成される少なくとも１つのリードアドレスジ
ェネレータ（１８，４４）のために発振器によって発生
された出力クロック信号（Ｔ２）を基にリードクロック
信号（ＬＴ）を発生するために、そして割当てられてい
るコンテナのデータ、そのデータはリードアドレスジェ
ネレータに割当てられたバッファを読むために備えられ
ている、に関してのみリードクロックパルスを形成する
ために、設けられているような、請求項１から７までの
いずれか１項記載の伝送装置。 - 【請求項９】 出力回路（１９，４５）が、ネガティブ
スタッフィング信号の場合にはリードクロック信号（Ｌ
Ｔ）を発生するために、そしてポジティブスタッフィン
グ信号の場合にはリードクロック信号の発生を中断する
ために、設けられているような請求項８記載の伝送装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4108429.2 | 1991-03-15 | ||
| DE4108429A DE4108429A1 (de) | 1991-03-15 | 1991-03-15 | Uebertragungssystem fuer die digitale synchrone hierarchie |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591076A JPH0591076A (ja) | 1993-04-09 |
| JP3084315B2 true JP3084315B2 (ja) | 2000-09-04 |
Family
ID=6427372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04057891A Expired - Fee Related JP3084315B2 (ja) | 1991-03-15 | 1992-03-16 | 同期ディジタルハイアラーキ用伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5361263A (ja) |
| EP (1) | EP0503732B1 (ja) |
| JP (1) | JP3084315B2 (ja) |
| CA (1) | CA2062849C (ja) |
| DE (2) | DE4108429A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0578315A1 (de) * | 1992-07-09 | 1994-01-12 | Philips Patentverwaltung GmbH | Synchrones Übertragungssystem |
| FI93066C (fi) * | 1992-12-09 | 1995-02-10 | Nokia Telecommunications Oy | Multiplekseri ja demultiplekseri |
| DE69423797T2 (de) | 1993-01-21 | 2000-12-28 | Hitachi Ltd | Plattenwiedergabegerät |
| EP0618700A1 (en) * | 1993-04-02 | 1994-10-05 | ALCATEL BELL Naamloze Vennootschap | Data synchronization device |
| FI94812C (fi) * | 1993-05-18 | 1995-10-25 | Nokia Telecommunications Oy | Menetelmä ja laite tasauspäätöksen aikaansaamiseksi synkronisen digitaalisen tietoliikennejärjestelmän solmupisteessä |
| US5528598A (en) * | 1994-06-03 | 1996-06-18 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal |
| US5535218A (en) * | 1994-06-03 | 1996-07-09 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal which is being mapped in another such signal by temporarily suspending measurement of available data |
| DE69529565T2 (de) * | 1994-06-03 | 2003-11-20 | Transwitch Corp | Vorrichtung und verfahren zur jitterbegrenzung in einem nachrichtenübertragungssignal |
| DE4437136A1 (de) * | 1994-10-18 | 1996-04-25 | Philips Patentverwaltung | Übertragungssystem mit einem Regelkreis |
| JP2616731B2 (ja) * | 1994-12-27 | 1997-06-04 | 日本電気株式会社 | 伝送信号処理回路 |
| US5543853A (en) * | 1995-01-19 | 1996-08-06 | At&T Corp. | Encoder/decoder buffer control for variable bit-rate channel |
| GB9509216D0 (en) * | 1995-05-05 | 1995-06-28 | Plessey Telecomm | Retiming arrangement for SDH data transmission system |
| IT1276166B1 (it) | 1995-11-24 | 1997-10-27 | Alcatel Italia | Metodo e nodo di rete per la resincronizzazione delle trame in un sistema di trasmissione digitale sincrona |
| DE19545675A1 (de) * | 1995-12-07 | 1997-06-12 | Sel Alcatel Ag | Synchrones digitales Übertragungssystem |
| JPH09321723A (ja) * | 1996-05-30 | 1997-12-12 | Fujitsu Ltd | 無瞬断回線切替え装置及び方法 |
| DE19722032A1 (de) * | 1997-05-27 | 1998-12-10 | Bosch Gmbh Robert | System zum Übertragen von STM-1-Signalen |
| US6014759A (en) * | 1997-06-13 | 2000-01-11 | Micron Technology, Inc. | Method and apparatus for transferring test data from a memory array |
| US6044429A (en) | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
| GB9718831D0 (en) * | 1997-09-05 | 1997-11-12 | Plessey Telecomm | Data transmission in an sdh network |
| JP3398593B2 (ja) * | 1998-03-18 | 2003-04-21 | 富士通株式会社 | ペイロード相対位置変更要求装置及びそれを含む伝送装置 |
| DE19820572A1 (de) | 1998-05-08 | 1999-11-11 | Alcatel Sa | Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem |
| US6229863B1 (en) | 1998-11-02 | 2001-05-08 | Adc Telecommunications, Inc. | Reducing waiting time jitter |
| KR100539917B1 (ko) * | 1998-12-30 | 2006-02-28 | 삼성전자주식회사 | 전송장치의 프레임 정렬 감시회로 |
| KR100332409B1 (ko) * | 1999-10-05 | 2002-04-13 | 서평원 | 에스디에이치 상의 가상컨테이너 단위 스위칭 장치 |
| EP1113612A3 (en) * | 1999-10-14 | 2004-06-16 | ECI Telecom Ltd. | Transmission of additional data in a SDH network |
| US7139477B2 (en) | 1999-11-03 | 2006-11-21 | Eci Telecom Ltd. | Method and system for diverting traffic in a communication network |
| EP1343261B1 (en) * | 2002-02-28 | 2005-10-05 | Alcatel | Plesiochronous demultiplexer |
| JP4312080B2 (ja) * | 2004-02-27 | 2009-08-12 | 富士通株式会社 | 通信方法及び装置 |
| EP1798882B1 (en) * | 2005-12-14 | 2011-08-03 | Alcatel Lucent | Method and device for demapping a tributary and recovering the lower order tributary synchronism |
| US8681917B2 (en) | 2010-03-31 | 2014-03-25 | Andrew Llc | Synchronous transfer of streaming data in a distributed antenna system |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1195899A (en) * | 1967-11-21 | 1970-06-24 | Mini Of Technology | Improvements in or relating to Synchronising Arrangements in Digital Communications Systems. |
| FI335573A (ja) * | 1973-10-30 | 1975-05-01 | Nokia Oy Ab | |
| DE3315372A1 (de) * | 1983-04-28 | 1984-10-31 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal |
| CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
| US4791652A (en) * | 1987-06-04 | 1988-12-13 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| US4891788A (en) * | 1988-05-09 | 1990-01-02 | Kreifels Gerard A | FIFO with almost full/almost empty flag |
| US4928275A (en) * | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| US5123010A (en) * | 1989-07-13 | 1992-06-16 | Siemens Aktiengesellschaft | Method for the through-connection of multiplex signals via cross connectors |
| DE4018687A1 (de) * | 1989-07-18 | 1991-01-31 | Siemens Ag | Verfahren und anordnung zur uebertragung eines blocks aus vier verwaltungseinheiten au-31 oder aus drei verwaltungseinheiten au-32 in einem synchronen transport-modul stm-1 |
| DE3926251A1 (de) * | 1989-08-09 | 1991-02-14 | Philips Patentverwaltung | Stopfentscheidungsschaltung |
| LU87714A1 (de) * | 1989-11-29 | 1990-07-24 | Siemens Ag | Verfahren zum uebertragen eines digitalen breitbandsignals in einer untersystemeinheitenkette ueber ein netz einer synchron-digital-multiplexhierarchie |
| US5131013A (en) * | 1990-05-30 | 1992-07-14 | At&T Bell Laboratories | Asynchronous-synchronous digital transmission signal conversion |
| US5157655A (en) * | 1990-10-31 | 1992-10-20 | Transwitch Corp. | Apparatus for generating a ds-3 signal from the data component of an sts-1 payload signal |
-
1991
- 1991-03-15 DE DE4108429A patent/DE4108429A1/de not_active Withdrawn
-
1992
- 1992-03-06 EP EP92200655A patent/EP0503732B1/de not_active Expired - Lifetime
- 1992-03-06 DE DE59209158T patent/DE59209158D1/de not_active Expired - Fee Related
- 1992-03-12 CA CA002062849A patent/CA2062849C/en not_active Expired - Fee Related
- 1992-03-16 JP JP04057891A patent/JP3084315B2/ja not_active Expired - Fee Related
-
1993
- 1993-11-05 US US08/148,016 patent/US5361263A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2062849C (en) | 2001-04-17 |
| EP0503732A2 (de) | 1992-09-16 |
| CA2062849A1 (en) | 1992-09-16 |
| DE59209158D1 (de) | 1998-03-05 |
| EP0503732A3 (en) | 1993-02-10 |
| EP0503732B1 (de) | 1998-01-28 |
| DE4108429A1 (de) | 1992-09-17 |
| JPH0591076A (ja) | 1993-04-09 |
| US5361263A (en) | 1994-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3084315B2 (ja) | 同期ディジタルハイアラーキ用伝送装置 | |
| JP3086054B2 (ja) | 同期ディジタル信号用伝送装置 | |
| US6094737A (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames | |
| US7257117B2 (en) | Mapping arbitrary signals | |
| US5537447A (en) | Synchronous transmission system for carrying multiplexed signals | |
| US5263057A (en) | Method of reducing waiting time jitter | |
| US5111485A (en) | Method of and circuit for synchronizing data | |
| US6882662B2 (en) | Pointer adjustment wander and jitter reduction apparatus for a desynchronizer | |
| US5471511A (en) | Digital phase-locked loop arrangement for use in a desynchronizer | |
| US5548534A (en) | Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal | |
| EP0699363B1 (en) | Method and device for making a justification decision at a node of a synchronous digital telecommunication system | |
| CA2090270A1 (en) | Circuit arrangement for equalizing frequency and/or phase variations between an incoming and an outgoing signal | |
| JP3177824B2 (ja) | ジッタ抑圧回路 | |
| JP3949595B2 (ja) | ジッタ抑圧回路 | |
| JP3271444B2 (ja) | Ｂｉｐ−２演算回路およびｂｉｐ−２チェック回路 | |
| JP3140285B2 (ja) | データレート変換装置 | |
| JP2690627B2 (ja) | 非同期データ伝送方式 | |
| JPH07202868A (ja) | データレート変換装置 | |
| JP2965449B2 (ja) | データ分離出力回路 | |
| JPH04196937A (ja) | ジッタ抑圧回路 | |
| JP2001345772A (ja) | Ｓｄｈ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |