DE19722032A1 - System zum Übertragen von STM-1-Signalen - Google Patents

Description

Stand der Technik

Die vorliegende Erfindung betrifft ein System zum Übertragen von STM-1-Signalen der Synchronen Digitalen Hierarchie, welche mehrere Rahmensynchronwörter aufweisen, wobei in einer Sendeeinrichtung durch einen Stopfvorgang die Bitrate eines auszusendenden Signals an eine Referenzbitrate angepaßt wird.

Der Rahmenaufbau eines STM-1-Signals ist in den ITU-T-Empfehlungen G.708 und G.709 definiert. Für die Datenübertragung sind bestimmte Datenstrukturen vorgegeben, die sogenannten Synchronous Transport Modules (STM), für die es verschiedene Hierarchiestufen gibt. Die niedrigste Hierarchiestufe bilden die STM-1-Signale, welche eine Bitrate von 155,52 Mbit/s haben. Die STM-strukturierten Signale, egal welcher Hierarchiestufe sie sind, stellen alle einen Rahmen in einer Blockstruktur dar, in dem es einen Nutzsignalbereich gibt und den sogenannten Section Overhead (SOH), in dem sich neben Steuerinformationen und Hilfsdiensten verschiedenster Art auch mehrere Rahmensynchronwörter befinden.

In Übertragungssystemen für STM-1-Signale kommt es vor, daß zwei oder mehr STM-1-Signale untereinander synchronisiert werden müssen; beispielsweise in einem Richtfunksystem, wenn zwei modulierte STM-1-Signale in derselben Frequenzlage, jedoch mit unterschiedlichen Polarisationen übertragen werden. In einem solchen Fall werden empfangsseitig sogenannte Depolarisationsentkoppler eingesetzt, um eine unzulässige Beeinträchtigung der Übertragungsqualität durch die Depolarisationserscheinungen im Funkfeld zu vermeiden. Die Depolarisationsentkoppler erzielen nur dann eine optimale Wirkung, wenn die beiden zu übertragenden Datensignale sendeseitig untereinander bzw. mit einem Referenztakt synchronisiert werden.

Ein System zur Synchronisation zweier STM-1-Signale, wie einleitend dargestellt, ist aus der EP 0 475 497 B1 bekannt. Bei diesem System wird eine Bittaktsynchronität zwischen zwei STM-1-Signalen hergestellt, indem im virtuellen Container VC (Nutzdatenbereich) des STM-1-Rahmens an vorgegebenen Stellen feste und variable Stopfbits eingefügt werden. Die festen Stopfstellen müssen immer mit einem Stopfbit versehen werden, während die Stellen für die variablen Stopfbits je nach Entscheidung einer Stopfendscheidungsschaltung entweder mit einem Informationsbit oder mit einem Stopfbit besetzt werden.

Vorteile der Erfindung

Gemäß den Merkmalen des Anspruchs 1 wird für die Synchronisation der Bitrate eines STM-1-Signals auf eine Referenzbitrate ein Stopfvorgang angewendet, bei dem ein oder mehrere Bits in eines der Rahmensynchronwörter des STM-1-Signals eingefügt oder aus diesem entfernt werden. Dieses System benötigt keine Redundanz.

Vorteilhafte Weiterbildungen der Erfindung gemäß Anspruch 1 gehen aus den Unteransprüchen hervor. Danach werden in einer Empfangseinrichtung, die das STM-1-Signal mit veränderter Bitrate empfängt, der Abstand der Rahmensynchronwörter des STM-1-Signals ermittelt und zur Wiederherstellung der ursprünglichen Rahmensynchronwörter eine entsprechende Anzahl von Bits eingefügt oder entfernt.

In der Sendeeinrichtung kann zusätzlich die Information der Rahmensynchronwörter geändert und in der Empfangseinrichtung können die Rahmensynchronwörter aufgrund ihrer geänderten Information identifiziert werden.

In der Sendeeinrichtung wird das auf einen vorgegebenen Referenz-Bittakt zu synchronisierende STM-1-Signal in einen elastischen Speicher eingeschrieben, dessen Schreibtakt dem aktuellen Bittakt des STM-1-Signals und dessen Lesetakt dem Referenz-Bittakt entspricht. In Abhängigkeit von der Differenz zwischen Schreib- und Lesetakt werden so viele Bits in eines der Rahmensynchronwörter des STM-1-Signals eingefügt oder aus ihm entfernt, daß es zu einer Angleichung zwischen dem Schreib- und dem Lesetakt kommt.

In der Empfangseinrichtung wird das STM-1-Signal, dessen ursprüngliche Rahmensynchronwortlänge wieder hergestellt ist, in einen elastischen Speicher eingeschrieben und mit einem Lesetakt wieder ausgelesen, der der ursprünglichen Bitrate auf der Sendeseite entspricht.

Beschreibung von Ausführungsbeispielen

Anhand mehrerer in der Zeichnung dargestellter Ausführungsbeispiele wird nachfolgend die Erfindung näher erläutert. Es zeigen:

Fig. 1 einen STM-1-Rahmen,

Fig. 2 mehrere Rahmensynchronwörter,

Fig. 3 das Funktionsdiagramm einer Sendeeinrichtung und

Fig. 4 das Funktionsdiagramm einer Empfangseinrichtung.

Ein STM-1-Rahmen, wie er in den ITU-T-Empfehlungen G.708 und G.709 definiert ist, ist in der Fig. 1 dargestellt. Der STM-1-Rahmen besteht aus einem virtuellen Container VC - das ist der Nutzdatenbereich - und einem ihm vorgesetzten Section Overhead. Der Section Overhead besteht aus einem Regenerator Section Overhead RSOH und einem Multiplex Section Overhead MSOH.

Der Regenerator Section Overhead RSOH enthält drei Rahmensynchronwörter A1 und drei Rahmensynchronwörter A2. Außerdem sind darin die Bytes E1 und F1 zur Sprach- und Datenübertragung, die Bytes D1, D2 und D3 als Datenkommunikationskanal für Netzmanagementaufgaben, ein Byte C1 zur Identifikation der einzelnen STM-1-Rahmen, sowie ein Byte B1 zur Information über die aufgetretenen Paritätsverletzungen durch Bitfehler in einem Regeneratorabschnitt enthalten.

Der Multiplex Section Overhead MSOH enthält drei Bytes B2 zur Information über aufgetretene Paritätsverletzungen durch Bitfehler in einem Multiplexabschnitt des SDH-Netzes. Weiterhin sind Bytes D4 bis D12 zur Übertragung von Netzmanagementinformationen vorgesehen. Außerdem gibt es Bytes K1 und K2 zur Steuerung von Ersatzschaltungen im SDH- Netz, sowie Bytes Z1 und Z2, die bisher noch für künftige Anwendung reserviert sind. Die gekreuzten Felder symbolisieren sechs Bytes, die für nationale Nutzung freigehalten sind. Schließlich sind noch derzeit 26 Bytes (freie Felder) für zukünftige internationale Standardisierungen reserviert.

Zwischen dem Regenerator Section Overhead RSOH und dem Multiplex Section Oerhead, MSOH befindet sich eine Administration Unit AU.

Für den nachfolgend beschriebenen Synchronisationsvorgang sind nur die Rahmensynchronwörter A1 und A2 von Interesse. Diese Rahmensynchronwörter A1 und A2 sind im Detail in der Fig. 2 dargestellt. Die mittlere Reihe in Fig. 2 zeigt die Rahmensynchronwörter A1 und A2 mit ihren normalen Wortlängen von jeweils 8 Bit. Alle Rahmensynchronwörter A1 und A2 zusammen haben dann die Rahmensynchronwortlänge RSWL. Bei dem ersten Rahmensynchronwort sind nicht alle 8 Bits mit Informationen belegt, sondern nur das halbe Rahmensynchronwort 1/2 A1 enthält Information und die anderen 4 Bits sind frei. Die Aufteilung zwischen belegten und freien Bits kann auch anders sein als in diesem Ausführungsbeispiel angegeben. Ebenso kann auch irgendein anderes der insgesamt 6 Rahmensynchronwörter A1, A2 nur teilweise mit Information belegt sein.

In der Fig. 3 ist ein Funktionsdiagramm einer Sendeeinrichtung dargestellt, die ein STM-1-Signal S1 an seinem Eingang in seiner Bitrate so verändert, daß sie an einen Referenztakt T2 angepaßt ist. Der Referenztakt T2 ist entweder aus einem anderen STM-1-Signal, zu dem das Ausgangssignal S2 synchron sein soll, abgeleitet oder es stammt aus einem zentralen Referenztakt-Generator.

Aus dem Eingangssignal S1 wird zunächst in einer Taktableitungsschaltung 1 die Bitrate, d. h. der Bittakt T1 ermittelt. In einem Schaltblock 2 werden die Daten des Eingangssignals S1 mit dem Takt T1 übernommen. Dabei findet eine Rahmensynchronisation in der Weise statt, daß das Eingangssignal S1 in STM-1-Rahmen eingeteilt wird, wobei sich die Rahmensynchronisation an den im STM-1-Signal S1 äquidistant enthaltenen Rahmensynchronwörtern A1, A2 orientiert. Im nächsten Schaltblock 3 findet für die erforderliche Synchronisation des Eingangssignals S1 ein Stopfvorgang statt, bei dem entweder in das erste Rahmensynchronwort A1 ein oder mehrere Bits eingefügt werden, wenn der Bittakt T1 des Eingangssignals S1 kleiner als der Referenztakt T2 ist, oder bei dem aus dem ersten Rahmensynchronwort A1 ein oder mehrere Bits entfernt werden, wenn der Bittakt T1 des Eingangssignals S1 größer als der Referenztakt T2 ist. Die obere Zeile in Fig. 2 zeigt die Rahmensynchronwörter A1, A2, aus denen 1 Bit entfernt worden ist, und die untere Zeile zeigt die um 2 Bit erweiterten Rahmensynchronwörter A1, A2.

Die Information darüber, wieviele Bits eingefügt oder entfernt werden sollen, erhält der Schaltblock 3 über ein Stopfsignal SBS. Nach dem Stopfvorgang wird das modifizierte Eingangssignal S1 in einen elastischen Speicher 4 eingeschrieben. Der Schreibtakt des elastischen Speichers 4 entspricht dem durch den Stopfvorgang veränderten Bittakt des Eingangssignals S1. Der Lesetakt des elastischen Speichers 4, mit dem das Ausgangssignal S2 herausgelesen wird, ist der Referenztakt T2. Ein Schaltungsblock 5 überwacht den Füllstand des elastischen Speichers 4 und übergibt einem nachfolgenden Stopfentscheider 6 eine Information über die Ablage zwischen dem Schreib- und dem Lesetakt. Der Stopfentscheider 6 gewinnt aus der Differenz zwischen dem Schreib- und dem Lesetakt das Stopfsignal SBS, in dem die Information steckt, wie viele Bits in das Rahmensynchronwort A1 eingefügt oder aus ihm entfernt werden sollen. Der elastische Speicher 4, die Überwachung 5 seines Füllstandes und der Stopfentscheider müssen hier nicht näher beschrieben werden, da sie zum Stand der Technik (z. B. EP 0 475 497 B1) gehören. Am Ausgang des elastischen Speichers 4 liegt ein STM-1-Signal S2 an, das mit seiner Bitrate auf den Referenztakt T2 synchronisiert ist.

Das Richtfunksystem darf den Datenstrom nicht in unzulässiger Weise verändern. Deshalb wird in einer Empfangseinrichtung, die in Fig. 4 dargestellt ist, der in der Sendeeinrichtung zuvor durchgeführte Stopfvorgang wieder rückgängig gemacht. Am Eingang der Empfangseinrichtung liegt das synchronisierte STM-1-Signal S2 an. Ein Schaltblock 7 leitet zunächst den Bittakt T2 aus diesem Eingangssignal S2 ab. Der Schaltblock 8 führt ähnlich dem oben beschriebenen Schaltblock 2 eine Rahmensynchronisation des Signals S2 durch, indem er, sich an den Rahmensynchronwörtern A1, A2 orientierend, das Signal S2 in STM-1-Rahmen einteilt.

In dem Schaltblock 9 werden die Rahmensynchronwörter A1 und A2 identifiziert. Dabei wird ermittelt, um wie viele Bits der Abstand zwischen den Rahmensynchronwörtern zweier aufeinanderfolgender Rahmen von der Norm (s. Fig. 2 mittlerer Reihe) abweicht. Mit der Information aus dem Schaltblock 9 gewinnt ein Entstopfentscheider 10 ein Entstopfsignal SBE, das einem auf die Rahmensynchronisationsschaltung 8 folgenden Schaltblock 11 zugeführt wird. Im Schaltblock 11 wird das STM-1-Signal S2 entstopft; d. h. dem ersten Rahmensynchronwort eines jeden STM-1-Rahmens werden aufgrund der Information des Entstopfsignals SBE so viele Bits hinzugefügt wie in der Sendeeinrichtung entfernt worden sind oder so viele Bits entfernt, wie in der Sendeeinrichtung hinzugefügt worden sind. Das entstopfte Signal wird in einen elastischen Speicher 12 eingeschrieben. Eine Taktableitung 13 gewinnt aus dem Schreibtakt einen Lesetakt T3, mit dem das STM-1- Signal S3 aus dem elastischen Speicher 12 herausgelesen wird. Der Lesetakt T3 entspricht genau dem Takt T1 und das Datensignal S3 dem Datensignal S1 auf der Sendeseite.

Um die Identifikation der Rahmensynchronwörter A1, A2 in der Empfangseinrichtung zu verbessern, kann in der Sendeeinrichtung im Schaltblock 3 zusätzlich auch die Information der Rahmensynchronwörter A1, A2 geändert werden. Die Rahmensynchronisationsschaltung 8 in der Empfangseinrichtung erkennt die Rahmensynchronwörter an der geänderten Information. Allerdings muß diese Informationsänderung in den Rahmensynchronwörtern A1, A2 im Schaltungsblock 11 wieder rückgängig gemacht werden.

Claims (5)

1. System zum Übertragen von STM-1-Signalen der Synchronen Digitalen Hierarchie, welche mehrere Rahmensynchronwörter aufweisen, wobei in einer Sendeeinrichtung durch einen Stopfvorgang die Bitrate eines auszusendenden Signals an eine Referenz-Bitrate angepaßt wird, dadurch gekennzeichnet, daß bei dem Stopfvorgang ein oder mehrere Bits in eines der Rahmensynchronwörter (A1, A2) eingefügt oder aus diesem entfernt werden.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß eine Empfangseinrichtung (7, . . ., 13), die das STM-1-Signal (S2) mit veränderter Bitrate empfängt, den Abstand der Rahmensynchronwörter aufeinanderfolgender Rahmen in diesem STM-1-Signal (S2) ermittelt und zur Wiederherstellung der ursprünglichen Rahmensynchronwortlänge (RSWL) eine entsprechende Anzahl von Bits einfügt oder entfernt.

3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Sendeeinrichtung (1, . . ., 6) die Information der Rahmensynchronwörter (A1, A2) geändert wird und in der Empfangseinrichtung (7, . . ., 13) die Rahmensynchronwörter (A1, A2) aufgrund ihrer geänderten Information identifiziert werden.

4. System nach Anspruch 1, dadurch gekennzeichnet, daß in der Sendeeinrichtung (1, . . ., 6) das auf einen vorgegebenen Referenz-Bittakt (T2) zu synchronisierende STM-1-Signal (S1) in einen elastischen Speicher (4) eingeschrieben wird, dessen Schreibtakt dem aktuellen Bittakt (T1) des STM-1- Signals (S1) und dessen Lesetakt dem Referenz-Bittakt (T2) entspricht, und daß in Abhängigkeit von der Differenz zwischen Schreib- und Lesetakt so viele Bits in eines der Rahmensynchronwörter (A1, A2) des STM-1-Signals eingefügt oder aus ihm entfernt werden, so daß es zu einer Angleichung zwischen dem Schreib- und dem Lesetakt kommt.

5. System nach Anspruch 2, dadurch gekennzeichnet, daß in der Empfangseinrichtung (7, . . ., 13) das STM-1-Signal, dessen ursprüngliche Rahmensynchronwortlänge (RSWL) wieder hergestellt ist, in einen elastischen Speicher (12) eingeschrieben und mit einem Lesetakt (T3) wieder ausgelesen wird, der dem Bittakt (T1) eines sendeseitigen Eingangssignals (S1) entspricht.