FI93066C - Multiplekseri ja demultiplekseri - Google Patents

Multiplekseri ja demultiplekseri Download PDF

Info

Publication number
FI93066C
FI93066C FI925598A FI925598A FI93066C FI 93066 C FI93066 C FI 93066C FI 925598 A FI925598 A FI 925598A FI 925598 A FI925598 A FI 925598A FI 93066 C FI93066 C FI 93066C
Authority
FI
Finland
Prior art keywords
bit
bits
byte
bytes
digital signal
Prior art date
Application number
FI925598A
Other languages
English (en)
Swedish (sv)
Other versions
FI925598A0 (fi
FI925598A (fi
FI93066B (fi
Inventor
Matti Kaasinen
Ari Alanko
Jouko Katainen
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Priority to FI925598A priority Critical patent/FI93066C/fi
Publication of FI925598A0 publication Critical patent/FI925598A0/fi
Priority to PCT/FI1993/000527 priority patent/WO1994014254A1/en
Priority to DE69323559T priority patent/DE69323559T2/de
Priority to AU56513/94A priority patent/AU678567B2/en
Priority to EP94901963A priority patent/EP0673570B1/en
Priority to DK94901963T priority patent/DK0673570T3/da
Publication of FI925598A publication Critical patent/FI925598A/fi
Publication of FI93066B publication Critical patent/FI93066B/fi
Application granted granted Critical
Publication of FI93066C publication Critical patent/FI93066C/fi

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

93066
Multiplekseri ja demultiplekseri Tämän keksinnön kohteena on multiplekseri digitaa-lisignaalin, digitaalisen lisäinformaation ja täytebittien 5 yhdistämiseksi aikamultipleksisignaaliksi, jossa aikamul- tipleksisignaalin pulssikehys on muodostettu peräkkäisistä n-bittisistä tavuista, joista ainakin yksi on tasaustavu, jonka ainakin viimeinen bitti on tilaltaan kiinteä täyte-bitti ja ainakin yksi sitä tai niitä edeltävä bitti on ta-10 sausmahdollisuusbitti, joka on tasaustarpeesta riippuen joko digitaalisignaalin bitti tai tilaltaan kiinteä täyte-bitti, tasaustavun muodostuessa muilta osin digitaalisignaalin biteistä, joka multiplekseri käsittää joustavan puskurimuistin, johon digitaalisignaali kirjoitetaan ja 15 josta se luetaan pulssikehykseen halutussa tahdissa, si ten, että tasaustavun täytebiteiksi tulevat digitaalisignaalin bitit toistuvat seuraavan tavun alussa, ja multi-plekseripiirin pulssikehyksen kokoamiseksi lisäinformaatiosta ja puskurimuistista syötetystä digitaalisignaalis-20 ta.
Tämä keksintö koskee myös demultiplekseriä digitaalisignaalin erottamiseksi digitaalisignaalin, digitaalisen lisäinformaation ja täytebittien yhdessä muodostamasta ai-kamultipleksisignaalista, jonka aikamultipleksisignaalin ’1 25 pulssikehys on muodostettu peräkkäisistä n-bittisistä tavuista, joista ainakin yksi on tasaustavu, jonka ainakin viimeinen bitti on tilaltaan kiinteä täytebitti ja ainakin yksi sitä tai niitä edeltävä bitti tasausmahdollisuusbit-ti, joka on tasaustarpeesta riippuen joko digitaalisignaa-30 Iin bitti tai tilaltaan kiinteä täytebitti, tasaustavun muodostuessa muilta osin digitaalisignaalin biteistä, joka demultiplekseri käsittää demultiplekseripiirin pulssikehyksen hajottamiseksi lisäinformaatiotavuiksi, joissa ei ole digitaalisignaalin bittejä ja n-bittisiksi tavuiksi, 35 jotka sisältävät digitaalisignaalin bitit ja täytebitit, • 93066 2 joustavan puskurimuistin, johon mainitut n-bittiset tavut, jotka sisältävät digitaalisignaalin bitit ja täytebitit, kirjoitetaan ja josta digitaalisignaalin bitit tavuittain luetaan.
5 Keksinnön tavoitteena on synnyttää CCITTtn suosi tuksen G.709 mukaisen 139.264 kbit/s signaalin mapitukseen ja tämän mapituksen purkuun soveltuvat multiplekseri ja demultiplekseri. Mainitun suosituksen mukaisesti 139.264 kbit/s (140 M) signaali mapitetaan STM-1 kehyksen VC-4 10 konttiin. Oheisen piirustuksen kuviossa 1 on esitetty tällaisen STM-1 kehyksen rakenne otsikkokenttineen SOH ja PÖH sekä VC-4 kontteineen. VC-4 kontin yhden rivin mapituskaa-vio on esitetty piirustuksen kuviossa 2. Tästä kuviossa 2 esitetystä VC-4 kontin yhden rivin mapituskaaviosta havai-15 taan, että kullakin rivillä on yksi tasaustavu Z, jossa kaksi viimeistä bittiä ovat tasausmahdollisuusbitti S ja kiinteä täytebitti R. Tasausmahdollisuusbitti S on tasaus-tarpeesta riippuen joko informaatiobitti I tai kiinteä täytebitti R. Tieto siitä, onko tasausmahdollisuusbitti S 20 informaatiobitti I vaiko täytebitti R sisällytetään ta-sauksenohjausbitteihin C, joita kullakin rivillä on tavuihin X sisältyvinä viisi kappaletta. Jos kunkin bitin C arvo on nolla, on tasausmahdollisuusbitti informaatiobitti, kun taas tasauksenohjausbittien C arvojen ollessa 1, * 25 on S täytebitti. Biteistä C päätetään enemmistöäänestyksen perusteella, onko kullakin rivillä olevan tasaustavun Z tasausmahdollisuusbitti S informaatiobitti vaiko täytebitti.
Multiplekseri ja demultiplekseri yllä kuvatun kal-. 30 täisen STM-1 kehyksen synnyttämiseksi mapitettaessa siihen ‘ 139.264 kbit/s signaali, on esitetty EP-hakemusjulkaisussa 0 422 443. Tämän julkaisun mukaisessa mapituksessa tasaus-tavujen Z tasausmahdollisuusbitti ja täytebitti muodostetaan itse informaatiosignaalin biteistä siten, että ta-35 saustavun viimeinen tai kaksi viimeistä bittiä tasaustar- • 93066 3 peesta riippuen toistetaan seuraavan tavun alussa. Tätä tarkoitusta varten multiplekseri ja toisaalta mapituksen purkuun käytetty demultiplekseri sisältävät joustavan puskurin, johon informaatiosignaali kirjoitetaan ja josta se 5 luetaan VC-4 konttiin. Lukuosoite synnytetään kullekin bitille erikseen ja multipleksauksen ohjausyksikön avulla lukuosoitetta muutetaan tasaustavuja luettaessa ainoastaan 6 tai 7 bittiä muutoksen tavanomaisen informaatiotavun yhteydessä ollessa 8 bittiä. Täten tasaustavuja luettaessa 10 niiden viimeinen tai kaksi viimeistä bittiä toistuvat seuraavan uuden tavun alussa. Tällainen biteittäin tapahtuva osoittaminen ja joustavasta puskurimuistista lukeminen ovat käytännössä vaikeasti toteutettavissa. Joudutaan käyttämään tavanomaisesta poikkeavia erikoiskomponentteja 15 ja lisäksi piirin käytännön toteutuksesta tulee erittäin monimutkainen. Vaikka kyseisen julkaisun mukaisessa multi-plekserissä on pyritty pääsemään eroon biteittäin tapahtuvasta toiminnasta ja pääsemään tavupohjäiseen käsittelyyn, johtaa tasaustavun huomioonottaminen puskurimuistin yksit-20 täisten bittien osoitteisiin perustuen käytännössä erittäin hankalaan laiteratkaisuun, kuten yllä on jo todettu.
Esillä olevan keksinnön tavoitteena on tuoda esiin uudentyyppinen multiplekseri 139.264 kbit/s signaalin ma-pittamiseksi STM-1 kehyksen VC-4 konttiin ilman, että jou-* 25 duttaisiin käyttämään yllämainitusta julkaisusta tunnettua bittitasoista osoitteidenmuodostusta ja pääsemään kauttaaltaan tavutasoiseen käsittelyyn.
Tähän päästään keksinnön mukaisen multiplekserin avulla, jolle on tunnusomaista, että joustava puskurimuis-30 ti käsittää tavupuskurin ja bittipuskurin, joista tavupus-' kuriin digitaalisignaali kirjoitetaan jatkuvasti tavuit tain digitaalisignaalin kellotaajuudesta riippuvalla nopeudella ja josta se luetaan tavuittain bittipuskuriin pulssikehyksen taajuudesta riippuvalla nopeudella pysäyt-35 täen luvun lisäinformaation edellyttämäksi ajaksi ja jossa • · 93066 4 bittipuskurissa tilaltaan kiinteillä täytebiteillä korvattavaksi tulevat tasaustavun bitit siirretään seuraavan tavun alkuun.
Edullisesti bittipuskuri käsittää rekisterin, johon 5 kunkin n-bittisen tavun n-1 vähiten merkitsevää bittiä kirjoitetaan, ja ikkunasiirtimen, johon kirjoitetaan kukin tavu kokonaisuudessaan ja lisäksi yhdellä kellojaksolla viivästyneet n-1 bittiä rekisteristä merkitsevimmiksi biteiksi ja josta luetaan n bittiä osoitepoikkeaman osoittalo masta kohdasta osoitepoikkeaman osoittaman bitin ollessa luetun tavun vähiten merkitsevä bitti, jota osoitepoikkea-maa kasvatetaan kunkin tasaustavun kohdalla yhdellä, jos siihen sisältyvä tasausmahdollisuusbitti on informaatio-bitti, ja kahdella, jos tasausmahdollisuusbitti on täyte-15 bitti.
Mapituksen purkamisesta huolehtivalle keksinnön mukaiselle demultiplekserille on puolestaan tunnusomaista, että joustava puskurimuisti käsittää bittipuskurin ja ta-vupuskurin, joista bittipuskuriin mainitut n-bittiset ta-20 vut kirjoitetaan pulssikehyksen taajuudesta riippuvalla nopeudella ja josta digitaalisignaalin bitit kirjoitetaan tavupuskuriin samalla taajuudella mutta pysäyttäen kirjoituksen lisäinformaatiotavujen ajaksi ja josta tavupusku-rista digitaalisignaali luetaan jatkuvasti tavuittain di- ’ 25 gitaalisignaalin kellotaajuudesta riippuvalla nopeudella.
Edullisesti bittipuskuri käsittää rotaattorin, johon demultiplekseripiiriltä tulevat n-bittiset tavut kirjoitetaan ja jossa niitä kierretään kiertopoikkeaman x mukaisesti siten, että kunkin tavun x merkitsevintä bittiä 30 siirretään kyseisen tavun vähiten merkitseviksi biteiksi, » ' rekisterin, johon rotaattorilta saatavat tavut kirjoite taan ja ohitusvalitsimen, johon kirjoitetaan sekä rotaattorilta suoraan saatavat kierretyt tavut että rekisteristä saatavat, yhdellä kellojaksolla viivästetyt kierretyt ta-35 vut ja josta luetaan rotaattorilta saadun tavun x vähiten • 93066 5 merkitsevää bittiä ulostulotavun x vähiten merkitseväksi bitiksi ja rekisteriltä saadun tavun n-x merkitsevintä bittiä ulostulotavun n-x merkitsevimmäksi bitiksi, jota kiertopoikkeamaa x kasvatetaan kunkin tasaustavun kohdalla 5 yhdellä, jos siihen sisältyvä tasausmahdollisuusbitti on informaatiobitti, ja kahdella, jos tasausmahdollisuusbitti on täytebitti.
Seuraavassa keksinnön mukaista multiplekseriä ja demultiplekseriä kuvataan yksityiskohtaisemmin viitaten 10 oheiseen piirustukseen, jossa kuvio 1 esittää STM-1 kehyksen kehysrakenteen, kuvio 2 esittää kuvion 1 mukaiseen kehysrakenteeseen sisältyvän VC-4 kontin yhden rivin mapituskaavion, kuvio 3 esittää lohkokaaviona keksinnön mukaisen 15 multiplekserin rakenteen, kuvio 4 esittää kuvion 3 mukaiseen multiplekseriin sisältyvän bittipuskurin yksityiskohtaisemman rakenteen, kuvio 5 havainnollistaa kuvion 4 mukaisen piirin toimintaa, 20 kuvio 6 esittää lohkokaaviona keksinnön mukaisen demultiplekserin rakenteen, kuvio 7 esittää kuvion 6 mukaiseen demultiplekse-riin sisältyvän bittipuskurin yksityiskohtaisemman rakenteen ja * 25 kuvio 8 havainnollistaa kuvion 7 mukaisen piirin toimintaa.
Kuvioissa 1 ja 2 on esitetty CCITT:n suosituksen G.709 mukainen mapituskaavio 139.264 kbit/s -signaalin mapittamiseksi STM-1 kehyksen VC-4 konttiin. Kuten yllä on . 30 todettu, aiheuttaa tämän mapituskaavion toteuttaminen eri- • » : tyisesti kuviossa 2 lähemmin näytetyn tasaustavun Z osalta ongelmia, koska tähän tavuun Z sisältyy informaatiobittejä I sekä myös tasausmahdollisuusbitti S ja kiinteä täytebitti R.
35 Kuviossa 3 on esitetty keksinnön mukaisen multi- * 95066 e plekserin lohkokaavio, jonka multiplekserin avulla digitaalinen signaali voidaan mapittaa kuvioissa 1 ja 2 esitetyn kaltaiseen kehykseen. Kuvion 3 lohkokaavion sisääntulona oleva 140 M data on CMI-dekoodattua ja 8-bitin rin-5 nakkaismuodossa. Nämä 8-bitin tavut kirjoitetaan sitten tavupuskuriin 1. Tavupuskuri 1 on 16 tavun rekisteri, johon 140 M data kirjoitetaan 8-bittisinä tavuina, jolloin kirjoitusta ohjaa kirjoitusosoitelaskuri 2, jonka kellotaajuus on 140 MHz/8 eli noin 17 Mhz. Datan lukua tavupus-10 kurista 1 ohjaa lukuosoitelaskuri 3, jonka kellotaajuus on 155.52 MHz/8 eli noin 19 MHz. Lukeminen keskeytetään kuvioista 1 ja 2 ilmenevien otsikkokenttien SOH, joka on lohko-otsikko, ja PÖH, joka on reittiotsikko, ajaksi ja Y ja X tavujen ajaksi ja myös sen ylimääräisen tavuvälin ajak-15 si, joka aiheutuu tasausbitistä S ja täytebitistä R ta-saustavussa Z. Tämän ylimääräisen tavuvälin syntymiseen tullaan palaamaan lähemmin jatkossa.
Kuten edellä todettiin, kirjoitusosoitelaskuri on kellotettu 17 MHz taajuudella. Kirjoitusosoitetta kasvate-20 taan kunkin tavun kirjoituksen yhteydessä aina yhdellä. Kirjoitusta ei koskaan lopeteta eli se on jatkuvaa. Lu-kuosoitelaskuria 3 kellotetaan puolestaan 19 MHz taajuudella. Lukuosoitetta kasvatetaan myös aina yhdellä kunkin tavun lukemisen yhteydessä. Lukeminen kuitenkin keskeyte-25 tään niiksi ajoiksi, joina SOH ja PÖH samoinkuin Y ja X tavut lisätään kehykseen ja myös sen ylimääräisen tavuvälin ajaksi, joka aiheutuu tasausbiteistä S ja täytebiteistä R tavuissa Z. Luvun keskeytystä ohjataan osoitteenoh-jauslohkoila 4. Sen lisäksi että osoitteenohjauslohko 4 30 ohjaa lukuosoitelaskuria 3 se ohjaa myös osoitepoikkeama-laskuria 5. Tämän osoitepoikkeamalaskurin 5 toiminta tulee ilmenemään lähemmin bittipuskurin 6 käsittelyn yhteydessä. Kirjoitusosoitelaskurin 2 ja lukuosoitelaskurin 3 lukemat vastaanottaa tavupuskurin 1 lisäksi myös vaihe- ja pusku-35 rin täyttymis/tyhjentymisilmaisin 7, joka laskee tavupus- • • · 93066 7 kurin luku- ja kirjoitusosoitteiden eron. Koska kirjoitus-ja lukukelloja ei ole tahdistettu toisiinsa, osoitteet voivat muuttua samaan aikaan. Laskenta suoritetaan siten, että tällainen samanaikaisuus ei aiheuta virheitä lasket-5 tuun erotukseen. Ilmaisin 7 informoi prosessoria tavupus-kurin 1 täyttymisestä/tyhjentymisestä. Lisäksi vaiheilmai-sin ohjaa tasauksenohjauslohkoa 8. Tämä tasauksenohjaus-lohko ilmaisee luku- ja kirjoitusosoitteiden eron. Se päättää siitä, tarvitaanko tasausta.
10 Multiplekseripiirissä 10 SOH, testitavu, ΡΟΗ, Y
tavu, Z tavu tasausmahdollisuus- ja täytebitteineen S, R ja X tavu tasausohjausbitteineen C kirjoitetaan multiplekserin ulostulosignaaliin OS. Tätä lähtösignaalin OS muodostusta multiplekseripiirissä 10 ohjaavat STM-1 kehyslas-15 kuri 11 ja 140 M mapitusdekooderi 12. Itse digitaalisig-naali saadaan bittipuskurilta 6, jolloin tähän digitaa-lisignaaliin sisältyvät myös tasaustavut Z, jotka sisältävät täydet 8 bittiä, mutta joista 6 tai 7 merkitsevintä jäävät informaatiobiteiksi ulostulosignaaliin OS. 140 M 20 mapitusdekooderilta 12 saatavat Z tavut sisältävät siis ainoastaan yhden tai kaksi täytebittiä kirjoitettavaksi bittipuskurilta 6 tulevan Z tavun viimeisen tai kahden viimeisen bitin päälle.
STM-1 kehys laskuri 11 luo itse kehysrakenteen ja 25 ohjaa kirjoitusta SOH lohko-osoitteeseen (testitavu ja osoitinarvo). Osoitinarvona on kiinteästi 522 siten, että itse VC-4 kontti alkaa AU-4 osan vasemmasta yläkulmasta välittömästi SOH tavujen jälkeen kuvion 1 mukaisesti. 140 M mapitusdekooderi 12 puolestaan ohjaa 140 Mbit/s datan ja 30 X, Y ja Z tavujen kirjoitusta. Se ohjaa myös puskuriosoi-telaskureita eli osoitteenohjauslohkoa 4, joka puolestaan ohjaa kirjoitusosoitelaskuria 3 ja osoitepoikkeamalaskuria 5. Tältä 140 M mapitusdekooderilta 12 saadaan tieto siitä, milloin luku tavupuskurista 1 tulee keskeyttää.
35 Keksinnön mukaisen multiplekserin oleellisimman • · 93066 8 osan muodostaa bittipuskuri 6, joka vastaanottaa digitaa-lisignaalin bitit tavupuskurilta 1 ja jolta ne luetaan multiplekseripiirillä 10. Kuviossa 4 on esitetty bittipus-kurin yksityiskohtaisempi rakenne. Bittipuskuri muodostuu 5 7 bitin rekisteristä 13, johon kuvion 1 tavupuskurilta 1 vastaanotetun 8-bittisen tavun 7 vähiten merkitsevää bittiä kirjoitetaan 19 MHz kellolla, ja 15 bitin sisääntulon ja 8 bitin ulostulon käsittävästä ikkunasiirtimestä 14. 7-bittisen rekisterin 13 ulostuloa käytetään ikkunasiirtimen 10 sisääntulon 7 merkitsevimpänä bittinä. Lukua bittipusku-rista ohjataan osoitepoikkeamalaskurilla 5. Osoitepoikkea-ma pidetään normaalisti vakiona, mutta tasaustavun Z kohdalla osoitetta kasvatetaan kahdella, jos tasaus suoritetaan, jolloin tasausmahdollisuusbitti S on täytebitti, tai 15 yhdellä, jos tasausta ei suoriteta eli tasausmahdollisuusbitti on informaatiobitti.
Kuviossa 5 on esitetty kuvion 4 mukaisen bittipus-kurin toimintaperiaate. Tästä kuviosta 5 ilmenee, millä tavoin ikkunasiirrin 14 valitsee bitit ulostuloonsa tie-20 tyllä poikkeamaosoitteella. Poikkeamaosoitteeksi kuvion 5 tapauksessa on valittu 3. Voidaan havaita, että ikkunasiirrin 14 valitsee osoitepoikkeaman osoittaman bitin bit-tipuskurin ulostulon vähiten merkitseväksi bitiksi, mikä on se paikka, johon täytebitti R sijoitetaan Z tavussa.
* 25 Tämä bitti kirjoitetaan myös bittirekisteriin bittipaik kaan, joka on seuraavaksi merkitsevämpi kuin rekisterin bitin paikka, joka on valittu bittipuskurin merkitsevim-mäksi bitiksi. Täytebitin R peittäessä bittipuskurin vähiten merkitseväksi bitiksi valitun bitin, kun kyseessä on Z 30 tavu, osoitepoikkeamaa kasvatetaan ja tämä peittynyt bitti nähdään seuraavalla kellojaksolla rekisterin läpi bitti-puskurin merkitsevimpänä bittinä. Tämä paikka pidetään vakiona yhden STM-1 rivin ajan. Luku tavupuskurista keskeytetään säännöllisten aikavälien ajaksi SOH, ΡΟΗ, Y ja X 35 tavujen aikana. Kun poikkeamaosoitetta ollaan kasvatettu • l
I
9 93066 siinä määrin, että se on suuruudeltaan 7, niin kaikki bitit tulee syöttää rekisteristä 13, jolloin syntyy ylimääräinen tavuväli. Näin käy myös silloin, kun osoitepoikke-ama on 6 ja Z tavun tasausmahdollisuusbitti S on tasaus-5 bitti eli käytännössä täytebitti. Tavupuskurin 6 toiminta ylläkuvatun mukaisesti aikaansaa siis tilanteen, jossa Z tavun loppuun sijoitettavat täytebitit (joita voi luonnollisesti olla enemmäkin kuin standardin mukaiset 2) mahdollistetaan osoitepoikkeaman muutoksella, jolloin ne bitit, 10 jotka tulevat peitetyiksi täytebiteillä, toistuvat seuraa-van tavun alussa. Osoitepoikkeaman kiertyessä maksimimääränsä (alue on 0...7) syntyy tilanne, jolloin koko bitti-puskurin ulostulo luetaan rekisteristä 13 eikä tällöin siis voida vastaanottaa tavupuskurista 1 uutta tavua. Juu-15 ri tästä syystä luku tavupuskurista on keskeytyksissä myös näiden ylimääräisten tavuvälien aikana. Käytännön lopputuloksena saavutetaan tilanne, jossa sisääntulevaa digitaa-lisignaalia ei tarvitse lainkaan käsitellä bittitasolla eikä jouduta käyttämään bittitasoisia osoitteita puskuri-20 muisteissa. Täten keksinnön mukainen bittipuskuri 6 on suhteellisen helposti aikaansaatavissa standardikomponen-tein.
Kuvioissa 6 - 8 on kuvattu ja havainnollistettu de-multiplekseriä digitaalisignaalin erottamiseksi digitaali-25 signaalin, digitaalisen lisäinformaation ja täytebittien yhdessä muodostamasta aikamultipleksisignaalista, joka vastaa kuvion 3 mukaisella multiplekserillä synnytettyä aikamultipleksisignaalia. Tällaisen aikamultipleksisignaa-lin pulssikehys on siis muodostettu peräkkäisistä n-bitti-. 30 sistä tavuista, joista ainakin yksi on tasaustavu Z, jonka ainakin viimeinen bitti on tilaltaan kiinteä täytebitti ja ainakin yksi sitä tai niitä edeltävä bitti on tasausmahdollisuusbitti, joka tasaustarpeesta riippuen on joko digitaalisignaalin bitti tai tilaltaan kiinteä täytebitti, 35 tasaustavun muodostuessa muilta osin digitaalisignaalin • · 93066 10 biteistä.
Kuviossa 6 on esitetty lohkokaavio demultiplekse-ristä, joka vastaanottaa sisääntulosignaalin IS, joka vastaa CCITT:n suosituksen 6.709 mukaista STM-1 kehykseen ma-5 pitettua signaalia. Tämä signaali IS vastaanotetaan demul-tiplekseripiiriin 20, jossa testitavu ja osoitinarvotavut luetaan ohjattuina STM-1 kehyslaskurista 21. Osoittimen ilmaisulohko 23, joka on myös kytketty demultiplekseripii-riin 20, tahdistaa VC-4 kehyslaskurin 24. Positiivisen 10 osoitintasauksen yhteydessä kirjoittaminen tavupuskuriin 27 keskeytetään kolmen tahdistustavun ajaksi. Negatiivisen osoitintasauksen tapauksessa kirjoittaminen käynnistetään kolme tavua aikaisemmin kuin normaalisti (osoitinarvotavu-jen jälkeen).
15 Bittitasausta ohjataan biteillä C tavuissa X. Ta- sauksenohjausbitit C tavuissa X luetaan ohjattuina 140 M mapituksen purkudekooderilla 22. VC-4 kontin kullakin rivillä on viisi X tavua, joissa kussakin on yksi C bitti. CCCCC = 00000 ilmaisee, että tasausmahdollisuusbitti S 20 tasaustavussa Z on informaatiobitti, kun taas CCCCC = 11111 ilmaisee, että bitti S on tasausbitti. Enemmistö-äänestystä käytetään tasauspäätöksen tekemiseen C bitin enemmistöäänestyslohkossa 25, jotta vältetään yksittäisten tai kaksoisvirheiden vaikutus bittien C arvojen tulkinnas-25 sa.
STM-1 kehyslaskuri 21 ohjaa testitavun ja osoitin-arvon lukua SOH:sta. Se myös ohjaa puskuriosoitelaskureita pysäyttäen ne SOH tavujen ajaksi. VC-4 kehyslaskuri 24 ohjaa 140 M mapituksen purkudekooderia 22. Se ohjaa myös 30 tavupuskurin kirjoitusosoitelaskuria 28 pysäyttäen sen PÖH
tavujen ajaksi. 140 M mapituksen purkudekooderi 22 ohjaa X tavun lukua. Se myös ohjaa puskurin kirjoitusosoitelaskuria pysäyttäen sen X ja Y tavujen aikana ja osoittaa Z tavun paikan.
35 Demultiplekseripiiriltä 20, jossa siis lisäinfor- • • « • « 93066 11 maatio lukuunottamatta tasaus- ja täytebittejä on poistettu demultiplekserin piirin 20 sisääntulosignaalista, digitaalinen signaali syötetään bittipuskurille 26. Tämän bit-tipuskurin 26 avulla tasaus- ja täytebitit poistetaan di-5 gitaalisignaalista ja se palautetaan bittisisällöltään ja järjestykseltään, mutta ei vielä taajuudeltaan, vastaamaan sitä signaalia, joka oli syötetty kuvion 3 multiplekseril-le. Bittipuskurin 26 toimintaan tullaan jatkossa palaamaan lähemmin.
10 Bittipuskurilta 26 digitaalisignaali syötetään ta- vupuskurille 27. Tämä tavupuskuri on 64 tavun rekisteri, johon digitaalisignaali bittipuskurilta 26 kirjoitetaan 8-bitin tavuissa ohjattuna kirjoitusosoitelaskurilla 28. Datasignaalin lukua ohjataan lukuosoitelaskurilla 29. Kir-15 joitusosoitelaskuria kellotetaan 19 MHz kellolla. Kirjoi-tusosoitetta kasvatetaan aina yhdellä. Kirjoitus pysäytetään SOH, ΡΟΗ, Y ja X tavujen ajaksi ja myös ylimääräisen välin ajaksi, johon tullaan jatkossa palaamaan. Lukuosoi-telaskuria kellotetaan taajuudella, joka on 140 MHz jaet-20 tuna kahdeksalla (noin 17 MHz). Lukemista ei koskaan keskeytetä. Vaihe- ja puskurin täyttymis/tyhjentymisilmaisin 30 on yhteydessä sekä kirjoitusosoitelaskuriin 28 että lukuosoitelaskuriin 29. Vaihevertailu saadaan sekä kirjoitus- että lukuosoitteiden merkitsevimmästä bitistä. Mer-25 kitsevimmistä biteistä saatu taajuus jaetaan kahdella ja syötetään vaiheilmaisimeen. Vaiheilmaisimen ulostulolla ohjataan jänniteohjattua oskillaattoria, joka kehittää 17 MHz kellon demultiplekseriä varten.
Kirjoitusosoitteen ohjauspiiri 31 vastaanottaa tie-. 30 dot SOH, ΡΟΗ, X ja Y tavujen esiintymisestä ja pysäyttää kirjoitusosoitelaskurin näiksi ajoiksi. Se saa myös kier-topoikkeamalaskurilta 32 tiedon ylimääräisen aikavälin esiintymisestä pysäyttäen kirjoitusosoitelaskurin myös tällöin. Seuraavassa palataan kuvaamaan lähemmin bittipus-35 kuria 26 ja sen toiminnasta aiheutuvaa yllämainittua yli- • · 12 95066 määräistä aikaväliä.
Kuviossa 7 on esitetty bittipuskurin 26 yksityiskohtaisempi rakenne. Bittipuskuri käsittää 8-bittisen rekisterin 33, rotaattorin 34 ja ohitusvalitsimen 35. STM-1 5 kehyksestä erotettu 140 M data syötetään rotaattorin 34 kautta. Rotaattorissa kierretyt tavut kirjoitetaan 19 MHz kellolla rekisteriin 33. Ohitusvalitsin 35 valitsee 8-bittisen tavun ulostuloonsa biteistä, jotka se on saanut rotaattorin 34 ulostulosta suoraan ja yhdellä kellojaksolla 10 viivästettyinä rekisteriltä 33. Rotaattori 34 kiertää sille tulevan datasignaalin tavuja kiertopoikkeaman mukaisesti siten, että kunkin tavun kiertopoikkeama-arvon mukainen lukumäärä tavun merkitsevimpiä bittejä siirretään kyseisen tavun vähiten merkitseviksi biteiksi. Tätä kiertoa on ha-15 vainnollistettu kuviossa 8, jossa kiertopoikkeaman x arvoksi on asetettu 3. Täten rotaattorissa 34 kolme merkit-sevintä bittiä kierretään tavun vähiten merkitseviksi biteiksi, jolloin päästään kuviossa 8 siihen tavuun, joka syötetään rekisteriin 33. Tämä sama tavu menee suoraan 20 myös ohitusvalitsimelle 35. Ohitusvalitsimeen 35 kirjoitetaan siis sekä rotaattorilta 34 suoraan saatavat kierretyt tavut että rekisteristä 33 saatavat yhdellä kellojaksolla viivästetyt kierretyt tavut. Ohitusvalitsimen 35 ulostuloon valitaan vähiten merkitseviksi biteiksi kiertopoik-25 keama-arvon osoittama lukumäärä bittejä rotaattorilta 34 saatavasta tavusta. Kuviossa 8 tämä ilmenee siten, että ulostulon 3 vähiten merkitsevää bittiä ovat samat, jotka rotaattorille 34 saapuvassa signaalissa olivat tavun kolme merkitsevintä bittiä. Ulostulon muut bitit eli ulostulota-. 30 vun 5 merkitsevintä bittiä kuvion 8 mukaisessa tapauksessa saadaan rekisteriltä 33 tulevan tavun viidestä merkitse-vimmästä bitistä. Tämä tilanne pätee siis silloin, kun kiertopoikkeama on arvoltaan 3. Jos kiertopoikkeama on arvossa 0 rekisterin 33 sisältö nähdään suoraan ohitusva-35 litsimen 35 ulostulosta. Tällöin siis kaikki ulostulon j · • · 93066 13 bitit ovat rekisteriltä 33 saatuja bittejä.
Kuten edeltävästä ilmenee ja myös kuvion 6 lohko-kaavion lohkon 32 kiertopoikkeamalaskurista 32 voidaan havaita , kirjoitusta bittipuskuriin 26 ja lukua siitä ohja-5 taan kiertopoikkeaman laskurilohkolla 32. Kiertopoikkeama pidetään normaalisti vakiona, mutta tavujen Z kohdalla poikkeamaa kasvatetaan kahdella, jos tapahtuu tasaus (eli bitti S on täytebitti) tai yhdellä, jos tasausta ei suoriteta (eli bitti S on informaatiobitti).
10 Tavun Z kohdalla esiintyy ylimääräinen aikaväli, kun kiertopoikkeama on 7 (kiertopoikkeaman vaihteluväli on 0...7). Ylimääräinen aikaväli esiintyy myös, kun kierto-poikkeama on 6 ja tasausmahdollisuusbitti S on täytebitti. Näissä kohdissa kirjoittaminen rekisteriin 33 merkitsevim-15 mästä bitistä kiertopoikkeama-arvon osoittamaan bittiin asti estetään eli estetään täytebittien kirjoittuminen informaatiobittien päälle. Myös ohitusvalitsimesta näkyvän tavun siirtäminen tavupuskuriin estetään.
Yllä keksinnön mukaista multiplekseriä ja demulti-20 plekseriä on kuvattu vain yhden rakenneratkaisun pohjalta.
On kuitenkin ymmärrettävää, että erityisesti kuvioissa 4,5,7 ja 8 kuvatut toiminnot voitaisiin aikaansaada myös muuntyyppisten laitteistoratkaisujen avulla, kuin mitä kuvioissa 3 ja 6 on kuvattu. Edelleen yllä on kuvattu vain 25 tapausta, jossa tavun pituus on 8 bittiä. On kuitenkin ymmärrettävää, että kuvattuja menettelyjä voitaisiin soveltaa sellaisenaan ja kuvattuja rakenneratkaisuja modifioida suoraan tavun pituuden mukaisesti, jos tavun pituus olisi jokin muu kuin 8 bittiä, kuten esimerkiksi 16 bit-30 tiä.
• ·

Claims (4)

93066 14
1. Multiplekseri digitaalisignaalin, digitaalisen lisäinformaation ja täytebittien yhdistämiseksi aikamulti- 5 pleksisignaaliksi, jossa aikamultipleksisignaalin pulssi-kehys on muodostettu peräkkäisistä n-bittisistä tavuista, joista ainakin yksi on tasaustavu (Z), jonka ainakin viimeinen bitti on tilaltaan kiinteä täytebitti (R) ja ainakin yksi sitä tai niitä edeltävä bitti on tasausmahdolli-10 suusbitti (S), joka on tasaustarpeesta riippuen joko digitaalisignaalin bitti (I) tai tilaltaan kiinteä täytebitti (R), tasaustavun (Z) muodostuessa muilta osin digitaalisignaalin biteistä (I), joka multiplekseri käsittää joustavan puskurimuistin (1,6), johon digitaalisig-15 naali kirjoitetaan ja josta se luetaan pulssikehykseen halutussa tahdissa, siten, että tasaustavun (Z) täytebiteiksi (R) tulevat digitaalisignaalin bitit (I) toistuvat seuraavan tavun alussa, ja multiplekseripiirin (10) pulssikehyksen kokoamisek-20 si lisäinformaatiosta ja puskurimuistista (1,6) syötetystä digitaalisignaalista, tunnettu siitä, että joustava puskurimuisti käsittää tavupuskurin (1) ja bittipuskurin (6), joista tavu-‘ 25 puskuriin (1) digitaalisignaali kirjoitetaan jatkuvasti tavuittain digitaalisignaalin kellotaajuudesta riippuvalla nopeudella ja josta se luetaan tavuittain bittipuskuriin (6) pulssikehyksen taajuudesta riippuvalla nopeudella pysäyttäen luvun lisäinformaation edellyttämäksi ajaksi ja 30 jossa bittipuskurissa (6) tilaltaan kiinteillä täytebi-* teillä (R) korvattavaksi tulevat tasaustavun (Z) bitit siirretään seuraavan tavun alkuun.
2. Patenttivaatimuksen 1 mukainen multiplekseri, tunnettu siitä, että bittipuskuri (6) käsittää 35 rekisterin (13), johon kunkin n-bittisen tavun n-1 II 93066 15 vähiten merkitsevää bittiä kirjoitetaan, ja ikkunasiirtimen (14), johon kirjoitetaan kukin tavu kokonaisuudessaan ja lisäksi yhdellä kellojaksolla viivästyneet n-1 bittiä rekisteristä (13) merkitsevimmiksi bi-5 teiksi ja josta luetaan n bittiä osoitepoikkeaman osoittamasta kohdasta osoitepoikkeaman osoittaman bitin ollessa luetun tavun vähiten merkitsevä bitti, jota osoitepoikkea-maa kasvatetaan kunkin tasaustavun (Z) kohdalla yhdellä, jos siihen sisältyvä tasausmahdollisuusbitti (S) on infor-10 maatiobitti (I), ja kahdella, jos tasausmahdollisuusbitti on täytebitti (R).
3. Demultiplekseri digitaalisignaalin erottamiseksi digitaalisignaalin, digitaalisen lisäinformaation ja täytebittien yhdessä muodostamasta aikamultipleksisignaalis-15 ta, jonka aikamultipleksisignaalin pulssikehys on muodostettu peräkkäisistä n-bittisistä tavuista, joista ainakin yksi on tasaustavu (Z), jonka ainakin viimeinen bitti on tilaltaan kiinteä täytebitti (R) ja ainakin yksi sitä tai niitä edeltävä bitti tasausmahdollisuusbitti (S), joka on 20 tasaustarpeesta riippuen joko digitaalisignaalin bitti (I) tai tilaltaan kiinteä täytebitti (R), tasaustavun (Z) muodostuessa muilta osin digitaalisignaalin biteistä (I), joka demultiplekseri käsittää demultiplekseripiirin (20) pulssikehyksen hajotta-: 25 miseksi lisäinformaatiotavuiksi, joissa ei ole digitaali signaalin bittejä (I) ja n-bittisiksi tavuiksi, jotka sisältävät digitaalisignaalin bitit (I) ja täytebitit (R), joustavan puskurimuistin (26,27), johon mainitut n-bittiset tavut, jotka sisältävät digitaalisignaalin bitit 30 ja täytebitit, kirjoitetaan ja josta digitaalisignaalin bitit (I) tavuittain luetaan, tunnettu siitä, että joustava puskurimuisti käsittää bittipuskurin (26) ja tavupuskurin (27), joista bittipuskuriin (26) mainitut n-bittiset tavut kirjoitetaan pulssikehyksen taajuudesta 35 riippuvalla nopeudella ja josta digitaalisignaalin bitit » « «« 93066 16 (I) kirjoitetaan tavupuskuriin (27) samalla taajuudella mutta pysäyttäen kirjoituksen lisäinformaatiotavujen ajaksi ja josta tavupuskurista digitaalisignaali luetaan jatkuvasti tavuittain digitaalisignaalin kellotaajuudesta 5 riippuvalla nopeudella.
4. Patenttivaatimuksen 3 mukainen demultiplekseri, tunnettu siitä, että bittipuskuri (26) käsittää rotaattorin (34), johon demultiplekseripiiriltä (20) tulevat n-bittiset tavut kirjoitetaan ja jossa niitä 10 kierretään kiertopoikkeaman x mukaisesti siten, että kun kin tavun x merkitsevintä bittiä siirretään kyseisen tavun vähiten merkitseviksi biteiksi, rekisterin (33), johon rotaattorilta (34) saatavat tavut kirjoitetaan ja 15 ohitusvalitsimen (35), johon kirjoitetaan sekä ro taattorilta (34) suoraan saatavat kierretyt tavut että rekisteristä (33) saatavat, yhdellä kellojaksolla viivästetyt kierretyt tavut ja josta luetaan rotaattorilta saadun tavun x vähiten merkitsevää bittiä ulostulotavun x vähiten 20 merkitseväksi bitiksi ja rekisteriltä saadun tavun n-x merkitsevintä bittiä ulostulotavun n-x merkitsevimmäksi bitiksi, jota kiertopoikkeamaa x kasvatetaan kunkin ta-saustavun (Z) kohdalla yhdellä, jos siihen sisältyvä ta-sausmahdollisuusbitti (S) on informaatiobitti (I), ja kah-25 della, jos tasausmahdollisuusbitti on täytebitti (R). II 93066 17
FI925598A 1992-12-09 1992-12-09 Multiplekseri ja demultiplekseri FI93066C (fi)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FI925598A FI93066C (fi) 1992-12-09 1992-12-09 Multiplekseri ja demultiplekseri
PCT/FI1993/000527 WO1994014254A1 (en) 1992-12-09 1993-12-08 Multiplexer and demultiplexer
DE69323559T DE69323559T2 (de) 1992-12-09 1993-12-08 Multiplexer und demultiplexer
AU56513/94A AU678567B2 (en) 1992-12-09 1993-12-08 Multiplexer and demultiplexer
EP94901963A EP0673570B1 (en) 1992-12-09 1993-12-08 Multiplexer and demultiplexer
DK94901963T DK0673570T3 (da) 1992-12-09 1993-12-08 Multiplekser og demultiplekser

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI925598A FI93066C (fi) 1992-12-09 1992-12-09 Multiplekseri ja demultiplekseri
FI925598 1992-12-09

Publications (4)

Publication Number Publication Date
FI925598A0 FI925598A0 (fi) 1992-12-09
FI925598A FI925598A (fi) 1994-06-10
FI93066B FI93066B (fi) 1994-10-31
FI93066C true FI93066C (fi) 1995-02-10

Family

ID=8536363

Family Applications (1)

Application Number Title Priority Date Filing Date
FI925598A FI93066C (fi) 1992-12-09 1992-12-09 Multiplekseri ja demultiplekseri

Country Status (6)

Country Link
EP (1) EP0673570B1 (fi)
AU (1) AU678567B2 (fi)
DE (1) DE69323559T2 (fi)
DK (1) DK0673570T3 (fi)
FI (1) FI93066C (fi)
WO (1) WO1994014254A1 (fi)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123010A (en) * 1989-07-13 1992-06-16 Siemens Aktiengesellschaft Method for the through-connection of multiplex signals via cross connectors
DE3934248A1 (de) * 1989-10-13 1991-04-18 Standard Elektrik Lorenz Ag Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale
EP0500243B1 (en) * 1991-02-08 1999-03-31 Nec Corporation Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data
DE4108429A1 (de) * 1991-03-15 1992-09-17 Philips Patentverwaltung Uebertragungssystem fuer die digitale synchrone hierarchie

Also Published As

Publication number Publication date
EP0673570B1 (en) 1999-02-17
EP0673570A1 (en) 1995-09-27
DE69323559T2 (de) 1999-07-29
AU5651394A (en) 1994-07-04
FI925598A0 (fi) 1992-12-09
AU678567B2 (en) 1997-06-05
FI925598A (fi) 1994-06-10
DE69323559D1 (de) 1999-03-25
FI93066B (fi) 1994-10-31
WO1994014254A1 (en) 1994-06-23
DK0673570T3 (da) 1999-05-10

Similar Documents

Publication Publication Date Title
US5195088A (en) Circuit arrangement for bit rate adaptation
US5263057A (en) Method of reducing waiting time jitter
IL104990A (en) Methods and devices for scheduling and editing STS-1 signals for STS-3 signals
US7639673B2 (en) Method and apparatus for SDH/SONET frame alignment
US5544172A (en) Method for the digital transmission of data
US5428612A (en) Synchronous transmission system
US5086438A (en) Signal generating and receiving apparatuses based on synchronous transfer mode
FI91698B (fi) Menetelmä synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän signaalin vastaanottamiseksi
FI90484C (fi) Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän elastisen puskurimuistin täyttöasteen valvomiseksi
FI93066C (fi) Multiplekseri ja demultiplekseri
US7031351B2 (en) Serial data mapping apparatus for synchronous digital hierarchy
US6577651B2 (en) Methods and apparatus for retiming and realigning sonet signals
US6973101B1 (en) N-way simultaneous framer for bit-interleaved time division multiplexed (TDM) serial bit streams
FI91348B (fi) Menetelmä aikakytkennän toteuttamiseksi sekä aikakytkin
FI91347B (fi) Menetelmä aikavälikytkennän suorittamiseksi sekä aikakytkin
RU2402168C2 (ru) Способ и устройство выделения виртуальных контейнеров в сетях синхронной цифровой иерархии
KR100280203B1 (ko) 비트 리킹 장치
US5933432A (en) Mapping apparatus for use in a synchronous multiplexer
FI91697C (fi) Menetelmä synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän signaalin vastaanottamiseksi
RU2402169C2 (ru) Способ и устройство выделения виртуальных контейнеров в сетях синхронной цифровой иерархии
FI91692B (fi) Menetelmä synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän signaalin vastaanottamiseksi
FI94811B (fi) Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävien signaalien kehysten kohdistamiseksi
US20060039415A1 (en) SONET/SDH SPE/virtual container retiming with adaptive dual pointer leak rate computation
JPH05175929A (ja) フレーム位相同期方法およびフレーム位相同期回路
JP2000134171A (ja) 位相変動吸収方法および位相変動吸収回路

Legal Events

Date Code Title Description
BB Publication of examined application
MA Patent expired