JP4312080B2 - 通信方法及び装置 - Google Patents

通信方法及び装置 Download PDF

Info

Publication number
JP4312080B2
JP4312080B2 JP2004054439A JP2004054439A JP4312080B2 JP 4312080 B2 JP4312080 B2 JP 4312080B2 JP 2004054439 A JP2004054439 A JP 2004054439A JP 2004054439 A JP2004054439 A JP 2004054439A JP 4312080 B2 JP4312080 B2 JP 4312080B2
Authority
JP
Japan
Prior art keywords
transmission
standby
byte
active
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004054439A
Other languages
English (en)
Other versions
JP2005244806A (ja
Inventor
一広 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004054439A priority Critical patent/JP4312080B2/ja
Priority to US10/873,148 priority patent/US20050201277A1/en
Publication of JP2005244806A publication Critical patent/JP2005244806A/ja
Application granted granted Critical
Publication of JP4312080B2 publication Critical patent/JP4312080B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
    • H04J2203/0096—Serial Concatenation

Description

本発明は、通信方式に関し、特に長距離の伝送路の運用系と予備系とを無瞬断で切り換え可能な通信方法及び装置に関するものである。
従来より、SDH(Synchronous Digital Hierarchy)/SONET(Synchronous Optical Network)の多重化伝送システムにおいて、伝送路を冗長構成とし運用系の伝送路に障害等が発生した場合に予備系の伝送路に切り替える無瞬断通信方式が採用されている。
無瞬断通信方式の従来例としては、送信側でSDHフレームのパスオーバヘッド(以下、POHと略称することがある。)のJ1バイトの入力データにマルチフレームを構成して2つの方路に分岐して送信し、受信側では、2つの方路から受信した信号についてJ1バイトの入力データによりマルチフレーム同期を確立し、検出した位相差を吸収するものがある（例えば、特許文献１参照。）。
このような、J1バイトの入力データによるマルチフレーム同期を確立する無瞬断通信方式を採用した送信装置の構成例を図6を用いて説明する。
同図に示す送信装置10は、データを入力するインタフェース11と、入力データにパスオーバヘッド及びセクションオーバヘッドをそれぞれ付加するPOH付加部12及びSOH付加部14と、SOH付加部14からの信号を0系(例えば現用系)インタフェース16及び1系(例えば予備系)インタフェース17に分岐する分配部15と、POH付加部12に位相情報を与える位相情報挿入部13とで構成されている。
動作において、インタフェース11に入力されたデータの各フレームには、POH付加部12においてパスオーバヘッドが付加されるが、このとき、位相情報挿入部13によりフレームのパスオーバヘッドのJ1バイトに64マルチフレームの位相情報が挿入される。この後、フレームにはSOH付加部14でさらにセクションオーバヘッドが付加された後、分配部15によって分岐され、現用系である0系インタフェース16及び予備系である1系インタフェース17を介してそれぞれ、0系及び1系の光伝送信号として送出される。
図7は、光伝送信号として送出される一般的なSDHフレームの例として、SDHにおける基本単位であるSTM-1多重化フレームの構成を示したものである。図示の如く、フレームはセクションオーバヘッド(SOH)と、3つのバーチャルコンテナVC3#1〜VC3#3とで構成されている。なお、バーチャルコンテナとは規格化された多重化の単位のことである。
各バーチャルコンテナVC-3#1〜VC-3#3には、それぞれパスオーバヘッド(POH)が付加されている。図中、バーチャルコンテナVC-3#1内にのみパスオーバヘッド(POH)が示されているが、他のバーチャルコンテナVC-3#2及びVC-3#3にもパスオーバヘッド(POH)は付加されている。
パスオーバヘッド(POH)には、J1バイト、B3バイト、C2バイト、G1バイト、F2バイト、H4バイト、F3バイト、K3バイト、及びN1バイトといったバイトが定義されている。
この内、図6に示した位相情報挿入部13では、J1バイトに64マルチフレームを構成するための位相情報を挿入する。
従来の64マルチフレームを構成する場合における、J1バイトの挿入例を図8を用いて以下に説明する。
同図は、フレームのデータをシリアルに並べた様子を概略的に示したものであり、一部のJ1バイトの値のみを示している。
J1バイトには連続して"00"から"63"までの値が繰り返して挿入されることになる。従って、同図に右から左にJ1バイトの値は連続して"63","00","01","02"という具合に挿入されている。
図9は、このような64マルチフレームを用いた無瞬断切換が実現可能な受信装置、すなわち図6に示した送信装置10に対向する受信装置20の構成例を示したものである。
図示の如く、受信装置20は、0系及び1系の光伝送信号をそれぞれ受信し、セクションオーバヘッド(SOH)を終端する0系インタフェース21及び1系インタフェース22を有している。
0系インタフェース21及び1系インタフェース22はそれぞれエラスティックメモリ25及び26が接続されており、両メモリ25及び26には共通してセレクタ28が接続され、さらにインタフェース29がセレクタ28に接続されている。
また、0系インタフェース21及び1系インタフェース22には出力がそれぞれマルチフレーム同期回路23及び24が接続されており、マルチフレーム同期回路23及び24並びにエラスティックメモリ25及び26に共通して制御回路27が接続されている。
図6に示した送信装置10の0系インタフェース16及び1系インタフェース17から出力される時点では位相が同じであるが、インタフェース21及び22によってそれぞれ受信される0系及び1系の光伝送信号は共に図8に示した64マルチフレームを構成した伝送信号であり、受信時には伝送路の経路長差に起因して位相がずれた状態になっている。
例えば、図8に示したJ1の値で比較すると、ある時点で0系インタフェース21で受信する伝送信号のJ1バイトの値が"00"であっても、1系インタフェース22で受信しているJ1バイトの値は"02"である、というように位相がずれることになる。
この場合、伝送信号が2フレーム分1系インタフェースの方が、位相が進んでいることになり、この位相差をマルチフレーム同期回路23及び24並びに制御回路27で検出し、制御回路27はエラスティックメモリ25及び27に適切な制御情報を与えることによりセレクタ28に入力される信号は位相が同期したものになっている。従って、セレクタ28を外部制御により高速に動作させることにより、0系から1系に無瞬断で信号を切り替えることが可能となっている。
この場合の、位相差吸収の概要を図10に概念的に示す。同図(1)は0系信号と1系信号との間に位相差が生じている状態を示しており、これは、図9の0系及び1系のインタフェース21及び22が受信する信号の状態を概念的に示したものである。図中、アルファベット1文字が1フレーム分のデータを表し、各アルファベットを含むセルが1フレームを表しているものとする。
従って、同図(1)では点線に示す如く、1系信号の方が6フレーム分位相が進んだ状態になっているが、同図(2)に示す位相差吸収後の状態では0系信号及び1系信号の位相が合った状態になっている。すなわち、同図(2)の状態がエラスティックメモリ25及びエラスティックメモリ26から出力される信号の状態である。
以上、基本的な64マルチフレーム同期を用いた無瞬断通信方式について説明したが、他には、非同期データに対応した無瞬断切り替えやマルチフレーム構成でないデータの無瞬断切り替えを実現可能なものもある（例えば、特許文献2参照。）。
さらには、J1バイトの2バイトを固定バイトとインクリメントされるカウンタ値等の可変バイトにすることで、64フレーム以上のマルチフレームで位相合わせをするものもある（例えば、特許文献3参照。）。
特開平０５−１８３４６４号公報 特開平１１−２０５２６７号公報 特開２０００−２９５１９０号公報
現用系と予備系とで受信した伝送信号の位相がずれる原因は、主として無瞬断切り替え可能な伝送路の経路長差に起因しているため、上記のJ1バイトを使用した64マルチフレーム同期を用いた無瞬断通信方式では、無瞬断切り替え可能な経路長差に限界がある。
すなわち、1フレームが125μsであることから、64マルチフレームに相当する位相差Δtは、Δt=125μs×64＝8msであり、光ファイバーによる信号伝送では1kmに5μs要することから、無瞬断切り替え可能な経路長差は、単純計算で8ms/5μs＝1600kmとなる。
但し、これは現用系及び予備系の伝送路について、どの経路長がより長いかが判明している場合に、一方の伝送路の位相を固定することを前提とした理論上の最大値であって、どちらの伝送路の位相が進んでいるかが事前に分からないことを前提とすれば、この値の半分である800kmが理論値となり、さらにその他の位相遅延要因を考慮すると、実際に無瞬断切り替えが可能な経路長差は600km程度になる。
図11は、伝送路の冗長構成例を示したものである。同図(1)は、単純な冗長構成を示しており、対向する送受信装置である伝送装置30及び40が現用の0系伝送路T_0及び予備の1系伝送路T_1で接続されている。この場合、0系伝送路T_0と予備の1系伝送路T_1との経路長差が600km以内であれば、上記の64マルチフレーム同期による無瞬断切り替えが可能である。
しかしながら、近年では、光ファイバにより長距離の伝送が可能となり、同図(2)に示す如く、対向する伝送装置30及び40を0系伝送路T_0及び1系伝送路T_1で結ぶ場合に、0系伝送路T_0を伝送装置50及び60で中継し、1系伝送路T_1を伝送装置70,80,及び90で中継することが可能である。
この場合、0系伝送路T_0における各伝送装置30,50,60,及び40の間隔はそれぞれセクション区間1〜3であり、1系伝送路T_1における各伝送装置30,70,80,90,及び40の間隔はそれぞれセクション区間4〜7であり、さらに、伝送装置30と40との間隔がパス区間8である。
この場合、0系伝送路T_0の経路長はセクション区間1〜3の経路長の合計となり、1系伝送路T_1の経路長はセクション区間4〜7の経路長の合計となる。
従って、複数の伝送装置を介した同図(2)のような構成の場合、0系伝送路T_0と1系伝送路T_1との経路長差が600kmを超えてしまう可能性が十分にあり、上記の64マルチフレーム同期による無瞬断切り替えが出来なくなる。
一方、上記の特許文献3によれば、この経路長差を265,000kmとすることが可能であるとしているが、特許文献3の技術をシステム内の無瞬断通信装置全てに適用する必要があり、図8に示したようにJ1バイトに位相情報を挿入して64マルチフレーム同期を行なう従来の通信装置に対する上位互換性が無いという問題点がある。
すなわち、同図(2)のような構成のシステムにおいて、対向する伝送装置30及び40が共に図8に示した64マルチフレームを用いるものである場合、一方の伝送装置のみについて特許文献3の技術を適用することは出来ない。
これは、特許文献3による64マルチバイトが、J1バイトの64マルチフレームの最後の2バイトを固定バイトとインクリメントされるカウンタ値等の可変バイトにしたものであるため、図8に示した64マルチフレームとは少なくとも最後の2バイトについて異なってしまうためである。
このため、従来の送信装置からの64マルチフレームを受信した特許文献3による受信装置は64マルチフレーム同期を行なえず、逆に、特許文献3による送信装置からの64マルチフレームを受信した従来の受信装置も従来の64マルチフレーム同期を行うことが出来ない。
従って、本発明は600kmを越える経路長差を有する冗長構成の伝送路において無瞬断通信を可能にすると共に、上位互換性のある通信方法及び装置を提供することを目的とする。
上記の目的を達成するため、本発明に係る通信方法は、送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、を備えたことを特徴としている。
すなわち、送信側では、伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトに順次位相情報をそれぞれ分割挿入することにより、少なくとも2段のマルチフレームを構成した後、該伝送信号を現用系及び予備系の伝送路に分岐して送信する。
また、受信側では、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号間に位相差が生じているため、それぞれの該伝送信号について該所定バイト毎に検出した該位相情報に基づき該伝送信号間の位相差を検出すると共に、該伝送信号をそれぞれ該現用系及び予備系のメモリに格納しておき、該位相差に基づき位相合せの位相調整信号を該現用系及び予備系のメモリに与えることにより、該位相調整信号に基づき同位相の状態になった該伝送信号を該現用系及び予備系のメモリからそれぞれ出力し、一方から出力された該伝送信号を選択する。
以下、上記の送信側及び受信側のステップをより具体的に説明する。
図1は、上記の送信側で構成されるマルチフレームの構成例を概略的に示したものである。同図には、位相情報をパスオーバヘッドのJ1バイト及びF2バイトに分割挿入することにより4段のマルチフレームを構成した例が示されている。
なお、同図では4段のマルチフレームが構成されているが、パスオーバヘッドの少なくとも2バイト(例えばJ1バイトとF2バイト)を使用すれば、少なくとも2段のマルチフレームを構成することが出来る。
同図(1)に示す如く、マルチフレームの1段目では、フレームのJ1バイトには位相情報として"00"〜"63"までの値が順次分割挿入されており、F2バイトには位相情報として1段目を示す"00"の値がそれぞれ挿入されている。
同図(2)〜(4)はそれぞれ、2〜4段目の各J1バイト及びF2バイトの位相情報の挿入状態を示しており、J1バイトについては同図(1)と同様であるが、F2バイトについては、段数が増える毎に"01"〜"03"までカウントアップされた値が挿入されている。
上記の送信側では、例えば同図に示したようなマルチフレームが構成された状態で伝送信号を現用系及び予備系の伝送路に分岐して伝送する。
一方、受信側では、現用系及び予備系の伝送路から伝送信号を受信するが、それぞれの伝送信号は伝送路の距離の差に起因して、同図に示したマルチフレームの位相がずれた状態になっている。例えば、或る時点で現用系及び予備系の伝送路から受信した伝送信号の位相情報であるJ1バイト及びF2バイトの組合せがそれぞれJ1="00",F2="00"及びJ1="01",F2="01"である場合には、予備系の伝送路から伝送信号の方が、単一フレームに換算して65フレームだけ位相が進んでいることになる。
すなわち、J1バイト及びF2バイトの組合せによる位相情報に基づいて位相差を検出することが可能である。また、検出された位相差に基づく位相調整信号を現用系及び予備系のメモリに与えるため、同位相の状態で伝送信号をそれぞれ現用系及び予備系のメモリから出力することが出来る。
この場合、現用系及び予備系のメモリから出力される伝送信号は、同図のJ1バイトとF2バイトの値の組合せが一致するように位相調整された状態となる。上記の例では、現用系の伝送路から受信する伝送信号の位相情報がJ1="01",F2="01"となった時点で、現用系及び予備系のメモリから伝送信号が出力されることになる。
このように、現用系及び予備系のメモリからそれぞれ出力される伝送信号は位相が合った状態であるから、一方のメモリから他方のメモリへ出力の選択を切り替える際、無瞬断で行うことが可能になる。
この場合、パスオーバヘッドの1バイトのみで構成可能なマルチフレームの2倍以上長さのマルチフレーム(図1の例では4倍)に相当する位相差の吸収が可能になり、従来の例えばJ1バイトのみによる64マルチフレームでは困難であった経路長差が600kmを越える冗長構成の伝送路における無瞬断通信が可能になる。
また、同図のJ1バイトのみに注目すると、従来の64マルチフレームと同じであることから、上位互換性を実現することが可能になる。
上記の該所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていればよい。
すなわち、該所定バイトはJ1バイト及びF2バイトを含むものであり、該F2バイトのみ又は該F2バイトと他のバイトとの組合せで特定可能な任意の段数だけ該J1バイトによる64マルチフレームを集めて該マルチフレームを構成する。
これにより、従来の64マルチフレームの少なくとも2倍以上の位相差の吸収が可能になり、従来は困難であった経路長差が600kmを越える冗長構成の伝送路における無瞬断通信が可能になる。
また、送信側で該段数の設定及び変更を行なうステップをさらに有してもよい。
すなわち、該段数は該F2バイトで有効にするビット数や他のバイトとの組合せ方法により様々な段数に特定することが可能であるため、該段数を設定及び変更するステップを有してもよい。これにより、現用系及び予備系の伝送路の距離の違いに応じて適切な段数のマルチフレームを構成することが可能となる。
また、送信方法は、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、を備えればよい。
さらに、受信方法は、現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、を備えればよい。
上記の無瞬断通信方法を実現する装置は、送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、を備えたことを特徴としている。
この場合、所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていればよい。
上記の通信装置は、該送信側に該段数の設定及び変更を行なう手段をさらに設けてもよい。
また、上記の送信方法を実現する送信装置は、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、を備えればよい。
この場合、該所定バイトは少なくともJ1バイトとF2バイトとを含み、該位相情報挿入部は少なくとも該J1バイト及び該F2バイトに挿入する該位相情報としてそれぞれ第1及び第2のカウント値を与える第1及び第2の挿入カウンタと、該マルチフレームを構成するように該第1及び第2の挿入カウンタの動作を制御するカウンタ制御部とを有していればよい。
また、該第2の挿入カウンタの最大値を設定する設定部をさらに有してもよい。
また、上記の受信方法を実現する受信装置は、現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、を備えればよい。
この場合、該所定バイトは少なくともJ1バイトとF2バイトとを含み、該位相差検出部は少なくとも該伝送信号の該J1バイト及び該F2バイトから該位相情報をそれぞれ第1及び第2のカウント値として検出する第1及び第2の検出カウンタと、該第1及び第2のカウンタ値に基づき該マルチフレームの位相情報を検出する第3の検出カウンタとをそれぞれ該現用系及び予備系に有してもよい。
さらに、該F2バイトに該位相情報が挿入されていないことを該第2の検出カウンタが検出すると共に該第3の検出カウンタに通知したとき、該第3のカウンタは該第1のカウント値のみに基づき、該マルチフレームの位相情報を検出してもよい。
本発明によれば、運用系と予備系の伝送路の経路長差が600kmを越えても無瞬断通信が可能になると共に、上位互換性を実現できる。
図2は、本発明に係る送信装置の実施例として、送信装置100の構成例を示したものである。
同図を図6に示した従来の送信装置10と比較して説明する。図2におけるインタフェース101、分配部107、0系インタフェース108、1系インタフェース109は、それぞれ、図6に示したインタフェース11、分配部15、0系インタフェース16、1系インタフェース17に相当するものである。
また、図2のオーバヘッド処理部102は、図6におけるPOH付加部12及びSOH付加部13を統合したものであるが、図6と同様に分割した構成とすることも出来る。
また、図2の位相情報挿入部110は、図6の位相情報挿入部13に相当するものであるが、位相情報挿入部13がパスオーバヘッドのJ1バイトにのみ位相情報を挿入していたのに対し、位相情報挿入部110では、J1バイト及びF2バイトに位相情報を挿入するものである。
従って、図2に示す如く、位相情報挿入部110はJ1バイトに位相情報を入力するためのJ1マルチカウンタ103、F2バイトに位相情報を入力するためのF2マルチカウンタ104、及び両カウンタ103,104を制御するためのカウンタ制御部105を備えている。
また、F2マルチカウンタ104によるマルチフレームの段数を設定するF2マルチ段数設定部106を備えているが、段数を固定にする場合はF2マルチ段数設定部106を備えなくてもよい。
動作において、インタフェース101に入力された入力信号に対し、オーバヘッド処理部102においてパスオーバヘッド(POH)及びセクションオーバヘッド(SOH)を付加する。なお、セクションオーバヘッドの付加内容については図中省略してある。
同図に示す如く、カウンタ制御部105は、マルチフレームを構成するよう、J1マルチカウンタ103及びF2マルチカウンタ104を制御し、順次フレームのパスオーバヘッドのJ1バイト及びF2バイトに位相情報を挿入して行く。
このときに挿入されるJ1バイト及びF2バイトの具体例は、例えば、F2マルチ段数設定部106によってF2マルチカウンタ104のマルチ段数を"4"に設定している場合は、先に説明した図1のようなマルチフレーム構成になる。
オーバヘッド処理部102からの出力信号は分配部107で分岐され、それぞれ0系インタフェース108及び1系インタフェース109を介して0系光伝送信号及び1系光伝送信号として伝送路に送出する。
図3は、本発明の受信装置の実施例として、上記の送信装置100に対向する受信装置200を示したものである。同図の受信装置200は、0系光伝送信号及び1系光伝送信号をそれぞれ受信する0系インタフェース201及び1系インタフェース211を有している。0系インタフェース201にはオーバヘッド処理部202及び0系メモリ203が順に接続されており、1系インタフェース211にはオーバヘッド処理部212及び1系メモリ213が順に接続されている。
0系メモリ203及び1系メモリ213には共通してセレクタ207が接続されている。
また、オーバヘッド処理部202には、各フレームのJ1バイト及びF2バイトをそれぞれ検出するJ1マルチカウンタ204及びF2マルチカウンタ205が接続されており、さらに、J1マルチカウンタ204及びF2マルチカウンタ205にはフレーム同期カウンタ206が接続されている。
同様に、オーバヘッド処理部212には、各フレームのJ1バイト及びF2バイトをそれぞれ検出するJ1マルチカウンタ214及びF2マルチカウンタ215が接続されており、さらに、J1マルチカウンタ214及びF2マルチカウンタ215にはフレーム同期カウンタ216が接続されている。
また、各フレーム同期カウンタ206及び216並びに0系メモリ203及び1系メモリ213に共通してメモリ制御部207が接続されている。
なお、J1マルチカウンタ204,214、F2マルチカウンタ205,215、及びフレーム同期カウンタ206,216は位相差検出部209を構成するものである。
これにより、例えば図1に示したようなマルチフレームが構成された伝送信号を受信装置200が受信した場合、0系光伝送信号及び1系光伝送信号それぞれについてJ1バイト及びF2バイトの位相情報がJ1マルチカウンタ204,214及びF2マルチカウンタ205,215によって読み取られることになり、メモリ制御部207ではこの情報に応じた位相差を吸収すべく位相調整信号を0系メモリ203及び1系メモリ213に与えることにより、各メモリ203,213から出力される時点で伝送信号は同期している。
従って、セレクタ208を高速に動作させることにより、無瞬断切替が実現できる。
切替を行なう契機には、以下のようなものがある。
（1）伝送路故障、すなわちセクション区間やパス区間におけるエラーがあったとき。
（2）送信側の現用系又は予備系の送信部の故障があったとき。
（3）受信側の現用系又は予備系の受信部の故障があったとき。
（4）保守者による強制的な系変更指示等の装置制御による切替があったとき。
なお、F2バイトの値が常時全ビットが"1"であったり、"0"であったり、不定である場合には、F2マルチカウンタ205及び215がF2バイトの位相情報を検出できないことになる。この場合、F2マルチカウンタ205及び215がそれぞれアラーム信号をフレーム同期カウンタ206及び216に与えるようにし、フレーム同期カウンタ206及び216はJ1バイトの64マルチフレームに関する位相情報のみを用いるようにすれば、上位互換性が実現できる。すなわち、対向する送信装置が上記の図2に示した実施例の構成を有していない場合においても、少なくともJ1バイトによる64マルチフレーム同期は確立することが出来る。
図4は、本発明の送信装置を、幹線伝送装置の送信側に適用した例を示したものである。同図に示した幹線伝送装置300の送信部400は、低速インタフェース部410及び高速インタフェース部420とで構成されており、低速インタフェース部410にはインタフェース盤411が搭載されている。また、高速インタフェース部420には、10G、2.5G、600M等の速度に応じて、それぞれ現用系及び予備系の高速インタフェース盤が搭載されている。すなわち、10Gインタフェース421,422、2.5Gインタフェース423,424、600Mインタフェース425,426が搭載されている。図中、各インタフェース421〜426の"(0)"及び"(1)"はそれぞれ0系及び1系の区別を示したものである。
なお、高速インタフェース部に搭載される高速インタフェース盤の速度は同図に示すものの他、SDHで定義されているあらゆる速度のものを使用することが出来る。
クロスコネクト部430は、低速インタフェース部410と高速インタフェース部420とを接続するものであり、スイッチ制御部432によって時分割制御される0系時分割スイッチ431及び1系時分割スイッチ433によって構成されている。
この内、インタフェース盤411に、本発明の送信装置を適用している。すなわち、インタフェース盤411は、インタフェース部412、オーバヘッド処理部413、位相情報挿入部414、及び分配部415を備えており、位相情報挿入部414は、図2に示した位相情報挿入部110と同様な構成を有するものである。
図5は、本発明の受信装置を、幹線伝送装置の受信側に適用した例を示したものである。同図に示した幹線伝送装置300の送信部500は、低速インタフェース部510及び高速インタフェース部520とで構成されており、低速インタフェース部510にはインタフェース盤511が搭載されている。また、高速インタフェース部520には、10G、2.5G、600M等の速度に応じて、それぞれ現用系及び予備系の高速インタフェース盤が搭載されている。すなわち、10Gインタフェース521,522、2.5Gインタフェース523,524、600Mインタフェース525,526が搭載されている。
なお、図4に示した送信部400における各インタフェース421〜426と同様、各インタフェース521〜526の"(0)"及び"(1)"はそれぞれ0系及び1系の別を示したものであり、高速インタフェース盤は同図に示すものの他、SDHで定義されているあらゆる速度のものを使用することが出来る。
クロスコネクト部530は、低速インタフェース部510と高速インタフェース部520とを接続するものであり、スイッチ制御部532によって時分割制御される0系時分割スイッチ531及び1系時分割スイッチ533によって構成されている。
この内、インタフェース盤511に、本発明の受信装置を適用している。すなわち、インタフェース盤511は、オーバヘッド処理部517、519、0系メモリ514、1系メモリ516、位相差検出部518、メモリ制御部515、セレクタ513及びインタフェース512を備えており、位相差検出部518は、図3に示した位相差検出部209と同様の構成を有するものである。

（付記１）
送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、
受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、
該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、
該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、
該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、
を備えたことを特徴とする通信方法。
（付記２）付記１において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていることを特徴とした通信方法。
（付記３）付記２において、
送信側で該段数の設定及び変更を行なうステップをさらに有することを特徴とした通信方法。
（付記４）
マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、
を備えたことを特徴とする送信方法。
（付記５）
現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、
該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、
該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、
該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、
を備えたことを特徴とする受信方法。
（付記６）
送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
を備えたことを特徴とする通信装置。
（付記７）付記６において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていることを特徴とした通信装置。
（付記８）付記７において、
該送信側に該段数の設定及び変更を行なう手段をさらに設けたことを特徴とした通信装置。
（付記９）
マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
を備えたことを特徴とする送信装置。
（付記１０）付記９において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該位相情報挿入部は少なくとも該J1バイト及び該F2バイトに挿入する該位相情報としてそれぞれ第1及び第2のカウント値を与える第1及び第2の挿入カウンタと、該マルチフレームを構成するように該第1及び第2の挿入カウンタの動作を制御するカウンタ制御部とを有することを特徴とした送信装置。
（付記１１）付記１０において、
該第2の挿入カウンタの最大値を設定する設定部をさらに有することを特徴とした送信装置。
（付記１２）
現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
を備えたことを特徴とする受信装置。
（付記１３）付記１２において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該位相差検出部は少なくとも該伝送信号の該J1バイト及び該F2バイトから該位相情報をそれぞれ第1及び第2のカウント値として検出する第1及び第2の検出カウンタと、該第1及び第2のカウンタ値に基づき該マルチフレームの位相情報を検出する第3の検出カウンタとをそれぞれ該現用系及び予備系に有することを特徴とした受信装置。
（付記１４）付記１３において、
該F2バイトに該位相情報が挿入されていないことを該第2の検出カウンタが検出すると共に該第3の検出カウンタに通知したとき、該第3のカウンタは該第1のカウント値のみに基づき、該マルチフレームの位相情報を検出することを特徴とした受信装置。
本発明における位相情報挿入例を示した図である。 本発明に係る送信装置の実施例を示したブロック図である。 本発明に係る受信装置の実施例を示したブロック図である。 本発明に係る送信装置の応用例を示したブロック図である。 本発明に係る受信装置の応用例を示したブロック図である。 従来の送信装置の構成例を示したブロック図である。 一般的なSDHフレームの構成を示した図である。 従来の64マルチフレームにおけるJ1バイトの挿入例を示した図である。 従来の受信装置の構成例を示したブロック図である。 一般的な位相差吸収の概要を説明するための図である。 伝送路の冗長構成例を示したブロック図である。
符号の説明
10, 100 送信装置
20, 200 受信装置
30〜90 伝送装置
300 幹線伝送装置
11, 29, 101, 412, 512 インタフェース
12 POH付加部
13, 110, 414 位相情報挿入部
14 SOH付加部
15, 107, 415 分配部
16, 21, 108, 201 0系インタフェース
17, 22, 109, 211 1系インタフェース
23, 24 マルチフレーム同期回路
25, 26 エラスティックメモリ
27 制御回路
28, 208, 513 セレクタ
102, 202, 212, 413, 517, 519 オーバヘッド処理部
103, 204, 214 J1マルチカウンタ
104, 205, 215 F2マルチカウンタ
105 カウンタ制御部
106 F2マルチ段数設定部
206, 216 フレーム同期カウンタ
203, 514 0系メモリ
213, 516 1系メモリ
207, 515 メモリ制御部
209, 528 位相差検出部
400 送信部
410, 510 低速インタフェース部
420, 520 高速インタフェース部
421〜426 高速インタフェース盤
430, 530 クロスコネクト部
431, 531 0系時分割スイッチ
432, 532 スイッチ制御部
433, 533 1系時分割スイッチ
500 受信部
図中、同一符号は同一又は相当部分を示す。

Claims (5)

  1. 送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、
    該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、
    受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、
    該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、
    該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、
    該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、
    該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、
    を備えたことを特徴とする通信方法。
  2. 送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
    該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
    受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
    該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
    該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
    該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
    を備えたことを特徴とする通信装置。
  3. 請求項２において、
    該所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていることを特徴とした通信装置。
  4. マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
    該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
    を備えたことを特徴とする送信装置。
  5. 現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
    該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
    該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
    該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
    を備えたことを特徴とする受信装置。
JP2004054439A 2004-02-27 2004-02-27 通信方法及び装置 Expired - Fee Related JP4312080B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004054439A JP4312080B2 (ja) 2004-02-27 2004-02-27 通信方法及び装置
US10/873,148 US20050201277A1 (en) 2004-02-27 2004-06-23 Communication method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004054439A JP4312080B2 (ja) 2004-02-27 2004-02-27 通信方法及び装置

Publications (2)

Publication Number Publication Date
JP2005244806A JP2005244806A (ja) 2005-09-08
JP4312080B2 true JP4312080B2 (ja) 2009-08-12

Family

ID=34917902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004054439A Expired - Fee Related JP4312080B2 (ja) 2004-02-27 2004-02-27 通信方法及び装置

Country Status (2)

Country Link
US (1) US20050201277A1 (ja)
JP (1) JP4312080B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103900B2 (ja) * 2006-12-28 2012-12-19 富士通株式会社 パス状態監視方法及び装置
US20090027260A1 (en) * 2007-07-17 2009-01-29 Viasat, Inc. Robust Satellite Detection And Maintenance Using A Multi-Beam Antenna System
JP2010130152A (ja) * 2008-11-26 2010-06-10 Fujitsu Ltd 伝送システム、伝送装置および伝送システムの制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4108429A1 (de) * 1991-03-15 1992-09-17 Philips Patentverwaltung Uebertragungssystem fuer die digitale synchrone hierarchie
JP3859268B2 (ja) * 1996-07-11 2006-12-20 富士通株式会社 Ｓｄｈ伝送方式におけるポインタ処理装置
JPH11266218A (ja) * 1998-03-17 1999-09-28 Fujitsu Ltd 位相制御装置及び位相制御方法
US6195330B1 (en) * 1998-11-05 2001-02-27 David C. Sawey Method and system for hit-less switching
JP2003188845A (ja) * 2001-12-17 2003-07-04 Fujitsu Ltd パス制御方法その受信側回路及び送信側回路
CA2420151C (en) * 2002-03-01 2006-05-09 Nippon Telegraph And Telephone Corporation Hitless switching system and transmission apparatus

Also Published As

Publication number Publication date
JP2005244806A (ja) 2005-09-08
US20050201277A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
JPH0993305A (ja) Ｓｄｈ／ｓｏｎｅｔ相互接続用インターフェース装置
US6917584B2 (en) Channel reassignment method and circuit for implementing the same
JP3442180B2 (ja) アド・ドロップ・マルチプレクス装置
JPH10313332A (ja) 伝送装置及びこの伝送装置を具備するネットワーク
US7224706B2 (en) Hitless re-routing in composite switches
US6349092B1 (en) BLSR node extension
US8068518B2 (en) Method and device for virtual concatenation transmission
JP2001177491A (ja) 光伝送システム、同期多重伝送システム及び同期多重伝送方法
JP2988440B2 (ja) 端局装置
JP4312080B2 (ja) 通信方法及び装置
US7526197B2 (en) Utilizing the protecting bandwidth in a SONET network
US6801548B1 (en) Channel ordering for communication signals split for matrix switching
JP3233332B2 (ja) 伝送装置
US7161965B2 (en) Add/drop multiplexor with aggregate serializer/deserializers
JP3976693B2 (ja) 無瞬断切替システム
GB2334186A (en) SDH transmission systems
US6735197B1 (en) Concatenation detection across multiple chips
US20030202544A1 (en) Bi-directional serializer/deserializer with discretionary loop-back
US6856629B1 (en) Fixed algorithm for concatenation wiring
US7660308B2 (en) Transmission apparatus
JPH08223130A (ja) 無瞬断切替方式
KR0179505B1 (ko) 저속 스위칭을 위한 티유 신호의 프레임 정렬기
JP3716840B2 (ja) 無瞬断切替システム及び伝送装置
JP4231598B2 (ja) Ｖｃパス無瞬断切替方法とその装置
US6763038B1 (en) Light transmission equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees