JP2522259B2 - デイジタル型位相同期方法 - Google Patents
デイジタル型位相同期方法Info
- Publication number
- JP2522259B2 JP2522259B2 JP61223774A JP22377486A JP2522259B2 JP 2522259 B2 JP2522259 B2 JP 2522259B2 JP 61223774 A JP61223774 A JP 61223774A JP 22377486 A JP22377486 A JP 22377486A JP 2522259 B2 JP2522259 B2 JP 2522259B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency control
- phase
- control information
- frequency
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はデイジタル伝送の受信器におけるデイジタ
ル信号抽出用の位相同期方法に関するものである。
ル信号抽出用の位相同期方法に関するものである。
加入者線において、２線全２重伝送に使用される時分
割双方向伝送方式（TCM）では送受信がバースト信号に
より交互に行なわれるため、受信器は相手側からの信
号、すなわち受信バーストの期間のみタイミングクロツ
クの抽出が可能である。一方、相手側へ信号を送信して
いる間、すなわち送信バーストの期間ではタイミングク
ロツクの位相制御が行なわれず、PLLなどの回路ではこ
れはクロツクの自走を意味する。そして、デイジタル型
PLL回路（DPLL）を用いた場合、受信バースト期間では
第４図（ａ）に示すように周波数制御が行なわれるが、
送信バースト期間では第４図（ｂ）に示すように周波数
制御が行なわれず、デイジタル型PLL回路（DPLL）の高
周波マスタクロツクの精度で決まる周波数で自走クロツ
クが出力される。なお、第４図（ａ）および第４図
（ｂ）においては、説明を簡単にするために送受信バー
スト期間では周波数制御情報はそれぞれ20個のタイムス
ロツトから構成されている。
割双方向伝送方式（TCM）では送受信がバースト信号に
より交互に行なわれるため、受信器は相手側からの信
号、すなわち受信バーストの期間のみタイミングクロツ
クの抽出が可能である。一方、相手側へ信号を送信して
いる間、すなわち送信バーストの期間ではタイミングク
ロツクの位相制御が行なわれず、PLLなどの回路ではこ
れはクロツクの自走を意味する。そして、デイジタル型
PLL回路（DPLL）を用いた場合、受信バースト期間では
第４図（ａ）に示すように周波数制御が行なわれるが、
送信バースト期間では第４図（ｂ）に示すように周波数
制御が行なわれず、デイジタル型PLL回路（DPLL）の高
周波マスタクロツクの精度で決まる周波数で自走クロツ
クが出力される。なお、第４図（ａ）および第４図
（ｂ）においては、説明を簡単にするために送受信バー
スト期間では周波数制御情報はそれぞれ20個のタイムス
ロツトから構成されている。
上述した従来のデイジタル型位相同期方法は、高周波
マスタクロックを用いているため、その送信バースト期
間では相手側のクロツク周波数と一致せずある周波数誤
差を有する。したがつて、受信バーストが終つた瞬間か
らデイジタル型PLL回路（DPLL）の出力クロツクの位相
は次第にずれを生じ、送信バーストが終るまでにかなり
大きな値になる。この位相ずれは高周波マスタクロツク
と相手側クロツクの周波数ずれが大きい程、また送受信
バーストの期間が長いほど著しい。この位相ずれは抽出
タイミングクロツクの位相ジツタとなり、特に時分割双
方向伝送方式（TCM）のバースト繰返し周期の成分を顕
著に有するなどという問題点がある。
マスタクロックを用いているため、その送信バースト期
間では相手側のクロツク周波数と一致せずある周波数誤
差を有する。したがつて、受信バーストが終つた瞬間か
らデイジタル型PLL回路（DPLL）の出力クロツクの位相
は次第にずれを生じ、送信バーストが終るまでにかなり
大きな値になる。この位相ずれは高周波マスタクロツク
と相手側クロツクの周波数ずれが大きい程、また送受信
バーストの期間が長いほど著しい。この位相ずれは抽出
タイミングクロツクの位相ジツタとなり、特に時分割双
方向伝送方式（TCM）のバースト繰返し周期の成分を顕
著に有するなどという問題点がある。
この発明のデイジタル型位相同期方法は、受信バース
ト期間中に位相比較により得られる周波数制御情報をメ
モリ回路に記憶し、送信バースト期間中は、このメモリ
回路に記憶されている周波数制御情報をランダムな順番
で読出して周波性制御に用いるものである。
ト期間中に位相比較により得られる周波数制御情報をメ
モリ回路に記憶し、送信バースト期間中は、このメモリ
回路に記憶されている周波数制御情報をランダムな順番
で読出して周波性制御に用いるものである。
この発明は時分割双方向伝送方式による２線全２重伝
送におけるタイミングクロツクのジツタを有効に抑圧す
ることができる。
送におけるタイミングクロツクのジツタを有効に抑圧す
ることができる。
第１図はこの発明に係るデイジタル型位相同期回路の
一実施例を示すブロツク図である。同図において、１は
受信信号２の位相と位相同期したクロツク信号３の位相
とを比較する位相比較回路、４はこの位相比較回路１か
ら出力される位相比較信号を平均化し、周波数制御情報
（＋,0,−）５を出力する平滑回路、６はその詳細なブ
ロツク図を第２図に示すように、受信バースト期間では
平滑回路４から出力される周波数制御情報（＋,0,−）
５が書き込まれ、送信バースト期間ではこの記憶された
周波数制御情報（＋,0,−）５が読み出されるメモリ回
路、７はセレクタ、８はマスタクロツクを出力するマス
タクロツク回路、９はこのマスタクロツクを分周する
が、入力する周波数制御情報（＋,0,−）によりその分
周段が＋1,0または−１に増減制御される可変分周器、1
0は位相同期したクロツク信号３を出力する計算器であ
る。
一実施例を示すブロツク図である。同図において、１は
受信信号２の位相と位相同期したクロツク信号３の位相
とを比較する位相比較回路、４はこの位相比較回路１か
ら出力される位相比較信号を平均化し、周波数制御情報
（＋,0,−）５を出力する平滑回路、６はその詳細なブ
ロツク図を第２図に示すように、受信バースト期間では
平滑回路４から出力される周波数制御情報（＋,0,−）
５が書き込まれ、送信バースト期間ではこの記憶された
周波数制御情報（＋,0,−）５が読み出されるメモリ回
路、７はセレクタ、８はマスタクロツクを出力するマス
タクロツク回路、９はこのマスタクロツクを分周する
が、入力する周波数制御情報（＋,0,−）によりその分
周段が＋1,0または−１に増減制御される可変分周器、1
0は位相同期したクロツク信号３を出力する計算器であ
る。
なお、第２図に示すメモリ回路６において、11はRA
M、12は書込みアドレス13を出力する書込み用アドレス
計数器、14は読み出しアドレス15を出力するアドレス変
換回路である。また、前記周波数制御情報５において、
“＋”は周波数増加、“−”は周波数減少、“0"は変化
なしの情報である。
M、12は書込みアドレス13を出力する書込み用アドレス
計数器、14は読み出しアドレス15を出力するアドレス変
換回路である。また、前記周波数制御情報５において、
“＋”は周波数増加、“−”は周波数減少、“0"は変化
なしの情報である。
次に、上記構成によるデイジタル型位相同期回路の動
作について説明する。まず、受信バースト期間では、位
相比較回路１は受信信号２の位相とクロツク信号３の位
相とを比較し、位相比較信号を平滑回路４に出力する。
したがつて、平滑回路４は入力する位相比較信号を平均
化し、周波数制御情報（＋,0,−）５をメモリ回路６お
よびセレクタ７に出力する。したがつて、受信信号２が
入力する受信バースト期間ではこの周波数制御情報
（＋,0,−）５は、メモリ回路６のRAM11に書込み用アド
レス計数器12の書込み用アドレス13に従つて第３図
（ａ）に示すように順番に書き込まれると共に、セレク
タ７を介して可変分周器９の段数を＋1,0または−１に
増減するように制御する。したがつて、マスタクロツク
回路８から出力されるマスタクロツクはその段数が制御
された可変分周器９によりその周波数が制御され、さら
に計数器10で分周されたのち位相同期されたクロツク信
号３として出力される。一方、送信バースト期間では受
信信号２がないので、アドレス変換回路14が駆動され
る。したがつて、書き込み用アドレス計数器12から出力
される書込みアドレスはこのアドレス変換回路14により
ランダムな読出しアドレス信号に変換されRAM11に入力
する。このため、メモリ回路６のRAM11に書き込まれた
周波数制御情報（＋,0,−）は第３図（ｂ）に示すよう
にランダムに読み出される。したがつて、送信バースト
期間中にこのRAM11からランダムに読み出された周波数
制御情報５′はセレクタ７を介し可変分周器９に入力す
る。したがつて、この可変分周器９は入力する周波数制
御情報５′により、その段数が＋1,0または−１に増減
される。したがつて、マスタクロツク回路８から出力さ
れるマスタクロツクはその段数が制御された可変分周器
９によりその周波数が制御され、さらに計数器10で分周
されたのち位相同期されたクロツク信号３として出力さ
れる。このように、送信バースト期間中、メモリ回路６
からランダムに周波数制御情報を取り出して周波数制御
を行なうことにより、（Ａ）：受信入力がないときでも
周波数制御が行なわれるので、自走による大きな位相ず
れは発生しない。（Ｂ）：周波数制御の累積値（＋,0,
−の和）は受信バースト期間中と同じなので周波数制御
量は保たれる。（Ｃ）：周波数制御の「順」がランダム
なので周期性ジツタがなくなる。（Ｄ）：ジツタはラン
ダム化され抑圧される。
作について説明する。まず、受信バースト期間では、位
相比較回路１は受信信号２の位相とクロツク信号３の位
相とを比較し、位相比較信号を平滑回路４に出力する。
したがつて、平滑回路４は入力する位相比較信号を平均
化し、周波数制御情報（＋,0,−）５をメモリ回路６お
よびセレクタ７に出力する。したがつて、受信信号２が
入力する受信バースト期間ではこの周波数制御情報
（＋,0,−）５は、メモリ回路６のRAM11に書込み用アド
レス計数器12の書込み用アドレス13に従つて第３図
（ａ）に示すように順番に書き込まれると共に、セレク
タ７を介して可変分周器９の段数を＋1,0または−１に
増減するように制御する。したがつて、マスタクロツク
回路８から出力されるマスタクロツクはその段数が制御
された可変分周器９によりその周波数が制御され、さら
に計数器10で分周されたのち位相同期されたクロツク信
号３として出力される。一方、送信バースト期間では受
信信号２がないので、アドレス変換回路14が駆動され
る。したがつて、書き込み用アドレス計数器12から出力
される書込みアドレスはこのアドレス変換回路14により
ランダムな読出しアドレス信号に変換されRAM11に入力
する。このため、メモリ回路６のRAM11に書き込まれた
周波数制御情報（＋,0,−）は第３図（ｂ）に示すよう
にランダムに読み出される。したがつて、送信バースト
期間中にこのRAM11からランダムに読み出された周波数
制御情報５′はセレクタ７を介し可変分周器９に入力す
る。したがつて、この可変分周器９は入力する周波数制
御情報５′により、その段数が＋1,0または−１に増減
される。したがつて、マスタクロツク回路８から出力さ
れるマスタクロツクはその段数が制御された可変分周器
９によりその周波数が制御され、さらに計数器10で分周
されたのち位相同期されたクロツク信号３として出力さ
れる。このように、送信バースト期間中、メモリ回路６
からランダムに周波数制御情報を取り出して周波数制御
を行なうことにより、（Ａ）：受信入力がないときでも
周波数制御が行なわれるので、自走による大きな位相ず
れは発生しない。（Ｂ）：周波数制御の累積値（＋,0,
−の和）は受信バースト期間中と同じなので周波数制御
量は保たれる。（Ｃ）：周波数制御の「順」がランダム
なので周期性ジツタがなくなる。（Ｄ）：ジツタはラン
ダム化され抑圧される。
以上詳細に説明したように、この発明に係るデイジタ
ル型位相同期方法によれば、バースト繰返し周波数成分
の強い位相ジツタなどのジツタを有効に抑圧することが
できるなどの効果がある。
ル型位相同期方法によれば、バースト繰返し周波数成分
の強い位相ジツタなどのジツタを有効に抑圧することが
できるなどの効果がある。
第１図はこの発明に係るデイジタル型位相同期回路の一
実施例を示すブロツク図、第２図は第１図のメモリ回路
の詳細なブロツク図、第３図（ａ）および第３図（ｂ）
は第１図の受信バースト時および送信バースト時の周波
数制御情報を示す図、第４図（ａ）および第４図（ｂ）
は従来の受信バースト時および送信バースト時の周波数
制御情報を示す図である。 １……位相比較回路、２……受信信号、３……クロツク
信号、４……平滑回路、5,5′……周波数制御情報、６
……メモリ回路、７……セレクタ、８……マスタクロツ
ク回路、９……可変分周器、10……計数器、11……RA
M、12……書込み用アドレス計数器、13……書込みアド
レス、14……アドレス変換回路、15……読み出しアドレ
ス。
実施例を示すブロツク図、第２図は第１図のメモリ回路
の詳細なブロツク図、第３図（ａ）および第３図（ｂ）
は第１図の受信バースト時および送信バースト時の周波
数制御情報を示す図、第４図（ａ）および第４図（ｂ）
は従来の受信バースト時および送信バースト時の周波数
制御情報を示す図である。 １……位相比較回路、２……受信信号、３……クロツク
信号、４……平滑回路、5,5′……周波数制御情報、６
……メモリ回路、７……セレクタ、８……マスタクロツ
ク回路、９……可変分周器、10……計数器、11……RA
M、12……書込み用アドレス計数器、13……書込みアド
レス、14……アドレス変換回路、15……読み出しアドレ
ス。
Claims (1)
- 【請求項１】所定のバースト信号を時分割にて交互に送
受信することにより相手側とデータ伝送を行うと共に、
受信バースト期間中には受信した相手側からのバースト
信号と自装置内部で生成したタイミングクロックとの位
相を比較することにより得られた周波数制御情報に基づ
いて前記タイミングクロックの位相制御を行う時分割双
方向伝送方式の受信器において、 受信バースト期間中では位相比較の結果得られる周波数
制御情報を周波数制御に用いると共にメモリ回路に書込
み、送信バースト期間中ではこのメモリ回路に記憶され
た周波数制御情報をランダムな順番で読出し、周波数制
御に用いることを特徴とするデイジタル型位相同期方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223774A JP2522259B2 (ja) | 1986-09-24 | 1986-09-24 | デイジタル型位相同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223774A JP2522259B2 (ja) | 1986-09-24 | 1986-09-24 | デイジタル型位相同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6379435A JPS6379435A (ja) | 1988-04-09 |
| JP2522259B2 true JP2522259B2 (ja) | 1996-08-07 |
Family
ID=16803499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223774A Expired - Lifetime JP2522259B2 (ja) | 1986-09-24 | 1986-09-24 | デイジタル型位相同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522259B2 (ja) |
-
1986
- 1986-09-24 JP JP61223774A patent/JP2522259B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6379435A (ja) | 1988-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105979A (en) | Clock regenerator comprising a frequency divider controlled by an up-down counter | |
| US3938052A (en) | Digital demodulator for phase-modulated waveforms | |
| US4989223A (en) | Serial clock generating circuit | |
| US5864250A (en) | Non-servo clock and data recovery circuit and method | |
| US3509471A (en) | Digital phase lock loop for bit timing recovery | |
| US4225939A (en) | Bidirectional data communication system | |
| US4390985A (en) | Device for the synchronization of digital data transmitted in packets | |
| US4288874A (en) | Timing data reproduction system | |
| EP0410297A1 (en) | Circuit to be used in data transmission systems, which regenerates the clock signal starting from a given message | |
| JP2522259B2 (ja) | デイジタル型位相同期方法 | |
| JP2917522B2 (ja) | クロック同期方法および回路 | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| US4370617A (en) | Synchronization extractor responsive to digital signals | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| US3983495A (en) | Digital waveform generator | |
| US3588348A (en) | System for generating fsk tones for data transmission | |
| US4086436A (en) | Transmit and receive digital data channel elastic store | |
| JPS58116833A (ja) | 同期装置 | |
| JP2964916B2 (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
| JPH0115182B2 (ja) | ||
| US5233608A (en) | Method of and a device for receiving data packet form | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JPH0618365B2 (ja) | タイミング方式 |