JPS597252B2 - 信号中継装置 - Google Patents
信号中継装置Info
- Publication number
- JPS597252B2 JPS597252B2 JP52047925A JP4792577A JPS597252B2 JP S597252 B2 JPS597252 B2 JP S597252B2 JP 52047925 A JP52047925 A JP 52047925A JP 4792577 A JP4792577 A JP 4792577A JP S597252 B2 JPS597252 B2 JP S597252B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing signal
- shift register
- data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
この発明は、例えば端末装置からのデータ信号を受信し
、かっそれを送信するための信号中継装置に関する。
、かっそれを送信するための信号中継装置に関する。
第１図に示すように、複数の端末装置１からのデータ信
号、信号中継装置２を介してモデム３に送信し、またモ
デム３は受信したデータ信号を通信回線４を介して中央
の装置に送信するシステムが知られている。
号、信号中継装置２を介してモデム３に送信し、またモ
デム３は受信したデータ信号を通信回線４を介して中央
の装置に送信するシステムが知られている。
ここで、端末装置１のうちの１つがデータの送信を許さ
れると、端末装置１内で発振されるタイミング信号ＲＴ
に同期したデータ信号を信号中継装置２に送信する信号
中継装置２はこのデータ信号を受信するとタイミング信
号ＲＴとは別のタイミング信号ＳＴに同期してデータ信
号をモデム３に送信する。なお、タイミング信号ＳＴの
周波数はタイミング信号ＲＴのそれと等しく設定してあ
わ、通常モデム３側から与えられる。さて、このような
システムにおいて、複数の端末装置１の各々はそれぞれ
独立な内部クロック系を持つておシ、各端末装置１から
のタイミング信号ＲＴは全て同じ周波数とならない。
れると、端末装置１内で発振されるタイミング信号ＲＴ
に同期したデータ信号を信号中継装置２に送信する信号
中継装置２はこのデータ信号を受信するとタイミング信
号ＲＴとは別のタイミング信号ＳＴに同期してデータ信
号をモデム３に送信する。なお、タイミング信号ＳＴの
周波数はタイミング信号ＲＴのそれと等しく設定してあ
わ、通常モデム３側から与えられる。さて、このような
システムにおいて、複数の端末装置１の各々はそれぞれ
独立な内部クロック系を持つておシ、各端末装置１から
のタイミング信号ＲＴは全て同じ周波数とならない。
従つてタイミング信号ＲＴとタイミング信号ＳＴとの間
には・偏差が生じる場合があわ、この場合、受信速度と
送信速度に差が生じることになわ、伝送エラーが発生す
る。この伝送エラーを防ぐため信号中継装置２のタイミ
ング信号ＳＴを端末装置１側に送わ、このタイミング信
号ＳＴに同期してデータを端末装置１から受信する方式
があるがこの方式では、各端末装置１と信号中継装置２
間にタイミング信号ＳＴ用の信号線路が余分に必要とな
り）コストが非常に上がつてしまう。そこでこの発明は
上記従来技術の欠点を改良し、タイミング信号を伝送す
るための信号線路を不要とし、しかもデータ信号を誤わ
なく相手装置に送信することができる信号中継装置を提
供することを目的としている。
には・偏差が生じる場合があわ、この場合、受信速度と
送信速度に差が生じることになわ、伝送エラーが発生す
る。この伝送エラーを防ぐため信号中継装置２のタイミ
ング信号ＳＴを端末装置１側に送わ、このタイミング信
号ＳＴに同期してデータを端末装置１から受信する方式
があるがこの方式では、各端末装置１と信号中継装置２
間にタイミング信号ＳＴ用の信号線路が余分に必要とな
り）コストが非常に上がつてしまう。そこでこの発明は
上記従来技術の欠点を改良し、タイミング信号を伝送す
るための信号線路を不要とし、しかもデータ信号を誤わ
なく相手装置に送信することができる信号中継装置を提
供することを目的としている。
この発明では、データ信号の信号の信号終了信号と等価
な信号が一端から入力されかつ他端よりデータ信号が出
力されるシフトレジスタが用いられ、このシフトレジス
タは送信タイミングに同期してシフトされる。
な信号が一端から入力されかつ他端よりデータ信号が出
力されるシフトレジスタが用いられ、このシフトレジス
タは送信タイミングに同期してシフトされる。
データ信号は受信タイミングと送信タイミングが交互に
くる時シフトレジスタの特定位置に書込まれ、また送信
タイミングが２度連続して続く時前記特定位置よＶ）１
ビツト進んだ位置に書込まれる。以下この発明の一実施
例を説明する。
くる時シフトレジスタの特定位置に書込まれ、また送信
タイミングが２度連続して続く時前記特定位置よＶ）１
ビツト進んだ位置に書込まれる。以下この発明の一実施
例を説明する。
第２図に卦いて、２はこの発明による信号中継装置であ
り、２１は端末装置１よ勺送信されるデータ信号ＲＤを
受信するための信号受信回路、２２は信号受信回路２１
により受信したデータ信号ＲＤからストツプビツトＳＴ
Ｐおよびデータ信号ＲＤが同期している受信タイミング
信号ＲＴの検出を卦こなうためのタイミング信号検出回
路、２３はモデム３への送信タイミング信号ＳＴを検出
するタイミング信号検出回路である。な訃、このタイミ
ング信号検出回路２３はモデム３から与えられる信号の
中から送信タイミング信号ＳＴを検出する。なお、受信
タイミング信号ＲＴと送信タイミング信号ＳＴは位相が
一致することがないようにそれぞれの信号の出力タイミ
ングを考慮してある。これはクロツク発生回路２７より
位相の異なるクロツクＣＬ，，ＣＬ２を出力し、受信タ
イミング信号ＲＴ及び送信タイミング信号ＳＴをそれぞ
れクロツクＣＬ，，ＣＬ２に同期させることにより実現
できる。２４はシフトレジスタ制御回路であジ、これは
データ信号ＲＤを矢印で示す経路を経てシフトレジスタ
２５のＢ−１，Ｂ０・・・Ｂ３のいずれかの位置に書込
む機能を持つものである。
り、２１は端末装置１よ勺送信されるデータ信号ＲＤを
受信するための信号受信回路、２２は信号受信回路２１
により受信したデータ信号ＲＤからストツプビツトＳＴ
Ｐおよびデータ信号ＲＤが同期している受信タイミング
信号ＲＴの検出を卦こなうためのタイミング信号検出回
路、２３はモデム３への送信タイミング信号ＳＴを検出
するタイミング信号検出回路である。な訃、このタイミ
ング信号検出回路２３はモデム３から与えられる信号の
中から送信タイミング信号ＳＴを検出する。なお、受信
タイミング信号ＲＴと送信タイミング信号ＳＴは位相が
一致することがないようにそれぞれの信号の出力タイミ
ングを考慮してある。これはクロツク発生回路２７より
位相の異なるクロツクＣＬ，，ＣＬ２を出力し、受信タ
イミング信号ＲＴ及び送信タイミング信号ＳＴをそれぞ
れクロツクＣＬ，，ＣＬ２に同期させることにより実現
できる。２４はシフトレジスタ制御回路であジ、これは
データ信号ＲＤを矢印で示す経路を経てシフトレジスタ
２５のＢ−１，Ｂ０・・・Ｂ３のいずれかの位置に書込
む機能を持つものである。
なお、初期状態での書込み位置はＢ。とする。シフトレ
ジスタ２５は送信タイミング信号ＳＴにより内容・が１
ビツトずつ右にシフトされ、このシフトの際、Ｂ３には
ストツプビツトＳＴＰがシフトインされる。従つてＢ−
１，Ｂ０・・・・・・Ｂ３のいずれかからデータが書込
まれなければＢ−２，Ｂ−ビ・・・・・Ｂ３は全てスト
ツプビツトＳＴＰとなる。Ｂ−，，ＢＯ・・・・・・Ｂ
３のいずれかからデータが書込まれれば、そのビツト位
置のストツプビツトＳＴＰがデータと入れかわる。２６
はシフトレジスタ２５の内容をモデム３へのデータ信号
ＳＤとして送信するための信号送信回路である。
ジスタ２５は送信タイミング信号ＳＴにより内容・が１
ビツトずつ右にシフトされ、このシフトの際、Ｂ３には
ストツプビツトＳＴＰがシフトインされる。従つてＢ−
１，Ｂ０・・・・・・Ｂ３のいずれかからデータが書込
まれなければＢ−２，Ｂ−ビ・・・・・Ｂ３は全てスト
ツプビツトＳＴＰとなる。Ｂ−，，ＢＯ・・・・・・Ｂ
３のいずれかからデータが書込まれれば、そのビツト位
置のストツプビツトＳＴＰがデータと入れかわる。２６
はシフトレジスタ２５の内容をモデム３へのデータ信号
ＳＤとして送信するための信号送信回路である。
次に信号中継装置２に卦ける動作を第３図｝よび第４図
を用いて説明する。
を用いて説明する。
ここでデータ信号ＲＤはスタートビツトＳＴＲおよびデ
ータビツトＤ１〜Ｄ３およびストツプビツトＳＴＰよね
なるものとする。スタートビツトＳＴＲをまだ受信しな
いとき、すなわち２つの送信タイミング信号ＳＴの間に
受信タイミング信号ＲＴが検出されないときは、シフト
レジスタ２５の書込み位置はＢ。
ータビツトＤ１〜Ｄ３およびストツプビツトＳＴＰよね
なるものとする。スタートビツトＳＴＲをまだ受信しな
いとき、すなわち２つの送信タイミング信号ＳＴの間に
受信タイミング信号ＲＴが検出されないときは、シフト
レジスタ２５の書込み位置はＢ。
に保たれる。その間シフトレジスタ２５は送信タイミン
グ信号ＳＴに同期してＢ３より入力されたストツプビツ
トＳＴＰをシフトして於ジ、信号送信回路２６からはス
トツプビツトＳＴＰが出力される。次にタイミング信号
検出回路２２で、スタートビツトＳＴＲを受信すると、
ストツプビツトＳＴＰを受信するまで受信タイミング信
号ＲＴを出力する。シフトレジスタ制御回路２４は、受
信タイミング信号ＲＴの立上ｂで現在指定しているシフ
トレジスタ２５の書込み位置にデータ信号ＲＤの内容を
書込み、受信タイミング信号ＲＴの立下ジで書込み位置
を左に１ビツト移動させ、次の送信タイミング信号ＳＴ
によつて書込み位置を右に１ビツト移動させる。したが
つて受信タイミング信号ＳＴと送信タイミング信号ＳＴ
とが交互にあられれる場合、すなわち連続した２個の送
信タイミング信号ＳＴの間に受信タイミング信号ＲＴが
１個険出される場合はデータ信号ＲＤの書込みは常にシ
フトレジスタ２５のＢ。におこなわれ、シフトレジスタ
２５に貯えられるビツト数は３ビツトであり変化しない
。タイミング信号検出回路２２で、ストツプビツトＳＴ
Ｐを受信したら、これをシフトレジスタ２５のＢ。
グ信号ＳＴに同期してＢ３より入力されたストツプビツ
トＳＴＰをシフトして於ジ、信号送信回路２６からはス
トツプビツトＳＴＰが出力される。次にタイミング信号
検出回路２２で、スタートビツトＳＴＲを受信すると、
ストツプビツトＳＴＰを受信するまで受信タイミング信
号ＲＴを出力する。シフトレジスタ制御回路２４は、受
信タイミング信号ＲＴの立上ｂで現在指定しているシフ
トレジスタ２５の書込み位置にデータ信号ＲＤの内容を
書込み、受信タイミング信号ＲＴの立下ジで書込み位置
を左に１ビツト移動させ、次の送信タイミング信号ＳＴ
によつて書込み位置を右に１ビツト移動させる。したが
つて受信タイミング信号ＳＴと送信タイミング信号ＳＴ
とが交互にあられれる場合、すなわち連続した２個の送
信タイミング信号ＳＴの間に受信タイミング信号ＲＴが
１個険出される場合はデータ信号ＲＤの書込みは常にシ
フトレジスタ２５のＢ。におこなわれ、シフトレジスタ
２５に貯えられるビツト数は３ビツトであり変化しない
。タイミング信号検出回路２２で、ストツプビツトＳＴ
Ｐを受信したら、これをシフトレジスタ２５のＢ。
に書込んだ後、書込み位置はＢ，にするが、次に発生す
る送信タイミング信号ＳＴにより右にシフトしＢ。とす
る。そしてストツプビツトＳＴＰの次に信号がない時は
もはや受信タイミング信号ＲＴは発生せず、送信タイミ
ングＳＴだけが発生するが、書込み位置の右へのシフト
は禁止する。なお、シフトレジスタ２５の出力には受信
したストツプビツトＳＴＰの次にＢ３からシフトインさ
れたストツプビツトＳＴＰが続くことになる。次に受信
タイミング信号ＲＴの周波数の方が送信タイミング信号
ＳＴのそれよりも大きくなつた場合について説明する。
る送信タイミング信号ＳＴにより右にシフトしＢ。とす
る。そしてストツプビツトＳＴＰの次に信号がない時は
もはや受信タイミング信号ＲＴは発生せず、送信タイミ
ングＳＴだけが発生するが、書込み位置の右へのシフト
は禁止する。なお、シフトレジスタ２５の出力には受信
したストツプビツトＳＴＰの次にＢ３からシフトインさ
れたストツプビツトＳＴＰが続くことになる。次に受信
タイミング信号ＲＴの周波数の方が送信タイミング信号
ＳＴのそれよりも大きくなつた場合について説明する。
第３図の破線の囲み内に示すように、連続した２個の受
信タイミング信号ＲＴの間に２個の送信タイミング信号
ＳＴが検出？れると、シフトレジスタ２５への書込み位
置は連続して２度右へシフトされるため、この時データ
信号ＲＤの書込みはＢ−，に卦こなわれる。この書込み
後、シフトレジスタ２５への書込み位置は左へ１ビツト
シフトされＢ。になる。ここでストツプビツトＳＴＰを
まだ受信しなければ、次の送信タイミングＳＴによりシ
フトレジスタ２５への書込み位置は、右へ１ビツトシフ
トされ元のＢ−１となる。以後、ストツプビツトＳＴＰ
を受信しないでデータ信号ＲＤを受信し続ける場合には
シフトレジスタ２５の書込み位置はＢ−１となる。従つ
て、シフトレジスタ２５には通常の状態に比べて１ピツ
ト少なく信号を貯えていることになる。この状態で、ス
トツプビツトＳＴＰを受信したら、それをシフトレジス
タ２５のＢ−１に書込んだ後、書込み位置をＢ。に強制
的にもどｂて訃く。このようにして訃けば、図示のよう
に、ストツプビツトＳＴＰの次にすぐにスタートビツト
ＳＴＲが来た場合でも、スタートビツトＳＴＲはＢＯに
書込まれ、このとき、１つ前のタイミングで書込まれた
ストツプビツトＳＴＰはすでにＢ−２にシフトされてお
ジ、またＢ−１にはＢ３よシシフトインされてきたスト
ツプビツトＳＴＰが挿入されている。こうして、ストツ
プビツトＳＴＰとスタートビツトＳＴＲの間にさらに１
ビツトのストツプビツトＳＴＰ（図の斜線部）が挿入さ
れるが、ストツプビツトＳＴＰはデータ信号を受信して
いない状態と同じであり何ら問題はない。次に受信タイ
ミング信号ＲＴの周波数より送信タイミング信号ＳＴの
それの方が大きい場合の動作を第４図により説明する。
第４図の破線の囲み内に示すように、連続した２個の送
信タイミング信号ＳＴの間に受信タイミング信号ＲＴが
２度検出されると、まず最初の受信タイミング信号ＲＴ
の立上り、立下わによ幻シフトレジスタ２５へのデータ
の書込みと左への書込み位置Ｂ，の移動がおこなわれ、
次の受信タイミング信号ＲＴの立上Ｄ１立下ｂによねも
う一度データの書込みと左への書込み位置Ｂ２の移動が
おこなわれる。次の送信タイミング信号ＳＴによ）書込
み位置はＢ，になり、以後のデータ信号ＲＤの書込みは
このＢ１の位置で卦こなわれる。このため、シフトレジ
スタ２５には通常の状態に比べて１ビツト余分に信号を
貯えられることになる。次にタイミング信号検出回路２
２でストツプビツトＳＴＰを受信したら、その次の送信
タイミング信号ＳＴでシフトレジスタ２５の書込み位置
はＢ１となる。ストツプビットの次に信号がない時はも
はや受信タイミング信号ＲＴは発生しないので、次に発
生する送信タイミング信号ＳＴで書込み位置はＢ。とな
る。そして、さらに送信タイミング信号ＳＴだけが発生
するが、書込み位置の右へのシフトは禁止する。なお、
シフトレジスタ２５の出力には受信したストツプビツト
ＳＴＰの次にＢ３からシフトイン？れたストツプビツト
ＳＴＰが続くことになる。なお上記の実施例に訃いて、
第３図では、連続する２個の受信タイミング信号ＲＴの
間に送信タイミング信号ＳＴが２度検出される場合を示
したが、第２図の例ではこの現象を１回しか許容できず
、続いてさらに２度目，３度目と起きる場合は、シフト
レジスタ２５の右方向の段数（Ｂ］，Ｂ−２・・・・・
・）を増やすことによ楓これに対処することができるは
明らかである。また、第４図では連続する２個の送信タ
イミング信号ＳＴの間に受信タイミング信号ＲＴが２度
検出される場合を示したが、この現象が続いてさらに２
度目，３度目と起きた場合でも、シフトレジスタ２５の
書込み位置がＢ２，Ｂ３と変ることによつてこれに対処
できるようになつている。さらに左方向の段数（Ｂ，，
Ｂ２・・・・・・）を増やすことによりその許容度数を
増やすことができることも明らかである。以上に述べた
構成によれば端末装置１からの受信タイミング信号の周
波数とモデムへ３の送信タイミング信号の周波数との間
に偏差があつても、そのビツト数の差を信号中継装置２
で補正することができるから、データ信号を誤ｂなくモ
デム３に送出することができる。
信タイミング信号ＲＴの間に２個の送信タイミング信号
ＳＴが検出？れると、シフトレジスタ２５への書込み位
置は連続して２度右へシフトされるため、この時データ
信号ＲＤの書込みはＢ−，に卦こなわれる。この書込み
後、シフトレジスタ２５への書込み位置は左へ１ビツト
シフトされＢ。になる。ここでストツプビツトＳＴＰを
まだ受信しなければ、次の送信タイミングＳＴによりシ
フトレジスタ２５への書込み位置は、右へ１ビツトシフ
トされ元のＢ−１となる。以後、ストツプビツトＳＴＰ
を受信しないでデータ信号ＲＤを受信し続ける場合には
シフトレジスタ２５の書込み位置はＢ−１となる。従つ
て、シフトレジスタ２５には通常の状態に比べて１ピツ
ト少なく信号を貯えていることになる。この状態で、ス
トツプビツトＳＴＰを受信したら、それをシフトレジス
タ２５のＢ−１に書込んだ後、書込み位置をＢ。に強制
的にもどｂて訃く。このようにして訃けば、図示のよう
に、ストツプビツトＳＴＰの次にすぐにスタートビツト
ＳＴＲが来た場合でも、スタートビツトＳＴＲはＢＯに
書込まれ、このとき、１つ前のタイミングで書込まれた
ストツプビツトＳＴＰはすでにＢ−２にシフトされてお
ジ、またＢ−１にはＢ３よシシフトインされてきたスト
ツプビツトＳＴＰが挿入されている。こうして、ストツ
プビツトＳＴＰとスタートビツトＳＴＲの間にさらに１
ビツトのストツプビツトＳＴＰ（図の斜線部）が挿入さ
れるが、ストツプビツトＳＴＰはデータ信号を受信して
いない状態と同じであり何ら問題はない。次に受信タイ
ミング信号ＲＴの周波数より送信タイミング信号ＳＴの
それの方が大きい場合の動作を第４図により説明する。
第４図の破線の囲み内に示すように、連続した２個の送
信タイミング信号ＳＴの間に受信タイミング信号ＲＴが
２度検出されると、まず最初の受信タイミング信号ＲＴ
の立上り、立下わによ幻シフトレジスタ２５へのデータ
の書込みと左への書込み位置Ｂ，の移動がおこなわれ、
次の受信タイミング信号ＲＴの立上Ｄ１立下ｂによねも
う一度データの書込みと左への書込み位置Ｂ２の移動が
おこなわれる。次の送信タイミング信号ＳＴによ）書込
み位置はＢ，になり、以後のデータ信号ＲＤの書込みは
このＢ１の位置で卦こなわれる。このため、シフトレジ
スタ２５には通常の状態に比べて１ビツト余分に信号を
貯えられることになる。次にタイミング信号検出回路２
２でストツプビツトＳＴＰを受信したら、その次の送信
タイミング信号ＳＴでシフトレジスタ２５の書込み位置
はＢ１となる。ストツプビットの次に信号がない時はも
はや受信タイミング信号ＲＴは発生しないので、次に発
生する送信タイミング信号ＳＴで書込み位置はＢ。とな
る。そして、さらに送信タイミング信号ＳＴだけが発生
するが、書込み位置の右へのシフトは禁止する。なお、
シフトレジスタ２５の出力には受信したストツプビツト
ＳＴＰの次にＢ３からシフトイン？れたストツプビツト
ＳＴＰが続くことになる。なお上記の実施例に訃いて、
第３図では、連続する２個の受信タイミング信号ＲＴの
間に送信タイミング信号ＳＴが２度検出される場合を示
したが、第２図の例ではこの現象を１回しか許容できず
、続いてさらに２度目，３度目と起きる場合は、シフト
レジスタ２５の右方向の段数（Ｂ］，Ｂ−２・・・・・
・）を増やすことによ楓これに対処することができるは
明らかである。また、第４図では連続する２個の送信タ
イミング信号ＳＴの間に受信タイミング信号ＲＴが２度
検出される場合を示したが、この現象が続いてさらに２
度目，３度目と起きた場合でも、シフトレジスタ２５の
書込み位置がＢ２，Ｂ３と変ることによつてこれに対処
できるようになつている。さらに左方向の段数（Ｂ，，
Ｂ２・・・・・・）を増やすことによりその許容度数を
増やすことができることも明らかである。以上に述べた
構成によれば端末装置１からの受信タイミング信号の周
波数とモデムへ３の送信タイミング信号の周波数との間
に偏差があつても、そのビツト数の差を信号中継装置２
で補正することができるから、データ信号を誤ｂなくモ
デム３に送出することができる。
また、信号中継装置２と端末装置１との間にタイミング
信号用線路を設ける必要もなくなる。以上の如き本発明
によれば、データ信号発生元へのタイミング信号用線路
を設けることなく相手装置に正しくデータ信号を送信す
ることが可能となる。
信号用線路を設ける必要もなくなる。以上の如き本発明
によれば、データ信号発生元へのタイミング信号用線路
を設けることなく相手装置に正しくデータ信号を送信す
ることが可能となる。
第１図はこの発明を適用するシステムのプロツク図、第
２図はこの発明の一実施例を示すプロツク図、第３図お
よび第４図はそのタイムチヤートを示したものである。 図において、１・・・端末装置、２・・・信号中継装置
、３・・・モデム、２１・・・信号受信回路、２２，・
２３・タイ１ング信号検出回路、２４・・・シフトレジ
スタ制御回路、２５・・・シノトレジスタ、２６・・・
信号送信回路。
２図はこの発明の一実施例を示すプロツク図、第３図お
よび第４図はそのタイムチヤートを示したものである。 図において、１・・・端末装置、２・・・信号中継装置
、３・・・モデム、２１・・・信号受信回路、２２，・
２３・タイ１ング信号検出回路、２４・・・シフトレジ
スタ制御回路、２５・・・シノトレジスタ、２６・・・
信号送信回路。
Claims (1)
- １ 信号開始信号と信号終了信号とをそれぞれ信号の最
初、最後に含むデータ信号を第１の装置から受信し、か
つ当該データ信号を第２の装置に送信する信号中継装置
において、前記信号終了信号と等価な信号が一端より入
力され、かつ他端よりデータ信号が出力されるシフトレ
ジスタであつて前記第２の装置への送信タイミングに同
期してシフト動作が行なわれるものと、前記シフトレジ
スタに対するデータ信号の書込み位置を制御するための
回路であつて前記第１の装置からの受信タイミングと前
記送信タイミングとが交互にくる時、特定位置に、また
前記送信タイミングが２度連続して続く時前記特定位置
よりビット進んだ位置に書込むよう制御するものとから
構成される信号中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52047925A JPS597252B2 (ja) | 1977-04-27 | 1977-04-27 | 信号中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52047925A JPS597252B2 (ja) | 1977-04-27 | 1977-04-27 | 信号中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53133315A JPS53133315A (en) | 1978-11-21 |
| JPS597252B2 true JPS597252B2 (ja) | 1984-02-17 |
Family
ID=12788941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52047925A Expired JPS597252B2 (ja) | 1977-04-27 | 1977-04-27 | 信号中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS597252B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970062A (ja) * | 1982-10-13 | 1984-04-20 | Fujitsu Ltd | デ−タ転送方式 |
| JPS60103852A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 中継器 |
-
1977
- 1977-04-27 JP JP52047925A patent/JPS597252B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53133315A (en) | 1978-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS597252B2 (ja) | 信号中継装置 | |
| US4058682A (en) | Expandable memory for PCM signal transmission | |
| JPS5939939B2 (ja) | 同期転送制御方式 | |
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| NO129066B (ja) | ||
| JPH0744522B2 (ja) | 位相同期回路 | |
| JPH01128153A (ja) | 非同期機器間の制御信号伝送方式 | |
| JPS6024616B2 (ja) | 同期制御方式 | |
| JPS6144426B2 (ja) | ||
| JPS6024497B2 (ja) | デ−タ転送方式 | |
| JPS5849058B2 (ja) | 装置間デ−タ伝送同期方式 | |
| JP3198709B2 (ja) | データ書き込みおよび読み出し回路 | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| SU1078421A2 (ru) | Устройство дл обмена данными | |
| JPS59158655A (ja) | 直列順序送信装置 | |
| JPS63228840A (ja) | フレ−ム位相同期装置 | |
| JPH0611130B2 (ja) | ディジタルデータ通信装置 | |
| JPH0756962B2 (ja) | データ通信システム | |
| JPS6141426B2 (ja) | ||
| JPH04170830A (ja) | クロック同期型シリアルデータ伝送装置 | |
| JPH04284744A (ja) | 位相差吸収装置 | |
| JPS62290222A (ja) | 位相整列回路 | |
| JPS63131735A (ja) | 多重フレ−ムアライナ | |
| JPS6267654A (ja) | デ−タ転送回路 | |
| JPH0758950B2 (ja) | フレームアライナ回路 |