SU1078421A2 - Устройство дл обмена данными - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБМЕНА-ДАННЫМИ по авт.св. № 935939, отличающеес  тем, что, с целью увеличени  пропускной- способности устройства и повышени  достоверности передачи, в него введены блок анализа по паритету и блок управлени  запросом причем первый управл ющий вход блока анализа по паритету соединен с первым разрешающим выходом блока управлени  приемом, второй управл ющий вход - с третьим входом устройства информационный вход - с выходом регистра данных, а первый и второй выходы блока анализа по паритету соединены с первым и вторым входами блока управлени  запросом, третий и четвертый входы которого соединены соответственно с четвертым и п тым входами устройства , первый выход блока управлени  запросом соединен, с вторым управл ю щим входом блока формировани  серий импульсов и третьим.выходом устройства , второй выход - с управл ющим входом блока синхронизации и первым управл ющим входом блока формироваг ни  серий импульсов, а третий выход с вторым входом триггера останова, третий вход которого соединен с третьим 9ЫХОДОМ блока приоритета, причем блок управлени  запросом содержит два элемента ИЛИ счетчик сбоев И два элемента И, этом первый-и четвертый входы блока через первый элемент ИЛИ соединены с установочным входом счетчика сбоев, второй и третий входы блока соединены соответственно с первыми входами первого и второго элементов И, с первым и вторым входами второго элемента ИЛИ, выход которого соединен со счетным входом счетчика сбоев, первый , выход которого соединен с третьим выходом блока управлени  запросом, а второй выход счетчика сбоев соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым выходами блока, блок анализа по паритету содержит элемент t ИСКЛЮЧАЮЩЕЕ ИЛИ, три элемента НЕ, (Л четыре элемента И, элемент ИЛИ и элемент задержки, при этом первый ,вход блока анализа по паритету че- рез элемент задержки соединен с первыми входами первого и второго элементов И, выходы которых соединены с первым и вторым выхощами блока соответственно, второй вход блока соединен с первым входом третьего элемента И и через первый элемент НЕ - с первым входом четвертого элемента И, третий вход блока анализа по паритету соединен с входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подсоединен к второму вхсду треть- его элемента И и через второй элемент НЕ к второму входу четвертого элемента И, а выходы, третьего и четвертого элементов И. соединены с входами элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и через третий элемент НЕ с вторым входом элемента И. 2.. Устройство по п. 1, отличающеес  тем, что блок формировани  серий импульсов содержит регистр пам тифазы, триггер пуска, счетчик импульсов, формирователь импульсов сброса, п ть элементов И

Description

и два элемента ИЛИ, причем первый управл ющий вход блока соединен с первыми входами первых элементов ИЛИ и И,- выход регистра пам ти фазы соединен с вторым входом первого элемента И, выход которого соединен с первым входом счетчика импульсов и входом триггера пуска, первый выход которого соединен с первым входом второго элемента И, другой вход которого соединен с синхронизирующим входом блока/7 а выход второго элемента И соединен с первым разрешающим выходом блока и с вторым,входом счетчика импульсов, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с третьим входом счетчика импульсов , вторым входом триггера пуска и вторым разрешающим выходом блока , второй управл ющий вход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход последнего соединен с формирователем импульсов сброса второй выход триггера пуска соединен с первым входом третьего элемента И., второй вход которого соединен с выходом второго элемента ИЛИ, а выход третьего элемента И соединен с первым входом триггера пуска/ первый и второй запускающие входы блока соединены соответственно с первыми входами четвертого и п того элементов И, вторые входы которых соединены с входом готовности блока, третьи входы четвертого и п того элементов И соединены с входами второго элемента ИЛИ

3. Устройство по п. 1, отличающеес  тем, что блок управлени  приемом содержит триггер, элемент задержк три элемента И и элемент НЕ, причем первый разрешающий выход блока соединен с входом элемента задержки и выходом триггера. пер.вый выход которого соединен с выходом элемента задержки, дыход первого элемента И соединен с вторым разрешающим выходом блока и вторым входом триггера,- третий вход которого соединен с выходом- второго элемента И и дервым входом третьего элемента ИЛИ, второй вход которого соединен с выходом элемента;НЕ, а выход третьего элемента И соединен с зaдaющи;v{ выходом блока, первый установочный вход блока соединен с первым входом второго элемента И, второй установочный , вход - с входом элемента НЕ и первым входом первого элемента И| а третий установочный вход - с вторыми входами первого и второго элементов И,

1

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано дл  сопр жени  устройств с различными скорост ми обмена информа1 1;иеЙ1

По основному авт. св. № 935939 известно устройство дл  обмена данными , содержащее блок приоритета, первый и второй выходы которого соединены соответственно о первым и вторым режимными входами блока синхронизации, блок управлени  выдачей , разрешающий выход которого соединен с управл ющим входом коммутатора, регистр признаков, разрешающий выход-которого соединен с первым управл ющим входом входного коммутатора. блок управлени  приемом , первый разрешающий выход которого соединен с управл ющим входом регистра данных, триггер останова , выход которого соединен с ус тановочными входами регистра признаков и блока приоритета, причем первый запросный вход блока приоритета и первый информационный вхсщ

входного коммутатора, второй запросный вход блока приоритета и второй информационный вход входного комму- , татора соединен соответственно с

первым и вторым входа1 ш устройства, третий вход устройства соединен с входом готовности регистра признаков, первый и второй информационные входы которого соединены соответственQ НО с первым и вторым выходами блока приоритета., первый, второй, третий признаковые выходы регистра признаков соединены соответственно с первым , вторым установочными входай п 

с блока управлени  приемом и первым установочным входом блока управлени  выдачей, второй установочный вход блоки управлени  выдачей и третий установочный вход блока управлени  приемом соединены соответственно

с первым и вторым разрешающими выходами блока синхронизации/ задающие выходы блоков управлени  выдачей и приемом соединены с входом триггера останова, второй разрешающий выход блока управлени  приемом соединен с вторым упрал кхцим входом входного

коммутатора, выход которо,го соединен с информационным входом регистра данных , а выход регистра данных соединен с информационнЕлм входом выходного коммутатора, выходы которого  вл ютс  первым и вторым выходами устройства, блок формировани  серии импульсов, синхронизирующий вход и вход готовности, первый и второй запускающие входы которого соединены соответственно с тактовым выходом блока синхронизации, с третьим входом устройства, с первым и вторым выходами блока приоритета, а первый и второй разрешающие выходы блока формировани  серии импульсов соединены соответственно с первым и вторым запускающими входами блока синхронизации .

Известное устройство позвол ет сопр гать ра зноскоростные устройства , обеспечивает достаточную скорость обмена при отсутствии ошибок при передаче информации 1 и 2

Однако, при ошибок и сбоев в известном устройстве приходитс  повторно передавать весь массив информации , что значительно снижает пропускную способность системы, в которой работает устройство.

Цель изобретени  - увеличение пропускной способности устройства и повышени.е достоверности передачи.

Поставленна  цель достигаетс  тем что в устройство дл  обмена данными введены блок анализа по паритету и блок управлени  запросом, причем первый управл ющий вход блока анализа по паритету соединен с первым разрешающим выходом блока управлени  приемом, второй управл ющий вход с - третьим входом устройства, информационный вход - с выходом регистра данных, а первый и второй выходы блока анализа по паритету соединены с первым и вторым входами блока управлени  запросом, третий и четвертый входы которого соединены соответственно с четвертым и п тым входами устройства, первый выход блока управлени  запросом соединен с вторым управл ющим входом блока формировани  серий импульсов и третьим выходом устройства, второй выход - с управл ющим входом блока синхронизации и первым управл ющим входом блока формировани  серий импульсов, а третий выход - с вторым входом триггера останова, третий рход которого соединен с третьим выходом блока приоритета, причем блок управлени  запросом содержит два элемента ИЛИ, счетчик сбоев и два элемента И, при этом первый и четвертый входы блока через первый элемент ИЛИ соединены с установочным входом счетчика сбоев , второй и третий входы блока coeдинены соответственно с первыми вхо

дами первого и второго элементов И, с первым и вторым входами второго элемента ИЛИ, выход которого соединен со счетным входом счетчика сбоев , первый выход которого соединен с третьим выходом блока управлени  запросом, а второй выход счетчика сбоев соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым выходами блока, блок анализа по паритету содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛ11, три элемента НЕ, четыре элемента И, элемент ИЛИ и элемент задержки, при этом первый вход блока анализа по паритету через элемент задержки соединен с первыми входами первого и второго элементов И, выходы которых соединены с первым и вторым выходами блока соответственно , второй вход блока соединен с первым входом третьего элемента И и через первый элемент НЕ - с первым входом четвертого элемента И, третий вход блока анализа по паритету соединен с входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подсоединен к второму входу третьего элемента через второй элемент НЕ к второму входу четвертого элемента И, а выходы третьего и четвертого элементов И соединены с входами элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и через третий элемент НЕ с вторым входом элемента и.

Кроме того, блок формировани  серий импульсов содержит регистр пам ти фазы, триггер пуска, счетчик импульсов ,формирователь импульсов сброса, п ть элементов И и два элемента ИЛИ, причем первый управл ющий вход блока соединен с первыми входами первых элементов ИЛИ и И, выход регистра пам ти фазы соединен с вторым входом первого элемента И, выход которого соединен с первым входом счетчика импульсов и входом триггера пуска, первый выход которого соединен с первым входом второго элемента И, другой вход которого соединен с синхронизирующим входом блока, а выход второго элемента И соединен с первым разрешающим выходом блока и с вторым входом счетчика импульсов выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с третьим входом счетчика импульсов, вторым входом триггера пуска и вторым разрешающим выходом блока, второй управл ющий вход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход последнего соединен с формирователем импульсов сброса, второй выход триггера пуска соединен с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, а выход третьего элемента И соединен с первым входом триггера пуска, первый и второй запускающие входы блока соединены соответственно с первыми входами четвертого и п того элементов вторые входы которых соединены с входом готовности блока, третьи входы четвертого и п того элементов И соединены с входами второго элемента ИЛИ.

Причем блок управлени  приемом содержит триггер, элемент задержки, три элемента И и элемент НЕ, причем первый разрешающий выход блока соединен с входом элемента задержки и выходом триггера-, первый выход которого соединен с выходом элемента задержки , выход первого элемента И соединен с вторым разрешающим выходом блока и вторым входом триггера, третий вход которого соединен с выходом второго элемента И и первым входом третьего элемента ИЛИ, второ вход которого соединен с вьаходом элемента НЕ, а выход третьего элемента И соединен с задающим выходом блока, первый установочный вход блока соединен с первым -входом второго элемента И, второй установочный вхо с входом элемента НЕ и первым входо первого элемента И, третий установоный вход - с вторыми входами первого и второго элементов И.

На фиг 1 представлена структурна  схема устройства; на фиг. 2 структурна  схема блока управлени  запросом; на фиг. 3 структурна  схема блока анализа по паритету; на фиг. 4 - структурна  схема блока синхронизации; на фиг. 5 - структурна  схема блока формировани  серий импульсов; на фиг. 6 - структурна  схема блока приоритета; иа фиг. 7 структурна  схема блока управлени  приемом; на фиг. 8 - структурна  схема блока управлени  выдачей; на фиг. 9 структурна  схема регистра признаков.

Устройство (фиг. 1) содержит бло 1 синхронизации, блок 2 формировани серий импульсов, блок 3 приоритета, блок 4 управлени  выдачей, блок 5 управлени  приемом, выходной коммутатор 6, регистр 7 данных, входной коммутатор 8, регистр 9 признаков, триггер 10 останова; блок 11 управлени  запросом, блок 12-анализа по паритету, первый 13 и второй 14 вн .ходы устройства, первый вход 15 устройства дл  подключени  выхода дру- .гого, сопр гаемого устройства, второй вход 16, третий вход 17 устройства дл  приема, управл ющих службенньлх сигналов от сопр гаемых устройств, третий выход 18 устройства дл  подключени  входов сопр гаемых устройств, на которые поступает сигнал Повторить байт от абонента передатчика-, п тый вход 19 устройства, на который поступает синал о правильном приеме информации, четвертый вход 20 устройства дл  подключени  выходов сопр гаемых устройств , с которых поступает сигнал Повторить выдачу предыдущего кода выходы 21 и 22 блока приоритета, синхронизирующий вход 23, вход 24 готовности, запускающие входы 25 и 26, управл ющие входы 27 и 28 и разрешающие выходы 29 и 30 блока формировани  серий импульсов, запускающие входы 31 и 32, режимные 33 и 34 и управл ющий 35 входы, разрешающие 36 и 37 и тактовый 38 выходы блока синхронизации, входы 39 и 40, задающий 41 и разрешающий 42 выходы блока управлени  выдачей, задающий. 43, разрешающие выходы 44 и 45, третий 46, второй 47 и первый 48 установочные входы блока управлени  приемом, управл ющий 49 и информационный 50 входы регистра данных, информационный 51 и управл ющий 52 входы выходного коммутатора , информационные 53 и 54, управ- л ющие 55 и 56 входы и выход 57 входного коммутатора, разрешающий 58, выходы 59, 60 и 61, информационные входы 62 и 63 вход 64 готовности установочный 65 вход регистра признаков ,запросные 66 и 67 и установочный 68 входы, третий 69 выход блока приоритета .

Блок управлени  запросом может быть выполнен в виде элементов соответственно второго.и первого ИЛИ 70 и 71, счетчика 72 сбоев, элементов 73 и 74.

Блок анализа по паритету может быть выполнен в виде элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 75, второго элемента НЕ 76, третьего и четвертого элементов И 77 и 78, первого элемента НЕ 79, элементов ИЛИ, задержки соответственно 80 и 81, третьего элемента НЕ 82, первого и второго элементов И 83 и 84.

Блок синхронизации может быть выполнен в виде регистра 85 пам ти фазы, элемента И 86, регистра 87 сдвига, формировател  88, генератора импульсов 89, элемента ИЛИ 90, формировател  91, элементов И 92 95 , элементов ИЛИ 96 и 97.

Блок формировани  серий импульсов мажет быть выполнен в виде элемента И 98, регистра 99 пам ти фазы элементов И 100-103, триггера 104 пуска, счетчика 105 импульсов, элементов ИЛИ 106 и 107, формировател  108 импульса Установка в исходное состо ние.

Блок приоритета может быть выполнен в виде линии задержки 109,. злементов И 110 и 111, триггеров 112 и 113, элементов ИЛИ 114.. Блок управлени  приемом может ., быть выполнен в виде элементов НЕ 115, элементов И 116-118, линии задержки 119, триггера 120. Блок управлени  вы,цачей может быть выполнен в виде элемента НЕ 121, элементов И 122 и 123. Регистр признаков может быть выполнен в виде элементов НЕ 124 и 125, элементов 2И-ИЛИ-НЕ 126 и 127 и триггера 128. Устройство дл  обмена данными на чинает работу с момента по влени  сигнала Запрос на обслуживание, поступающего от одного из абонентов на вход 15 или 16 устройства. Если сигнал Запрос на обслужив ние поступает одновременно от обо их абонентов на входы 66 и 67 блока 3 приоритета, то первым получает пр во на обслуживание абонент, подключенный к входу 15, так как в цепи приема сигнала Запрос на обслуживание по 16 стоит элемент задержки 109, Ь/е. абонент, подключенный к входу 15, при равных услови х имеет первый приоритет. После прихода сигнала Запрос на обслужи вание с выхода 69 блока 3 приоритета выдаетс  сигнал, поступающий на вход 2.триггера останова 10. Этот сигнсш устанавливает триггер останова 10 в исходное (рабочее) со то ние. Если информаци  передаетс  от абонента 1 к абоненту 2, то после прихода сигнала Запрос на обслужи ва:ние (вход 15) на выходе 21 блока 3 приоритета устанавливаетс  высокий потенциал, поступающий на вхо 62 регистра 9 признаков. Этот сигна подготавливает формирование сигнало Готовность приемника (ГТ ПРИ) и Готовность передатчика (ГТ ПРД) которые формируютс  на выходах 61 (элемент 2И-ИЛИ-НЕ 126) и 60 (элемент 2И-ИЛИ-НЕ 127) по сигналам ГТ1 и ГТ2 (вход 64, элемент 126). Сигналы ГТ ПРИ и ГТ ПРД поступают на входы 40 и 47 блоков 4 и 5 соответственно , где подготавливают цепи управлени  выдачей и приемом информации . С выходов 21 и 22 блока 3 приори тета сигналы поступают на входы 25 и 26 блока 2 формировани  серий импульсов . Этот блок формирует серии (пачки).тактовых импульсов из синхроимпульсов, поступающих на вход 23 с выхода 38 блока 1 синхронизации . Сформированна  пачка тактовых импульсов, поступает на вхо 31 блока 1 синхронизации и обеспечи вает 1 цикл работы устройства. Посл формировани  последнего тактового импульса с выхода 30 блока 2 формировани  серий импульсов на вход 32 блока 1 синхронизации поступает импульс установки в исходное состо ние, подготавливающий блок 1 синхронизации к следующему циклу работы. Этот блок, формирует импульсы, синхронизирующие прием информации от первого абонента и выдачу ее второму абоненту (или наоборот) и поступающие на вход 39 блока 4 управлени  выдачей и на вход 46 блока 5 управлени  приемом . Этими операци ми заканчиваетс  этап подготовки устройства к обмену информацией. При этом блок 3 приоритета имеет высокий уровень на выходе 21, управл ющий передачей данных от первого абонента, а на другом выходе 22 - сигнал низкого уровн  (в случае передачи ланных от второго абонента к первому уровни сигналов мен ютс ). Эти сигналы поступают на входы 33 и 34 блока 1 синхронизации . В зависимости от комбинации сигналов на входах 25 и 26 блока 2 формировани  серий импульсов сигналы тактовой частоты, поступающие на вход 23, проход т на выход 29. В том случае, когда на вход 24 блока 2 поступит сигнал Готовность от передающего абонента, происходит установка триггера 104 в единичное состо ние, которое и разрешает формирование серии синхроимпульсов, составл ющих цикл работы устройства . Сигналы тактовой частоты поступают на вход счетчика 105 дл  их подсчета. При переполнении счетчика 105 вырабатываетс  сигнал, устанавливающий в исходное состо ние триггер 104 и счетчик 105. Этот же сигнал по входу 32 устанавливает блок 1синхронизации неисходное состо ние . При поступлении следующего сигнала Готовность цикл работы блока 2формировани  серий импульсов повтор етс . Сигналы с выходов 36 и 37 блока 1 синхронизации поступаиот в качестве тактовых импульсов на вход 46 блока 5 управлени  приемом и на вход 39 блока 4 управлени  вьщачей, которые управл ют входным 8 « выходным 6 коммутаторами. В случае, когда информаци  поступает от первого абонента, она заноситс  по входу 50 в регистр 7 данных по сигналу, сформированному на выходе 44 блока 5 управлени  приемом . Из регистра 7 данных информаци  передаетс  на вход 51 выходного коммутатора 6 и на третий вход блока 12 анализа по паритету (анализ по четности или нечетности ), а на второй его управл кхдий вход

поступает управл ющий сигнал с третго 17 входа устройства. Этот сигна поступает от абонента-передатчика и определ ет по четности или нечетности должен ли вести анализ блок 12 анализа по паритету. Если анализ по паритету не вы вил ошибки кода, то с первого выхода блока 12 . анализа по паритету подаетс  сигнал Сброс на первый вход блока И управлени  запросом, который устава ливает счетчик 12 s нулевое состо ние . Счетчик 72 устанавливаетс  в нулевое состо ние так же сигналом, поступающим на вход 19 устройства от абонента-приемника, если он прин л код без искажени . Этот сигнал приходит на вход 4 блока 11 управлени  запросом.В этом случае начинаетс  второй цикл работы устройства, по которому информаци  выдаетс  на выход 13 устройства , к которому подключен второ абонент i

Если анализ по паритету вы вил ошибку, то с второго выхода блока 12 анализа по паритету поступает на второй вход блока 11 управлени  запросом сигнал Сбой, он проходит через элемент ИЛИ 70, фиксируетс  счетчиком 72 сбоев. Счетчик 72, фик сирующий сбои, имеет основной выход с которого сигнал выдаетс  при трехкратном сбое, и промежуточный, с которого сигнал выдаетс  при однократном и двухкратном сбо х. При поступлении сигнала с промежу точног выхода счетчика 72 на элемент И 73 он срабатывает, а с его выхода сигнал поступает на первый выход блока 11 управлени  запросом. Этот сигнал поступает как на вход 28 блока 2 формировани  серий импульсов, так и на выход 18 устройства. Блок 2 фомировани  серий импульсов устанавливаетс  в исходное состо ние, а с выхода 18 устройства идет сигнал Повторить байт информации от.абонента-передатчика .. Если ошибка при повторении байта повтор етс  три раза, то счетчик 72 сбоев выдает сигнал Ошибка на третий выход блока 11 управлени  запросом, который поступает на третий вход триггера 10 останова, сигнал с которого останавливает работу устройства. В случае, когда анализ по паритету, проводимый абонентом-приемником, обнаружит ошибку (ошибка в магистрали ) f с его выхода на вход 20 устройства может быть выдан сигнал Повторить вьщачу предыдущего кода,

который поступает на третий вход блока 11 управлени  запросом, входы элементов И 74 и ИЛИ 70. Далее сигнал поступает на вход 35 блока 1 синхронизации и вход 27 блока 2 формировани  серий импульсов. Так как в этом режиме производитс  только операци  выдачи кода, то выдача синхроимпульсов, управл ющих операцией приема 1фда, должна быть исключена . Поэтому блок 1 синхронизации содержит регистр 85 пам ти- фазы, а блок 2 формировани  серий импульсов регистр 99 пам ти фазы, на которых посто нно хранитс - код числа синхримпульсов , необходимых дл  выполнени  операции приема кода. Сигнал с входа 27 блока 2 формировани  серии импульсов, пройд  через элемент ИЛИ 106, устанавливает в исходное состо ние счетчик 105, устанавливает в нулевое состо ние триггер 104, с выхода 30 поступает на вход 32 бл ка 1 синхронизации и устанавливает в исходное состо ние регистр 87. Сигнал с входа 27 блока 2 формировани  серий импульсов поступает на вход элемента И 98, разрешает установку счетчика 105 в состо ние, хран щеес  на регистре 99 пам ти фазы, устанавливает триггер 104 в единичное состо ние. Этот сигнал с триггера 104 разрешает прохождение синхроимпульсов с входа 23 блока 2 формировани  серий импульсов через элемент И 100 на выход 29 блока 2 формировани  серий импульсов. Далее происходит процесс вьщачи информации с регистра 7 данных на выходной коммутатор 6 и на выход устройства аналогично описанному режиму.

Применение предлагаемого устройства позвол ет расширить функциональные возможности, так как обнаружение ошибки при передаче информации приводит к формированию запроса на повторение байта информации , в котором при передаче обнаружена ошибка. Таким образом, при-. ошибках и сбо х происходит повторна  передача только искаженных байтов , а не всего передаваемого массива , что увеличивает пропускну способность системы и достоверность передаваемой информации.

Предлагаемое устройство также позвол ет организовывать информационные автоматизированные системы с высокой пропускной способностью.

JA л

Ч Ч

4tt1 / Л 1-1-Ц

-| I Л 1

фуг. J

фиг.

фиг.В

Фт.7

фга.З

&д/Ь SS

фиг. 9e4

Claims (3)

1. УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ по авт.св. № 935939, отличающееся тем, что, с целью увеличения пропускной- способности .устройства и повышения достоверности передачи, в него введены блок анализа по паритету и блок управления запросом; причем первый управляющий вход блока анализа по паритету соединен с первым разрешающим выходом блока управления приемом, второй управляющий вход - с третьим входом устройства, информационный вход - с выходом регистра данных, а первый и второй выходы блока анализа по паритету соединены с первым и вторым входами блока управления запросом, третий и четвертый входы которого соединены соответственно с четвертым и пятым входами устройства, первый выход блока управления запросом соединен, с вторым управляю’ щим входом блока формирования серий импульсов и третьим·выходом устройства, второй выход - с управляющим входом блока синхронизации и первым управляющим входом блока формироват ния серий импульсов, а третий выход с вторым входом триггера останова, третий вход которого соединен с третьим выходом блока приоритета., причем блок управления запросом содержит два элемента ИЛИ, счетчик сбоев И два элемента И,^при этом первый-и четвертый входы блока через первый элемент ИЛИ соединены с установочным входом счетчика сбоев, второй и третий входы блока соединены соответственно с первыми входами первого и второго элементов И, с первым и вторым входами второго элемента ИЛИ, выход которого соединен со счетным входом счетчика сбоев, первый , выход которого соединен с третьим выходом блока управления запросом, а второй выход счетчика сбоев соединен с вторыми входами первого и вто рого элементов И, выходы которых соединены соответственно с первым и вторым выходами блока, блок анализа по паритету содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, три элемента НЕ, I четыре элемента И, элемент ИЛИ и элемент задержки, при этом первый вход блока анализа по паритету через элемент задержки соединен с первыми входами первого и второго элементов И, выходы которых соединены с первым и вторым выходами блока соответственно, второй вход блока соединен с первым входом третьего элемента И и через первый элемент НЕ - с первым входом четвертого элемента И, третий вход блока анализа по паритету соединен с входом эле- I мента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход' которо- | го подсоединен к второму входу треть-! его элемента И и через второй эле- I мент НЕ к второму входу четвертого элемента И, а выходы, третьего и четвертого элементов И. соединены с входами элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и через третий элемент НЕ с вторым входом элемента И.
2. 2. Устройство по π. 1, отличающееся тем, что блок формирования серий импульсов содержит регистр памяти·фазы,_ триггер пуска, счетчик импульсов, формирователь импульсов сброса, пять элементов И и два элемента ИЛИ, причем первый управляющий вход блока соединен с первыми входами первых элементов ИЛИ. и И,, выход регистра памяти фазы соединен с вторым входом первого элемента И, выход которого соединен с первым входом счетчика импульсов и входом триггера пуска, первый выход которого соединен с первым входом (второго элемента И, другой вход которого соединен с синхронизирующим входом блока,7 а выход второго элемента И соединен с первым разрешающим выходом блока и с вторым.вхог дом счетчика импульсов, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с третьим входом счетчика импульсов, вторым входом триггера пуска и вторым разрешающим выходом блока, второй управляющий вход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход последнего соединен с формирователем импульсов сброса; второй выход триггера пуска соединен с первым входом третьего элемента И·, второй вход которого соединен с выходом второго элемента ИЛИ, а выход третьего элемента И соединен с первым входом триггера пуска,- первый и второй запускающие входы блока соединены со ответственно с первыми входами четвертого и пятого элементов И, вторые входы которых соединены с входом готовности блока, третьи входы четвертого и пятого элементов И соединены с входами второго элемента ИЛИ.
3. 3. Устройство по π. 1, отличающееся тем, что блок управления приемом содержит триггер, элемент задержки^ три элемента И и элемент НЕ, причем первый разрешающий выход блока соединен с входом элемента задержки и выходом триггераJ пер,вый выход которого соединен с выходом элемента задержки, дых од первого элемента И соединен с вторым разрешающим выходом блока и вторым входом триггера,, третий вход которого соединен с выходом- второго элемента И и первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом элемента.НЕ, а выход третьего элемента И соединен с задающий выходом блока, первый установочный вход блока соединен с первым входом второго элемента И, второй установочный, вход - с входом элемента НЕ и первым входом первого элемента И, а третий установочный вход - с вторыми входами' первого и второго элементов И,