SU1633382A1

SU1633382A1 - Устройство дл ввода информации

Info

Publication number: SU1633382A1
Application number: SU894661977A
Authority: SU
Inventors: Николай Никитович Фролов
Original assignee: Предприятие П/Я М-5156
Priority date: 1989-03-10
Filing date: 1989-03-10
Publication date: 1991-03-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл осущегтвле- ни синхронной передачи между асинхронно работающими вычислительными устройствами,. Цель изобретени состоит в повышении надежности и достоверности ввода информации Цель достигаетс введением в устройство распределител , двух буферных и двух приемных регистров, трех элементов ИЛИ-НЕ, двух элементов ИЛИ и группы элементов ИЛИ„ Устройство позвол ет вести прием информации, поступающей от независимого внешнего источника в виде параллельного кода с пери- одЬм следовани , равным периоду следовани синхросигналов данного устройства о Из-за нестабильности тактовых генераторов внешнего источника и данного устройства эти периоды могут несколько отличатьс друг от друга , Сигналы поступающей асинхронной информации поочередно с помощью распределител записываютс в буферные регистры, а затем с помощью синхросигналов переписываютс Б соответствующе приемные регистры и коммутируютс на выходы устройства. 1 ил. SS (Л

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл осуществлени синхронной передачи между асинхронно работающими вычислительными устройствами ,,

Целью изобретени вл етс повышение достоверности ввода информации ,,

На чертеже приведена функциональна схема устройства

Устройство содержит распределитель 1 импульсов, буферные регистры 2-4, элементы ШШ-НЕ 5-7, элементы

И 8-10, приемные регистры 11-13, элементы ИЛИ 14-16, группу элементов ИЛИ 17, группу информационных входов 10, вход 19 сигнала сопровождени информации, синхронизирующий вход (шина) 20 и группу информационных выходов 21„

Устройство работает следующим образом .

В исходном состо нии на входах 18 и 19 и выходах 21 устройства присутствуют нулевые сигналы. На выходах элементов ИЛИ-НЕ 5-7 присутствуют единичные сигналы,, Синхронизирующие

СЭ СО GO

со

00

to

сигналы (СИ), действующие на шине 20 через элементы И 8-10 воздействуют на синхронизирующие и сбросовые входы регистров 11-13 и подтверждают их нулевое состо ние„

Информационные сигналы могут поступать на входы устройства в любое врем по отношению к действию синхросигналов „ Период следовани поступаю- щей асинхронной информации настроен на период следовани СИ предлагаемого устройства . Однако из-за нестабильности генераторов тактов передающей и приемной стороны, а также и вли ний ли- нии св зи период поступлени информации может несколько отличатьс от периода СИ этого устройства,. Допустима длительность сигналов поступающей информации может быть в не сколько раз меньше их периода следовани с.

Когда информационные сигналы поступают на входы 18 устройства после действи соответствующих СИ, то од- повременно с указанной информацией на вход 19 поступает сигнал сопровождени , который запускает распределитель 1. В результате на первом выходе распределител 1 по вл етс единичный сигнал, который воздействует на синхронизирующий вход первого буферного регистра 2 и своим передним фронтом заносит с шин входов 18 информацию в этот регистр После этого на выходе элемента НШ1-НЕ 5 образуетс нулевой сигнал, который блокирует по первому входу срабатывание элемента И 90 Затем по СИ, по вл ющемус на шине 20 и поступающему через элемент И 8 на синхронизирующий вход приемного регистра 11, информаци из буферного регистра 2 переписываетс в приемный регистр 11«,

Из регистра 11 информаци через элементы ИЛИ 17 передаетс на выходы 21 устройства. При этом на выходе первого элемента ИЛИ 14 образуетс единичный сигнал, который поступает на сбросовый вход буферного регистра 2 и обнул ет его, после чего на выходе элемента ИЛИ-НЕ 5 нулевой сигнал смен е ге на единичный и поэтому блокировка с элемента И 9 снимаетс . На этом обработка первых сигналов (битов) принимаемой информации заканчиваетс и устройство готово к приему и обработке вторых сигналов информации, В этом случае от второго

0

5

0

5

0

5

0

сигнала сопровождени г первого выхода распределител 1 снимаетс единичный сигнал, а на его втором выходе нулевой сигнал смен етс на единичный u Последний заносит входную информацию в буферный регистр , вследствие чего на выходе элемента ИЛИ-HL b образуетс нулевой сигнал, от которого блокируетс элемент И 100

По приходу очередного (второго) СИ происходит обнуление первого приемного регистра 11, а информаци с буферного регистра 3 переписываетс по этому СИ во второй приемный регистр 12„ При обработке третьих битов поступающей информации единичный сигнал образуетс на третьем выходе распределител 1, а с его второго выхода едшшчныи сигнал снимаетс о В результате входна информаци записываетс в третий буферньш регистр А, а по очередному СИ происходит обнуление второго приемного регистра 12 и запись информации в третий приемный регистр 11„ При поступлении четвертых битов информации и соответствующего сигнала сопровождени на третьем выходе распределител 1 единичный сигнал смен етс на нулевой, а на его первом выходе образуетс единичный сигнал„ В дальнейшем работа устройства протекает аналогично описанному.,

Если первые биты информации поступают в момент начала действи СИ, а последующие биты поступают до начала действи соответствующих СИ, то в этом случае период по влени сигналов информации оказываетс чуть меньше периода следовани СИС Пре- вые биты такой информации с помощью распределител 1 записываютс в первый буферный регистр 20 При этом пере пись этой информадщи в первый приемный регистр 11 не происходит, так как соответствукшрш СИ по вл етс несколько раньше, чем информаци на его информационных входах Затем до по влени очередного СИ на входы устройства поступают вторые биты информации , которые записываютс во второй буферный регистр 3„ После прихода очередного СИ на шину 20 и прохождени его через элемент И 8 происходит подтверждение нулевого состо ни третьего приемного регистра 13 и перепись инуорпации из буферного регистра 2 в первый приемный регистр

5I

1 1 „ Указанный синхроимтгульс через элементы И 9 и 10 не проходит, так как они в это Брем заблокированы нулевыми сигналами с выходоп элементов ИЛИ-НК 5 и 6„

Информаци из регистра 1 1 через элементы IDD1 17 передаетс на выходы 21 устройства. При этом единичным сигналом, образованным на выходе элемента ИЛИ 14, обнул етс первый буферный регистр 2„ После этого на выходе олементлИЛИ-НК 5 по вл етс единичный сигнал и поэтому происходит разблокировка элемента И 9U Поступающие на входы устройства третьи биты информации записываютс в третий буферный регистр 4, а поступающий вслед за этим очередной СИ проходит через элемент И 9 (элементы И 8 и И 10 в это врем заблокированы ) и производит обнуление первого приемного регистра 11, а также производит перепись информации, хран щейс в буферном регистре 3, во второй приемный регистр 120 На выходах 21 устройства коммутируетс информаци с выходов регистра 12„ В это врем происходит обнуление буферного регистра 3, в результате че; о блоьиров ка с элемента И 10 снимаетс 0

На очередном такте поступлени информации происходит ее запись в первый буферный регистр 2, а по приходу очередного СИ - обнуление второго приемного регистра 12 и перепись информации с третьего буферного регистра 4 в третий приемный регчстр 13„ В дальнейшем работа устройства протекает аналогично описанному., Таким образом, при рассмотренной расеип- хронизации между предлагаемым устройством и передающим устройством потери информации не происходит„

Claims

Формула изобретени

Устройство дл ввода информации, содержащее первый буферный регистр, группа информационных входов которого соединена с группой ннфирмацион5

182

ных входон устройства, первый приемный регистр, группа информационных входов которого подключена к группе выходов первого буферного регистра, три элемента И и первый элемент ШШ, о т л и ч а ю ц е е г тем, что, с целы-) попыпо.ни достоверноети ввода информации, в устройство введены

Q распределитель импульсов, два буферных регистра, два приемных регистра , группа элементов ШШ, два элемента ИЛИ и три элемента Ш1И-НК, причем группы информационных входов

5 второго и третьего приемных регистров соединены соответственно с группами выходов второго и третьего буферных регистров, группы информационных входов которых подключены к

20 группе информационных входов устройства , синхровходы первого, второго и третьего буферных регистров соединены соответственно с первым, вторым и третьим выходами распределител им5 пульсов, вход которого вл етс входом сигнала сопровождени информации устройства, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с входами сбро-

30 са первого, второго и третьего буферных регистров, группы выходов которых подключены соответственно к группам входов первого, второго и третьего элементов ИЛИ-НЕ, выходами подключен :i гх соотьет стмепно к перпым входам второго, третьего и первого элементов И, вторые вход. которых соединены с спчхропи.чнрукпчим входом устройства, а НЕ коды - соотвотстненп но с входами сброса первого, второго и третьего приемных регистров, сипхровходы которых подключены -оот ветственно к выходам первого, второго и третьего элементов И, а группы

5 выходов - соответственно к группам входов первого, второго и третьего элементов ШШ, группа выводов 1-го приемного регистра (,3) подключена к i-м входам элемента IL Dl группы,

0 выходы которых образуют группу информационных выходов устройства о

35

7 Г/ ГЖ/ Г/ / v f

lII

Ч

I

Ч