SU801288A1 - Устройство цикловой синхронизации - Google Patents

Description

Изобретение относитс  к технике передачи дискретной информации и может использоватьс  в радиоприемных устройствах дискретных сигналов. Известно устройство цикловой синх ронизации , содержащее последовательно соединенные блок регистрации посылок информации, блок выделени  сигнала синхронизации по циклам, бло защиты от ложного поиска синхронизма , блок установки распределител  ци лов и распределитель циклов, выходы которого подключены к второму входу блока вьвделени  сигнала синхронизации по циклам, и декодер, а ко второ tfy входу распределител  циклов подключен первйй выход блока синхро низации по циклам, второй выход которого подключен к первому входу бл ка регистрации посылок информации, при этом вход блока синхронизации по цикл м объединен с вторыми входа ми блока регистрации посылок информ ции и декодера 1. Однако данное устройство не обес чивает защиты от потерь информации при сбо х синхронизма по циклам в симплексных системах св зи. Цель изобретени  - повышение пом хозащищенности. Указанна  цель достигаетс  /тем, что в устройство цикловой синхронизации , содержащее последовательно с соединенные блок регистрации посылок информации, блок вьвделени  сигнала синхронизации по циклам, блок защиты от ложного поиска синхронизма, блок установки распределител  циклов и распределитель циклов, выходы которого подк.гиочены к второму входу блока выделени  сигнала синхронизации по циклам,и декодер, а ко второму входу распределител  циклов подключен первый выход блока синхронизации по циклам, второй выход которого подключен к первому входу блока регистрации посылок информации, при зтом вход блока синхронизации по циклам объединен с вторыми входами блока регистрации посылок информации и декодера , дополнительно введен блок защиты от потерь информации, к первому , второму и третьему ваодам которого подключены, соответственно, вход блока регистрации посылок информации , второй и третий выходы блока выделени  сигнала синхронизации по циклам, причем блок защиты от потерь информации выполнен в виде последовательно соединенных перрого блока задержки, блока записи, блока вьщелени  сигнала синхронизации по циклам, генератора тактовых импульсов, распределител  циклов и декодера, а также второй блок задержки , выход которого подключен к второму входу блока записи, второй выход которого подключен к второму входу декодера, при этом вход первого блока задержки , третий вход блока записи и вход второго блока задержки  вл ютс  , соответственно , первым, вторым и третьим входами блка защиты от потерь информации.

На чертеже представлена структурна  электрическа  схема предлагаемого устройства.

Устройство содержит блок 1 реги рации посылок информации, блок 2 выделени  си-гнала синхронизации по циклам, блок 3 защиты от ложного поиска синхронизма, блок 4 установки распределител  циклов, распределитель 5 циклов, декодер б, блок 7 . синхронизации по циклам, блок 8 защиты от потерь информации. Блок 8 содержит первый блок 9 задержки, блок 10 записи , блок 11 выделени  сигнсша синхронизации по циклам, генератор 12 тактовых импульсов, распределитель 13 циклов, декодер 14, второй блок 15 задержки,

Устройство цикловой синхронизации работает следующим образом.

С распределител  5 циклов на бло 2 выделени  сигнала синхрониз.ации по циклам поступает импульс, определ ющий момент поступлени  импульсов синхронизации. Если в этот момент времени в принимаемом сигнале отсутствуют импульсы синхронизации , то блок 2 выделени  сигнала синхронизации по циклам выдает импульс отсутствие синхронизма, который поступает в блок 10 записи. Дл  записи кодового блока, во врем  декорировани  которого происходит сбой в устройстве, неверно Декодированный блок задерживаетс  первым блоком 9 задержки настолько, чтобы импульсом отсутствие синхронизма , запустилс  блок 10 записи и запись производилась до поступлени  на блок 10 записи неверно декодированного кодового блока. Чтобы избежа ,ть ложного поиска синхронизма при ис ажении синхронизирующих кодовых импульсов, сигналы отсутствие синхронизма интегрируютс  блоком 3 защиты от ложного поиска синхронизма. Блок 3 выдает импульс на блок 4 установки распределител  циклов, который корректирует работу распределител  5 циклов до тех пор, пока импульс , соответствующий моменту прихода синхронизирующих импульсов с распределител  5 циклов, не совпадет в блоке 2 вьщелени  сигнала синхронизации по циклам с синхронизирующими импульсами в принимаемом сигнале. В случае совпадени  этих импульсов блок 2 вьщелени  сигнала синхронизации по циклам останавливает работу блока 3 защиты от ложного поиска синхронизма и блока 10 записи. Импульс есть синхронизм проходит на блок 10 записи через второй блок 15 задержки с тем, чтобы остановить запись после того, как запишетс  кодовый блок, во врем  де кодировани  которого происходит восстановление синхронизма, и который может быть декодирован неверно. С выхода блока 10 записи сигнал поступает на декодер 14 и на блок 11 выделени  сигнала синхронизации по

циклам, импульсом которого запускаетс  генератор 12 тактовых импульсов , который выдает импульсы с частотой следовани  импульсов информации на распределитель 13 циклов,

управл ющий работой декодера 14. Процесс повтор етс  до правильного декодировани  блоков информации.

Claims (1)

1. Мартынов Е.М. Синхронизаци  в системах передачи дискретных сообщений . М., Св зь, 1972, с. 145, рис. 8.1 (прототип).