SU1755377A1 - Устройство дл обнаружени ошибок при передаче данных по телефонному каналу - Google Patents
Устройство дл обнаружени ошибок при передаче данных по телефонному каналу Download PDFInfo
- Publication number
- SU1755377A1 SU1755377A1 SU894772686A SU4772686A SU1755377A1 SU 1755377 A1 SU1755377 A1 SU 1755377A1 SU 894772686 A SU894772686 A SU 894772686A SU 4772686 A SU4772686 A SU 4772686A SU 1755377 A1 SU1755377 A1 SU 1755377A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- block
- control
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к технике св зи и вычислительной технике. Цель изобретени - упрощение устройства. Устройство содержит входной блок, блок управлени , распределитель импульсов, датчик опорных сигналов, блоки сравнени , блок контрол сигнала и блок опознавани контрольного, сигнала. Благодар сокращению количества до двух блоков выбора значени кодового элемента и введению блоков буферной пам ти кодового элемента устройство значительно упрощено при сохранении его действующей защиты от ошибок. 2 з.п.ф-лы, 7 ил.
Description
Изобретение относитс к технике св зи и вычислительной технике и может быть использовано в системах передачи сообщений .
Цель изобретени - упрощение устройства .
На фиг.1 изображена блок-схема устройства; на фиг.2-7 - схемы входного блока, блока управлени , датчика опорных сигналов , блока выбора значени кодового элемента , блока буферной пам ти кодового элемента и блока опознани контрольных сигналов.
Устройство содержит входной блок 1, блок 2 управлени , распределитель 3 импульсов , датчик 4 опорных сигналов, блоки 5 сравнени , блоки 6 выбора значени кодового элемента, блоки 7 буферной пам ти кодового элемента, блок 8 контрол сигнала и блок 9 опознавани контрольных сигналов .
На фиг.1 обозначены информационные выходы 10 и управл ющий выход 11 (выход
разрешени регистрации сообщени ). Устройство предназначено дл обнаружени ошибок в кодовых словах, содержащих п информационных и m контрольных символов .
Блок 5 сравнени содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и фильтр 13 нижних частот (ФНЧ).
Примеры выполнени блоков 1,2,4, 6,7 и 9 (фиг.2-7) даны дл случа m 2.
Входной блок 1 содержит выпр митель 14, первый 15 - третий 17 пороговые элементы , элемент 18 задержки. На фиг.2 обозначены тактовый 19, информационный 20, контрольный 21 и управл ющий 22 выходы блока 1.
Блок 2 управлени содержит первый 23 и второй 24 триггеры, первый 25 и второй 26 счетчики импульсов, дешифратор 27 и ключевой элемент 28. На фиг.З обозначены вход 29 запуска, вход 30 обнулени , счетный вход 31. управл ющий 32 и счетный 33 выходы блока 2.
сл
с
XI
сл сл со
Ч VI
Датчик опорных сигналов содержит триггер 34 и первый 35 и второй 36 ключевые элементы. На фиг,4 обозначены тактовые входы 37, управл ющий вход 38 и выходы 39 датчика 4.
Блок 6 выбора значени кодового элемента содержит первый 40 - третий 42 триггеры , первый 43 - дев тый 51 ключевые элементы, элемент 52 равнозначности, формирователь 53 импульсов, разделительный элемент 54, элемент 55 объединени и селектор 56 переднего фронта импульса. На фиг.5 обозначены информационные входы 57, тактовые входы 58, информационные выходы 59, управл ющий выход 60, управ- л ющий вход 61.
Блок 7 буферной пам ти кодового элемента содержит первый 62 и второй 63 клю- чевые элементы, триггер 64 и формирователь 65 импульсов. На фиг.6 обозначены информационные входы 66, тактовый вход 67 и информационный выход 68 блока 7.
Блок 9 опознавани контрольных сигналов (фиг.7) содержит первый 69 - третий 71 триггеры, первый 72 и второй 73 ключевые элементы, формирователь 74 импульсов и разделительный элемент 75. На фиг.7 обозначены информационный 76, тактовые 77 и управл ющие 78 входы, управл ющий 79 и информационный 80 выходы.
Выпр митель 14 на своем первом выходе выдел ет положительные полупериоды, а на втором - и положительные и отрицательные полупериоды входного сигнала,
Пороговые элементы 15-17 - триггеры Шмитта.
Ключевые элементы 28,35,36,43- 51,63.72,73 могут быть реализованы на элементах И-НЕ.
Формирователи 53,65 и 74 импульсов срабатывают по срезу входного импульса.
Разделительные элементы 54 и 75 могут быть выполнены как конденсаторы.
Элемент 55 объединени может быть реализован на элементе ИЛИ.
Селектор 56 переднего фронта импульса срабатывает по фронту входного импульса.
Устройство работает следующим образом (примем m 2).
Сигнал кодовой комбинации с выхода телефонного канала поступает на вход блока 1. С информационного выхода 20 блока 1 преобразованный сигнал кодовой комбинации с двум дискретными логическими зна- чени ми напр жений поступает на блоки 5 сравнени . Одновременно с тактового выхода 19 блока 1 поступают тактовые импульсы на счетный вход 31 блока 2, со счетного выхода 33 которого k-e тактовые импульсы
(по их количеству в кодовом элементе) управл ют работой распределител 3, который , в свою очередь, управл ет работой датчика 4 и блоков 6,7 и 9. Запуск блока 2 управлени осуществл етс с помощью стартового элемента, который выдел етс в блоке 1 и с его выхода 22 поступает на вход 29 запуска блока 2. Стартовый элемент соответствует одному из значений элементов кодовой комбинации. При запуске блока 2 последний вырабатывает на своем управл ющем выходе 32 сигнал, который поступает на блоки 6 и блок 9 и подготавливают их к работе в течение всего цикла опознавани кодовой комбинации. Анализ сигнала кодовой комбинации начинаетс с первого информационного элемента. При этом на первом выходе датчика 4 присутствует напр жение логической единицы во врем прохождени информационных элементов и логические значени напр жений, соответствующие форме контрольного сигнала во врем его прохождени , а на втором выходе датчика 4 присутствует напр жение логического нул во врем прохождени информационных элементов и логические значени напр жений, соответствующие негативной форме контрольного сигнала во врем его прохождени . В процессе приема сигнала кодовой комбинации на выходе элементов 12 блоков 5 сравнени будут по вл тьс импульсы различной длительности, часть из которых будет подаватьс фильтрами 13 нижних частот. При отсутствии искажений в телефонном канале на выходе одного блока 5 в течение прохождени информационного элемента будет сигнал, соответствующий логическому нулю или логической единице в зависимости от истинного значени информационного элемента и значени опорного напр жени , поступающего на рассматриваемый блок 5 (при одинаковых значени х опорного напр жени и информационного элемента на выходе блока 5 будет присутствовать напр жение логического нул ), В это же врем на выходе другого блока 5 будет присутствовать сигнал противоположного значени . Таким образом, в течение прохождени рассматриваемого информационного элемента на разные входы блока 6 поступают разные логические значени напр жений. В каждый момент времени в работе находитс только один из двух блоков 6 и один блок 7 благодар сигналам управлени , поступающим с распределител 3. Блок 6 выбирает значение кодового элемента и передает это значение кодового элемента в работающий блок 7, в котором значение кодового элемента запоминаетс . Выбор значени кодового элемента в блоке 6 происходит только в том случае, если в течение его прохождени на один информационный вход рассматриваемого блока 6 поступает напр жение логического нул , а на другой - напр жение логической единицы с любой длительностью. Во всех других случа х блок 6 не осуществл ет выбора значени информационного элемента и производит сброс блока 2 в исходное состо ние в конце рас- сматриваемого элемента. Аналогично работает блок 9 опознавани контрольного сигнала, но с той разницей, что ему нет необхо, имости выбирать значение опознаваемого сигнала.
При выборе всех информационных элементов и опознавани контрольного сигнала кодовой комбинации на последнем выходе распределител 3 по вл етс сигнал , который приводит блок 2 в исходное состо ние. Дл этой цели последний контрольный элемент контрольного сигнала, формируемый на передаче, имеет на один период сигнала несущей частоты больше, чем остальные элементы кодовой комбина- ции. В тех случа х, когда временна структура искомой опорной комбинации смещаетс вправо относительно принимаемой кодовой комбинации, рассматриваемое устройство приводитс в исходное состо - ние во врем стопового элемента, который фиксируетс блоком 8 контрол сигнала. Это осуществл етс следующим образом Во врем стопового элемента на передаче прерываетс полезный сигнал на врем длительности кодового элемента и блок 8 своим выходным сигналом в течение этого времени воздействует на блок 4, который измен ет все свои опорные напр жени на одно из установленных, которое отличаетс от сигнала на информационном входе блоков 5 сравнени в это врем . В результате чего на выходе всех блоков 5 по вл етс сигнал рассогласовани , который поступает на выполн ющий в это врем анализ блок 6. Последний вырабатывает на своем управл ющем выходе 60 сигнал, который поступает на вход 30 сброса блока 2 и приводит последний в исходное состо ние.
В блоке 2 управлени сигнал с входа 29 запуска поступает на вход первого триггера 23 и вход первого счетчика 24. На выходе первбго триггера 23 устанавливаетс единичный сигнал, который подготавливает блоки 6 к работе. Первый счетчик 25 вместе с дешифратором 27 отсчитывает два среза входного сигнала и приводит второй триггер 24 в рабочее состо ние, разреша прохождение тактовых импульсов на вход второго счетчика 26. Сигнал с входа сброса
30 приводит триггеры 23,24 в нерабочее состо ние и вызывает по вление на управл ющем выходе 32 блока 2 управл ющего сигнала, который приводит все блоки 6 в неходкое состо ние. Этот же сигнал приводит первый счетчик 25 в исходное состо ние .
Датчик 4 опорных сигналов (фиг,4) дл m - 2 имеет только два выхода 37, так как схема его составлена дл двоичного сигнала и контрольный сигнал состоит из двух контрольных элементов: первый с единичным значением и второй с нулевым.
Сигнал, поступающий на управл ющ t вход 61 блока 6 (фиг.5), при анализе сигнап кодовой комбинации на весь цикл знали ., имеет единичное значение и после его окон чани имеет нулевое значение, которое через ключевой элемент 51 приводиттриггеры 40-42 в исходное состо ние. В течение информационного (четного, нечетного) элемента , дл которого предназначен блок 6, на один из входов 58 поступает единичное напр жение. На входы 57,1 и 57.2 поступают сигналы с выходов блоков 5.1 и 5.2 сравнени . При нормальном выборе значени информационного элемента один из триггеров 40,41 опрокидываетс , в результате чего выходные сигналы этих триггеров 40 и 41 будут иметь противоположное значение. Во всех остальных случа х эти сигналы будут иметь одинаковыми. Указанные сигналы считываютс после окончани анализируемого информационного элемента с помощью известного формировател 53 и известного селектора 56 переднего фронта импульса и сравниваютс на элементе 52 равнозначности. С выхода элемента 52 равнозначности сигнал через седьмой ключевой элемент 49 считываетс на вход третьего триггера 42. При отсутствии выбора информационного элемента третий триггер 42 опрокидываетс и вырабатывает сигнал управлени , который поступает на управл ющий выход 60 блока 6. Считывание значени информационного элемента происходит при наличии его выбора. В этом случае информационные сигналы с выходов 59.1 и 59.2 поступают на входы 66.1 и 66.2 блоков, в одном из которых происходит запоминание выбранного значени информационного элемента. После считывани информационного элемента в блок буферной пам ти триггеры 40 и 41 блока 6 восстанавливаютс в исходное состо ние за счет ключевых элементов 50 и 51 в период между задним фронтом импульса считывани и передним фронтом следующего анализируемого информационного элемента.
Блок 7 буферной пам ти кодового элемента работает после поступлени сигнала управлени , поступающего с соответствующего выхода распределител 3, Запись информации в блоке б осуществл етс с помощью известного формировател 65 импульсов , который на своем выходе вырабатывает импульс с длительностью меньше длительности импул;.са считывани , вырабатываемого на выходе элемента 56 блока
....-..; ,...- -. Блок 9 опознавани контрольного сигнала (фиг,7) работает аналогично рассмотренному блоку б, но с той разницей, что ему нет необходимости осуществл ть выбор значени кодового элемента. Блок 9 имеет один информационный вход 76, на котором при опознавании контрольного сигнала должен присутствовать в период его анализа сигнал только с нулевым значением. Блок 9 имеет два выхода: первый - управл ющий выход 79. предназначенный дл выработки сигнала сброса блока 2 в исходное состо ние при неудачном поиске искомой опорной комбинации, и второй - информационный выход 80, предназначенный дл выработки сигнала, разрешающего передачу кодовой комбинации с выхода 10 (с блоков 7) потребителю .
Предлагаемое устройство дл обнару- жени ошибок при передаче данных по телефонному каналу работает по алгоритму прототипа, обеспечива такую же потенциальную защиту от ошибок, как и прототип, однако значительно проще его, так как со- держит только два блока выбора значени кодового элемента, в то врем , как прототип содержит п указанных блоков, В прототипе количество элементов, используемых дл выбора значени информационных элемен- тов и их запоминани , соответствует п 14. В предлагаемом устройстве дл этих же целей используетс (17-2 4-п) элемента. При п 16 в предлагаемом устройстве на 126 элементов меньше, чем в прототипе.
Claims (3)
1. Устройство дл обнаружени ошибок при передаче данных по телефонному каналу , содержащее входной блок, вход которого вл етс входом устройства, информационный выход входного блока подключен к первым входам первого m-ro блоков сравнени (т - число контрольных, элементов в кодовом слове), управл ющий и тактовый выходы входного блока соедине- ны соответственно с входом запуска и счетным входом блока управлени , управл ющий выход которого подключен к управл ющим входам первого и второго блоков выбора значени кодового элемента
и блока опознавани контрольных сигналов, контрольный выход входного блока соединен с входом блока контрол сигналов, выход которого подключен к управл ющему входу датчика опорных сигналов, первый и n-й выходы распределител импульсов (п - число информационных элементов в кодовом слове) подключены к первым тактовым входам соответственно датчика опорных сигналов и блока опознавани контрольных сигналов, (п-И)-й-(п+т-1)-й выходы распределител импульсов подключены соответственно к вторым т-м тактовым входам блока опознавани контрольных сигналов и датчика опорных сигналов, первый - m-й выходы которого соединены с вторыми входами соответственно первого m-ro блоков сравнени , выход первого блока сравнени подключен к первым информационным входам всех блоков выбора значени кодового элемента и информационному входу блока опознавани контрольного сигнала, выходы второго т-го блоков сравнени соединены соответственно с вторыми m-ми информационными входами всех блоков выбора значени кодового элемента, управл ющие выходы которых объединены с управл ющим выходом блока опознавани контрольного сигнала и (п+т)-м выходом распределител импульсов и подключены к входу сброса блока управлени , счетный выход которого подключен к входу распределител импульсов, информационный выход блока опознавани контрольных -сигналов вл етс управл ющим выходом устройства , о т л и ч а ю щ е е с тем, что, с целью упрощени устройства, в него введены п блоков буферной пам ти кодового элемента , тактовые входы которых подключены соответственно к одноименным выходам распределител импульсов 21-1 и 2I выходы распределител импульсов (где i 1, п/2) подключены к тактовым входам соответственно первого и второго блоков выбора значени кодового элемента, информационные выходы которых подключены к информационным входам соответственно 21-1 и 21 блоков буферной пам ти кодовых элементов, выходы которых вл ютс информационными выходами устройства.
2. Устройство по п,1, о т л и ч а ю щ е е- с тем, что блок выбора значени кодового элемента содержит первый-дев тый ключевые элементы, первый-третий триггеры, элемент равнозначности, разделительный элемент, элемент ИЛИ, формирователь импульсов и селектор переднего фронта импульса , выход элемента ИЛИ объединен с первыми входами первого и второго ключевых элементов и подключен к входу формировател импульсов, входы элемента ИЛИ вл ютс тактовыми входами блока, выходы первого и второго ключевых элементов соединены с установочными входами одноименных триггеров, входы обнулени которых объединены с входом обнулени третьего триггера и подключены к выходу дев того ключевого элемента, первый вход которого вл етс управл ющим входом блока, выходы первого и второго триггеров соединены с первыми входами соответственно третьего и четвертого ключевых элементов , выходы которых подключены соотв€1 .твенно к первому и второму входам элемента равнозначности и первым входам соответственно п того и шестого ключевых элементов, выходы которых вл ютс соответственно первым и вторым информацион- ными выходами блока, выход формировател импульсов подключен к вхо- ду селектора переднего фронта импульса и первому входу восьмого ключевого элемента , выход которого подключен к второму входу дев того ключевого элемента, выход селектора переднего фронта импульса обь-
единен с вторым входом восьмого ключевого элемента и подключен к втбрым входам третьего и четвертого ключевых элементов и первому входу седьмого ключевого элемента , выход которого соединен с установочным входом третьего триггера, выход которого подключен к входу разделительного элемента, выход которого вл етс управл ющим выходом блока, выход элемента равнозначности соединен с вторыми входами п того-сёдьмбг лючевых элементов.
3. Устройство по п.1, о т л и ч а ю щ е е- с тем, что блок буферной пам ти кодового элемента содержит два ключевых элемента, формирователь импульсов и триггер, выход которого вл етс информационным выходом блока, первые входы ключевых элемен тов вл ютс соответственно информационными входами блока, выходы первого и второго ключевых элементов подключены соответственно к установочному входу и входу обнулени триггера, тактовый вход блока подключен к входу формировател импульсов, выход Тсоторого подключен к вторым входам ключевых элементов.
Фаг. 1
Фиг. 4
57.1 ,
57.2,
58.1 58.2
66.2,
60
S9.1 59.2
Фиг. 5
62k
64
68
63
Фиг. 6
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894772686A SU1755377A1 (ru) | 1989-11-15 | 1989-11-15 | Устройство дл обнаружени ошибок при передаче данных по телефонному каналу |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894772686A SU1755377A1 (ru) | 1989-11-15 | 1989-11-15 | Устройство дл обнаружени ошибок при передаче данных по телефонному каналу |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1755377A1 true SU1755377A1 (ru) | 1992-08-15 |
Family
ID=21486459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894772686A SU1755377A1 (ru) | 1989-11-15 | 1989-11-15 | Устройство дл обнаружени ошибок при передаче данных по телефонному каналу |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1755377A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2752761C1 (ru) * | 2020-10-08 | 2021-08-02 | Общество с ограниченной ответственностью "ПАРАМЕРУС" | Способ формирования управляющих импульсов с низким уровнем джиттера для полупроводниковых коммутирующих устройств |
-
1989
- 1989-11-15 SU SU894772686A patent/SU1755377A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1046959, 1979. Авторское свидетельство СССР № 1559415, кл. Н 03 М 13/00, 1987. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2752761C1 (ru) * | 2020-10-08 | 2021-08-02 | Общество с ограниченной ответственностью "ПАРАМЕРУС" | Способ формирования управляющих импульсов с низким уровнем джиттера для полупроводниковых коммутирующих устройств |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3855576A (en) | Asynchronous internally clocked sequential digital word detector | |
SU1755377A1 (ru) | Устройство дл обнаружени ошибок при передаче данных по телефонному каналу | |
SU1665526A1 (ru) | Устройство дл приема дискретной информации | |
SU1659984A1 (ru) | Устройство дл ситуационного управлени сложными объектами | |
SU1363258A1 (ru) | Устройство дл регистрации временных и информационных процессов | |
SU1728975A1 (ru) | Устройство выбора каналов | |
SU736090A1 (ru) | Устройство дл сравнительного анализа п чисел | |
SU1113896A1 (ru) | Стартстопное приемное устройство | |
SU1713097A1 (ru) | Синхронный коммутатор служебных сигналов | |
SU1615756A1 (ru) | Устройство дл распознавани образов | |
SU1388845A1 (ru) | Устройство дл определени экстремального числа | |
SU842791A1 (ru) | Устройство дл сравнени чисел | |
SU1172052A1 (ru) | Устройство дл синхронизации по циклам | |
SU640284A1 (ru) | Устройство дл приема командной информации | |
SU1182564A1 (ru) | Устройство дл сбора информации с рассредоточенных объектов | |
SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
SU907817A1 (ru) | Устройство оценки сигнала | |
SU489239A1 (ru) | Устройство дл декодировани избыточных кодов | |
SU769752A2 (ru) | Устройство анализа состо ни канала с автоматически регулируемым порогом | |
SU1361567A1 (ru) | Устройство дл ввода информации от двухпозиционных датчиков | |
SU911581A1 (ru) | Преобразователь угла поворота вала в код | |
SU684757A1 (ru) | Устройство цикловой синхронизации | |
SU660275A1 (ru) | Устройство дл контрол состо ни каналов св зи | |
SU801288A1 (ru) | Устройство цикловой синхронизации | |
SU370735A1 (ru) | Устройство анализа состояния канала с автоматически регулируемым порогом |