SU1615756A1 - Устройство дл распознавани образов - Google Patents

Abstract

Изобретение относитс  к автоматике, в частности к устройству дл  распознавани  образов, и может быть использовано в системах идентификации объектов. Цель изобретени  состоит в повышении надежности распознавани  образов. Поставленна  цель достигаетс  путем поразр дного сравнени  текущих и эталонных значений всех признаков, что обеспечиваетс  введением второй группы регистров, информационные входы которых соединены с соответствующими выходами блока сравнени , тактирующие входы подключены к второму и третьему выходам генератора импульсов, а выходы подключены к информационным входам сумматора. 1 з.п. ф-лы, 4 ил.

Description

Изобретение относитс  к автоматике , в частности к устройству дл  распознавани  образов, и может быть использовано в системах идентификации объектов.

Цель изобретени   - повьшение надежности распознавани .

На фиг,1 представлена блок-схема устройства; на фиг.2 - схема элемента равнозначности; на фиг.З - схема вычислительного блока; на фиг.4 - схема генератора импульсов.

Устройство содержит (фиг,1) блок 1 пам ти, вьтолненньй в виде совокупности кольцевых рех истров 2 сдвига, блок 3 сравнени , вьтолненный в виде матрицы элементов 4 равнозначности, первую группу регистров 5 сдвига, вторую группу 6 регистров 7 сдвига, . генератор 8 импульсов, сумматор 9, включaюD ий счетчики 10, и вычислительный блок 11.

Элемент равнозначности (фиг.2) . содержит триггер 12, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13 и элемент И 14.

Вычислительный блок (фиг.З) содержит элементы И 15, элементы ИЛИ 16, элементы ШШ-НЕ 17 и- элементы И 18.

Генератор (фиг.4) содержит счетчик 19, посто нное запоминающее устройство 20 и генератор 21 тактирующих импульсов .

Устройство работает следук цим образом .

В исходном состо нии блок 3, реги- стры 7 и 9 обнулены, в регистры 2 блока 1 занесены коды эта- лоннъгх значений признаков, в регистры 5- признаки распознаваемох о объекта. Работа устройства начинаетс  при по влении импульса на выходе генератора 8 импульсов, при этом элементы 4- блока 3 производ т сравнение очередных разр дов кодов ;1ризнаков распоз-

05

ел -а ел

С5

наваемогр объекта, поступа.11,их с выходов младших разр дов регистров 5 с соответствукицими разр 5(ами кодов эталонных признаков,-поступающими с выходов блока 1. Затем формируетс  импульс на другом выходе генератора 8 импульсов, при этом в первых сдвиговых регистрах 5 производитс  сдвиг в сторону младших разр дов, а в блоке 1 производитс  выборка значений следукщего разр да, и повтор етс  сравнение очередных значений разр до кодов признаков распознаваемого объекта и эталонных признаков.

На выходах блока 3 сравнени , со- ответствунщих полностью совпавшим признакам эталона и распознаваемого объекта, формируютс  сигналы логической 1, в противном случае - логи- ческого О. После завершени  сравнени  всех разр дов признаков на выходе генератора 8 импульсов вырабатываетс , импульс, по которому сигналы с выходов блока 3 сравнени , образующи строки матрицы блоков сравнени , занос тс  в соответствующие регистры 7, и в сопровождении импульсов, поступающих с четвертого выхода генератора 8 импульсов, производ тс  сдвиг в сторону младших разр дов. В сумматоре 3 накапливаютс  суммы единиц (числа совпадений признаков), по всем эталонам, и вычислительный блок 4 принимает решение о принадлежности распознаваемого объекта к тому или иному классу, формиру  на выходе, соответствующем максимальной сумме, значени  логической 1 и логического О на всех остальных выходах.

Элемент 4 работает следун цим образом . В исз4одном состо нии триггер 12 обнулен, на его входах - сигналы логического D, поскольку на втором входе элемента И 4 - сигнал логического О, на инверсном выходе триггера 12 - сигнал логической 1. Очередные разр ды сравниваемых последовательностей сигналов поступают на первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, ив случае совпадени  сигналов на его выходе формируетс  сигнал ло1 ического О, в противном случае - сигнал логической 1. По вл ющийс  на управл ющем входе импульс при наличии сигнала логической 1 на первом входе элемента И 14

10

15

jn 5

5

0

5

0

5

проходит на его выход и переводит триггер 12 в единичное состо ние, при наличии на первом входе элемента И 14 сигнала логического О импульс на его выход не.проходит и состо ние триггера 12 не. измен етс . По окончании сравнени  этих разр дов последовательностей на выходе блока формируетс  си1 нал ло1 ической 1 при полном совпадении всех разр дов последовательностей , в противном случае - сигнал логического О.

Вычислительный блок 11 выбирает максимальное из чисел, поступающих на его входы, и формирует на своих выходах унитарньй код с логической 1 в разр де, соответствуклцем максимальному числу, и логическими О в остальных разр дах.

Claims (2)

1. Устройство дл  распознавани  образов, содержащее блок пам ти, выходы которого соединены с одними информационными входами блока сравне -,; ни , другие информационные входы которого подключены к выходам регистров сдвига первой группы, тактирующие входы которых соединены с первым выходом генератора импульсов, сумматор, вькоды которого подключены к информационным вхоДам вычислительного блока,- выход которого  вл етс  выходом устройства , отличающеес  тем, что, с цепью повышени  надежнос- 1ти распознавани , оно содержит регистры сдвига второй группы, информационные входы которых соединены с соответствующими выходами блока сравнен:: ни , тактирукщие входы подключены к второму и третьему выходам генератора импульсов, а выходы подключены к информационным входам сумматора, при этом тактирующий вход блока пам ти соединен с первым выходом генератора импульсов, а синхронизирующий вход блока сравнени  подключен к четвертому выходу генератора импульсов.

2. Устройство по П.1, о т л и - чающеес  тем, что блок сравнени  выполнен в виде матрицы элементов равнозначности, входы которых  вл ютс  срответствукщими информаци- оннь1ми и синхронизирующим входами блока, а выходы  вл ютс  выходами блока.

.jlI

ФизЛ

фиг. г

Фиг.

Фие.З