SU1383332A1 - Устройство дл выделени числа в заданном интервале - Google Patents
Устройство дл выделени числа в заданном интервале Download PDFInfo
- Publication number
- SU1383332A1 SU1383332A1 SU864140938A SU4140938A SU1383332A1 SU 1383332 A1 SU1383332 A1 SU 1383332A1 SU 864140938 A SU864140938 A SU 864140938A SU 4140938 A SU4140938 A SU 4140938A SU 1383332 A1 SU1383332 A1 SU 1383332A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- register
- input
- trigger
- information
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при обработке цифровой информации. Целью изобретени вл етс расширение области применени за счет выделени числа по заданным признакам. Устройство содержит блок равнозначности 1, регистр 2, дешифратор 3, фиксатор ложного приема 4, триггер 5 и блок индикации 6. Устройство работает следующим образом. Цифровые коды , поступающие на вход устройства, разбиваютс на две группы. Группа младших разр дов поступает на регистр 2, а группа старших разр дов сравниваетс с кодом зоны на блоке равнозначности 1. При совпадении кодов триггер 5 устанавливаетс в единичное состо ние и разрешает дешифрацию младших разр дов поступивших кодов. Если поступившие коды не попали в зону выделени , то фиксатор ложного приема 4 выдает в блок индикации 6 сигнал о недостоверности выделени числа. 3 ил.
Description
От генератора. син)(роцмп1/льсо8
Код зоны
(Л
00 00
00 00 оо ю
Фиг.
Изобретение относитс к вычислительной технике и может быть применено при обработке цифровой информации.
Цель изобретени - расширение области применени за счет выделени числа по заданным признакам и визуального контрол .
На фиг. 1 показана структурна схема устройства; на фиг. 2 - временные диаграммы; на фиг. 3 - фиксатор ложного приема.
Устройство содержит блок 1 равнозначности , регистр 2, дешифратор 3, фиксатор 4 ложного приема, триггер 5 и блок 6 индикации.
Фиксатор 4 ложного приема содержит элемент 7 задержки, элемент ИЛИ 8, инвертор 9, элемент И 10 и триггер 11.
Устройство работает следующим образом.
Младшие разр ды входного цифрового кода поступают на информационный вход регистра 2, а старшие разр ды - на первый вход блока I равнозначности.
На тактовый вход регистра 2 поступает синхроимпульс, сопровождающий код числа дл выбранного (первого) типа информации (фиг. 26). При поступлении синхроимпульса в регистр 2 записываетс код информации первого типа. Записанный код с выхода регистра 2 подаетс на дешифратор 3 и при- наличии сигнала разрешени на его стробируемом входе производитс дешифраци выделенного числа. Дешифратор 3 может быть выполнен на микросхемах .
Сигнал разрешени формируетс следующим образом.
Блок 1 равнозначности в соответствии с кодом зоны на его втором входе выдает сигналы сравнени («Лог. 1) на триггер 5 (фиг. 2в, сигналы А). Код зоны может задаватьс комбинацией «Лог. О и «Лог. 1, характеризующей код зоны.
Синхроимпульс записывает «Лог. 1 в триггер 5 и на стробируемом входе дешифратора 3 по вл етс разрешающий потенциал .
Если блок 1 равнозначности выдает сигнал во врем TZ (фиг. 2р, сигнал В), состо ние триггера 5 не измен етс , поскольку на его втором входе в этот момент отсутствует синхроимпульс.
Таким образом, синхроимпульс, врем по влени которого св зано с тем типом информации, который подлежит выделению, записывает «Лог. 1 в триггер 5 только в том случае, когда на выходе блока 1 равнозначности по вл етс «Лог. 1. По вление «Лог. 1 на выходе блока 1 равнозначности свидетельствует о том, что код входной информации «попал в зону выделени , более щирокую, чем выдел емый числовой интервал. Номер зоны выделени задаетс кодом зоны. Таким образом сра0
0
5
0
5
0
5
0
5
батывание совокупности блоков 1, 3 и 5 говорит о том, что входное число «попало в зону выделени и входное число принадлежит тому типу входной информации, который подлежит выделению.
Без дещифратора 3 выдел лись бы только коды, попадающие в зону выделени . При помощи дешифратора 3 величина интервала, в котором происходит выделение, может быть сужена, разбита на два и более интервалов . В принципе могут быть выделены отдельные коды (и даже только один), попадающие в зону выделени . Величина интервала (набор выдел емых кодов) определ етс способом подключени выходов дещифратора 3 к фиксатору 4 ложного приема , который регистрирует момент «непо влени сигнала на выходе дешифратора 3, что сигнализирует о неправильном приеме информации первого типа.
По вление сигналов от дешифратора 3 каждый раз блокирует прохождение синхроимпульса через элемент И 10 на триггер 11, работа которого разрешена только во врем синхроимпульса, поступающего на его установочный вход.
Если в результате сбо на выходе дещифратора 3 отсутствует сигнал, то синхроимпульс через элемент И 10 перебрасывает триггер 11 и выдает тем самым в блок 6 индикации сигнал о недостоверности выделени числа.
Возможные выполнени фиксатора 4 ложного приема не ограничиваютс приведенным примером, поскольку он может быть также выполнен, например, в виде ПЗУ, 1К-триггера и логикой на входе и т.д. Блок 6 индикации может быть выполнен, например, на светодиодах, по которым визуально определ етс качество приема.
Claims (1)
- Формула изобретениУстройство дл выделени числа в заданном интервале, содержащее регистр и блок равнозначности, отличающеес тем, что, с целью расширени области применени за счет выделени числа по заданным признакам и визуального контрол , в него введены триггер, дешифратор, фиксатор ложного приема и блок индикации, причем входы младших разр дов цифрового кода устройства соединены с информационными входами регистра, а входы старших разр дов цифрового кода устройства - с информационными входами первой группы блока равнозначности, информационные входы второй группы которого вл ютс входами кода зоны устройства, а выход соединен с информационным входом триггера, синхровход которого вл етс тактовым входом устройства и соединен с синхровхо- дами регистра и фиксатора ложного приема, выходы регистра вл ютс выходами уст1383332 34ройства и соединены с соответствующимивыходы подключены к входам фиксаторавходами дешифратора, стробируемый входложного приема, выход которого соединенкоторого соединен с выходом триггера, ас входом блока индикации.аJi.hсинх-роимпульсовL.6Фиг. 2иг.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864140938A SU1383332A1 (ru) | 1986-11-03 | 1986-11-03 | Устройство дл выделени числа в заданном интервале |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864140938A SU1383332A1 (ru) | 1986-11-03 | 1986-11-03 | Устройство дл выделени числа в заданном интервале |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1383332A1 true SU1383332A1 (ru) | 1988-03-23 |
Family
ID=21265149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864140938A SU1383332A1 (ru) | 1986-11-03 | 1986-11-03 | Устройство дл выделени числа в заданном интервале |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1383332A1 (ru) |
-
1986
- 1986-11-03 SU SU864140938A patent/SU1383332A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 955033, кл. G 06 F 7/00, 1980. Авторское свидетельство СССР № 955028, кл. G 06 F 7/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1383332A1 (ru) | Устройство дл выделени числа в заданном интервале | |
CA1093161A (en) | Counting circuits for multifrequency tone detectors | |
GB1469795A (en) | Data detection system | |
SU1474851A1 (ru) | Дешифратор импульсно-временных кодов | |
SU1686448A1 (ru) | Устройство дл контрол цифровых последовательностей | |
SU1156124A1 (ru) | Устройство дл цифровой индикации | |
SU1615756A1 (ru) | Устройство дл распознавани образов | |
JPS54109590A (en) | Sequence control information generating circuit | |
SU782136A1 (ru) | Генератор серии импульсов | |
SU1541666A1 (ru) | Устройство дл индикации | |
SU1730713A1 (ru) | Цифровой частотный детектор | |
SU1525884A1 (ru) | Формирователь тактовых импульсов | |
RU2007882C1 (ru) | Устройство для цикловой синхронизации | |
SU1278811A1 (ru) | Устройство дл ситуационного управлени | |
SU1109727A1 (ru) | Устройство дл ввода информации | |
SU554639A1 (ru) | Устройство кадровой синхронизации | |
SU1644147A1 (ru) | Мажоритарно-резервированное устройство | |
SU1113896A1 (ru) | Стартстопное приемное устройство | |
SU1221646A1 (ru) | Датчик времени | |
SU1716562A1 (ru) | Устройство дл индикации | |
SU1674115A1 (ru) | Генератор случайного потока импульсов | |
SU1291994A1 (ru) | Устройство дл сопр жени вычислительной машины с каналом св зи | |
SU1282088A1 (ru) | Устройство дл контрол цифровых блоков | |
SU590860A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU1356251A1 (ru) | Устройство выделени циклового синхросигнала |