SU1686448A1 - Устройство дл контрол цифровых последовательностей - Google Patents

Устройство дл контрол цифровых последовательностей Download PDF

Info

Publication number
SU1686448A1
SU1686448A1 SU894729295A SU4729295A SU1686448A1 SU 1686448 A1 SU1686448 A1 SU 1686448A1 SU 894729295 A SU894729295 A SU 894729295A SU 4729295 A SU4729295 A SU 4729295A SU 1686448 A1 SU1686448 A1 SU 1686448A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
elements
adder
Prior art date
Application number
SU894729295A
Other languages
English (en)
Inventor
Александр Васильевич Древаль
Сергей Владимирович Корнеев
Original Assignee
Киевское производственное объединение "Электронмаш" им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевское производственное объединение "Электронмаш" им.В.И.Ленина filed Critical Киевское производственное объединение "Электронмаш" им.В.И.Ленина
Priority to SU894729295A priority Critical patent/SU1686448A1/ru
Application granted granted Critical
Publication of SU1686448A1 publication Critical patent/SU1686448A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

Изобретение относитс  к вычислительной и контрольно-измерительной технике и может быть использовано в автоматизированных комплексах проверки логических блоков. Отличительной особенностью устройства  вл етс  то, что оно позвол ет контролировать динамические сост зани  контролируемой последовательности. Целью изобретени   вл етс  расширение функциональных возможностей за счет контрол  информации во врем  импульса и паузы синхроимпульсов. Поставленна  цель достигаетс  за счет введени  элементов НЕ 8, 9, элементов ИЛИ 10 - 13, счетчиков 16 - 18, сумматоров 19. 20, 21. 6 ил.

Description

С
о
00
Оч
Ј
00
Изобретение относитс  к вычислительной и контрольно-измерительной технике и может быть использовано в автоматизированных комплексах проверки логических блоков.
Целью изобретени   вл етс  расширение функциональных возможностей за счет контрол  информации во врем  импульса и паузы синхроимпульсов.
На фиг. 1 показана структурна  схема устройства; на фиг. 2 - 5 - временные диаграммы работы устройства; на фиг. 6 - структурна  схема коммутатора.
Устройство содержит объект 1 контрол , элементы 2 и 3 индикации, динамиче- ский выход 4, статический выход 5, тактовый вход 6, вход 7 контролируемой последовательности , элементы НЕ 8 и 9, элементы ИЛИ 10 - 13, вход 14 начальной установки, счетчики 15- 18,сумматоры 19 -21, элемент ИЛИ 22, коммутатор 23, содержащий элементы И 24 и 25, элемент НЕ 26.
Устройство построено по дв хканаль- ной схеме. К первому каналу относ тс  эле менты ИЛИ 10 и 11, счетчики 15 и 16, сумматор 19. К второму каналу относ тс  элементы ИЛИ 12 и 13, счетчики 17 и 18, сумматор 20. Элементы НЕ 8 и 9  вл ютс  общими дл  двух каналов и управл ют работой всего устройства. Первый и второй кана- лы устройства работают с разделением во времени. Во врем  действи  импульсов синхронизации контролируемого объекта работает первый канал, а во врем  пауз между импульсами синхронизации - второй канал.
Устройство работает следующим образом .
В начале работы по входу 14 устройства импульсом единичной пол рности через вторые входы элементов ИЛИ 10 - 13 уста- навливаютс  в нулевое исходное состо ние выходы счетчиков 15 - 18. тем самым на первые и вторые входы сумматоров 19 и 20 поступают нулевые n-разр дные числа.
Нулевые суммы с выходов сумматоров 19 и 20 поступают на первые и вторые входы сумматора 21 в соответствии с весами разр дов , тем самым на выходах сумматора 21 и коммутатора 23 также нулевые сигналы. что приводит к сн тию сигналов наличи  сост заний с элементов 2 и 3 индикации.
Если в объекте контрол  отсутствуют сост зани , то устройство работает следующим образом. Синхроимпульсы от внутреннего (внешнего) источника синхрочастоты поступают в контролируемый блок 1 и на тактовый вход 6 устройства. В зависимости от логической комбинации, присутствующей на входах контролируемого блока 1 после действи  фронта (заднего или
переднего) синхроимпульсов, на одном из его выходов, соединенном с входом 7 устройства , устанавливаетс  сигнал или 1, или О.
Рассмотрим работу устройства при действии переднего фронта импульса синхронизации . В этом случае на тактовом входе 6 устройства произойдет переключение из состо ни  логического О в состо ние логической 1.
Сигнал логической 1 с тактового входа 6 устройства через первые входы элементов ИЛИ 12 и 13 поступает на входы сброса в О счетчиков 17 и 18 второго канала и держит счетчики 17 и 18 в обнуленном состо нии на всем интервале времени Т1 действи  синхроимпульса (фиг. 2).
На интервале времени Т1 действи  синхроимпульса (фиг. 2) сигнал логической 1 с входа 6 устройства поступает также на вход элемента НЕ 9. Сигнал логического О с выхода элемента НЕ 9 поступает через первые входы элементов ИЛИ 10 и 11 на входы сброса в О счетчиков 15 и 16 первого канала устройства и не приводит к их сбросу.
Вторые входы элементов ИЛИ 10 - 13 используютс  только при начальной установке устройства и в дальнейшем все врем  наход тс  в пассивном состо нии логического О и не вли ют на входы сброса в О счетчиков 15 - 18.
В зависимости от логической комбинации , присутствующей на входах контролируемого блока 1 после действи  переднего фронта синхроимпульсов, на одном из его выходов, соединенном с входом 7 устройства , устанавливаетс  сигнал или 1, или О. Дл  фиксации логических сост заний и их типа на контролируемом выходе объекта контрол  необходимо фиксировать все переключени  контролируемого выхода как из О в 1, так и наоборот. Поэтому в каждом канале устройства присутствуют по два счетчика. Вход 7 устройства непосредственно подключен к контролируемому выходу объекта контрол , счетному входу счетчика 15 первого канала и счетному входу счетчика 17 второго канала, поэтому эти счетчики насчитывают все переключени  контролируемого выхода объекта контрол  из О в 1 В момент действи  импульсов синхронизации переключени  контролируемого выхода объекта 1 контрол  из О в 1 подсчитывает счетчик 15 устройства.
Вход 7 устройства через элемент 4е. 8 подключен к счетному входу счетчика 16 первого канала и счетному входу счетчика 18 второго канала, поэтому эти счетчики насчитывают все переключени  контролируемого выхода объекта 1 контрол  из 1 в О
В момент действи  импульсов синхронизации переключени  контролируемого выхода объекта 1 контрол  из 1 в О подсчитывает счетчик 16 устройства.
При отсутствии сост заний на конгро- лируемом выходе объекта 1 контрол , после воздействий на объект 1 контрол  положительного фронта импульса синхронизации, на контролируемом выходе объекта 1 контрол  может произойти не более одного пе реключени  из О в 1 или из 1 в О, Если это переключение из О в 1, то его зафиксирует счетчик 15 и на его выходе 2° установитс  1, а на всех выходах счетчика 16 останутс  логические О (счетчик 17 за- жат единичным сигналом по вход/ сброса в О).
Если это переключение из 1 в О, то его зафиксирует счетчик 16 и на его выходе 2° установитс  1, а на всех выходах счет- чика 15 останутс  логические О (счетчик 18 зажат единичным обнул ющим сигналом по входу сброса в О).
Сумматор 19 производит суммирование всех переключений контролируемого выхо- да объекта 1 контрол  из О в 1, насчитанных счетчиком 15 устройства, с всеми переключени ми контролируемого выхода объекта контрол  из 1 в О, насчи энными счетчиком 16 устройства. Таким образом, при отсутствии сост заний на контролируемом выходе объекта 1 контрол  на выходе сумматора 19 первого канала только в младшем значащем разр де может установитьс  логическа  1. На всех входах и выходах сумматора 20 второго канала логические О, так как в момент действи  импульса- синхронизации объекта 1 контрол  счетчики 17 и 18 второго канала принудительно наход тс  в обнуленном состо нии. На первые входы сумматора 21с выходов сумматора 19 поступают сигналы логического О, кроме входа 1.1, на который может поступать сигнал логической 1. На все вторые входы сумматора 21 с выходов сумматора 20 посту- лают нулевые сигналы. Поэтому выходные разр ды сумматора 21 установ тс  аналогично выходным разр дам сумматора 19, у которого только в младшем значащем разр де может присутствовать сигнал ло- гической 1. На входы элемента ИЛИ 22 с выходов сумматора 21, кроме выхода, соответствующего младшему разр ду, поступают сигналы низкого логического уровн , при этом на выходе элемента ИЛИ 22 также присутствует сигнал низкого логического уровн , который поступает на информационный вход коммутатора 23 При наличии на информационном входе коммутатора 23 сигнала низкого логического уровн  независимо от сигнала на его управл ющем входе с выхода младшего разр  да сумматора 21 на выходах коммутатора 23 также присутствуют сигналы низкого логического уровн .
Нулевые сигналы с выходов коммутатора 23 поступают на входы элементов 2 и 3 индикации, на динамический 4 и статический 5 выходы устройства. При отсутствии сост заний в объекте контрол  элементы 2 и 3 индикации и выходы 4 и 5 устройства сохран ют свое нулевое состо ние.
При действии заднего фронта импульса синхронизации на входе 6 устройства произойдет переключение из 1 в О. Нулевой сигнал с входа 6 устройства через первые входы элементов ИЛИ 12 и 13 поступит на обнул ющие входы счетчиков 17 и 18 второго канала и снимет действовавший на них до этого обнул ющий единичный сигнал. Там самым разрешаетс  работа второго канала устройства. В интервале времени Т2 отсутстви  синхроимпульса (фиг. 2) сигнал логического О с входа 6 устройства поступает также на вход элемента НЕ 9. Сигнал логической 1 с выхода элемента НЕ 9 поступа- ei через первые входы элементов ИЛИ 10 и 11 на обнул ющие входы счетчиков 15 и 16 первого канала устройства и держит счетчики 15 и 16 в обнуленном состо нии на прот жении всего промежутка времени Т2 отсутстви  импульса синхронизации Тем самым запрещаетс  работа первого канала устройства.
Во врем  пауз между импульсами синхронизации работает второй канал устройства . Второй канал устройства работает аналогично первому.
Предположим, что в объекте 1 контрол  возникли логические сост зани  во врем  действи  импульса синхронизации, когда может работать первый канал предлагаемого устройства, а второй канал заблокирован по обнул ющим входам счет-иков 17 и 18. Синхроимпульсы от внутреннего (внешнего) генератора синхрочастоты поступают в контролируемый блок 1 на вход 6 устройства. Вход 7 устройства подключен к одному из контролируемых выходов объекта 1 контрол . При наличии сост заний после действи  переднего фронта синхроимпульса на контролируемом выходе объекта 1 контрол  произойдет переключений контролируемого выхода из О в 1 и наоборот. Все переключени  из О в Г сосчитает счетчик 15, так как его счетный вход непосредственно подключен к входу 7 устройства, а все переключени  из 1 в О сосчитает счетчик 16. так как его счетный вход подключен к входу 7 устройства через инвертирующий элемент НЕ 8 устройства.
Сумматор 19 произведет суммирование всех переключений контролируемого выхода объекта 1 контрол  из О в 1 и из 1 в О, посчитанных соответственно счетчиками 15 и 16. На выходах сумматора 19 установитс  двоичное число, равное количеству переключений из О в 1 и из 1 в О контролируемого выхода объекта 1 контрол . Если произошли статические сост зани , то на выходе сумматора 19 установитс  четное двоичное число, причем в младшем значащем разр де О. Если произошли динамические сост зани , то количество переключений контролируемого объекта контрол  нечетное, на выходе сумматора 19 установитс  нечетное двоичное число, причем в младшем значащем разр де 1.
Двоичное число, равное количеству переключений контролируемого выхода объекта контрол , с выходов сумматора 19 поступает на первые входы сумм&тора 21 и суммируетс  на сумматоре 21 с нулевым двоичным числом, поступающим на вторые входы сумматора 21 с выходов сумматора 20 второго канала (выходы сумматора 20 наход тс  в нулевом состо нии, так как в момент действи  синхроимпульса счетчики 17 и 18 второго канала посто нно обнулены). В результате на выходе сумматора 21 устанавливаетс  такое же двоичное п-разр дное число, какое установилось на выходе сумматора 19 первого канала. Двоичное число, установившеес  на выходах сумматора 21. равно количеству переключений контролируемого выхода объекта контрол  из О в 1 и наоборот.
При статических сост зани х нулевой сигнал, установившийс  в младшем значащем разр де на первом выходе сумматора 21, поступает на управл ющий вход коммутатора 23. Так как при сост зани х количество переключений контролируемого выхода объекта контрол  . то на выходах сумматора 19, кроме первого выхода, соответствующего младшему разр ду, а следовательно , -и на аналогичных выходах сумматора 21 установитс  такое двоичное число, в котором присутствует 1 хот  бы в одном из разр дов 2,3,4п. Следовательно , хот  бы на одном из входов элемента ИЛИ 22 присутствует 1, котора  переводит выход элемента ИЛИ 22 в 1. На информационный вход коммутатора 23 поступает 1 с выхода элемента ИЛИ 22. Так как на управл ющем входе коммутатора 23 при статических сост зани х устанавливаетс  О, а на информационном входе 1, то это приводит к включению элемента 3 индикации и по влению 1 на выходе 5 устройства . Сигнал на выходе 5 устройства используетс  дл  остановки источника синхронизации объекта 1 контрол  и создани  условий дл  поиска причин, вызвавших статические сост зани ,
При динамических сост зани х устройство работает аналогично с тем лишь отличием, что на управл ющем входе коммутатора 23 устанавливаетс  1 с выхода младшего разр да сумматора 21. Это приводит к включению элемента 2 индикации и по влению 1 на выходе 4 устройства. Сигнал на выходе 4 устройства используетс 
дл  остановки источника синхронизации объекта 1 контрол  и создани  условий дл  поиска причин, вызвавших динамические сост зани  в объекте контрол .
При возникновении в объекте 1 контрол  сост заний в период времени Т2 (фиг. 2) пауз между синхроимпульсами работа первого канала блокируетс , а работа второго канала разрешаетс . При этом второй канал работает аналогично первому.
На фиг. 2 на интервале времени Ti действи  синхроимпульса работает первый канал устройства, а в промежутках между синхроимпульсами работает второй канал устройства. Интервалы анализа TAI, Тд2
предлагаемого устройства равны соответственно интервалам Т1 и Т2 и сдвинуты один относительно другого только на врем  срабатывани  первых счетных разр дов счетчиков первого и второго канала устройства.
- На фиг. 3 приведены временные диаграммы сигналов в следующих точках: на входе 6 устройства, входе 7 устройства, выходе 4, выходе 5. При этом алгоритм работы контролируемого выхода объекта
контрол  заключаетс  в переключении контролируемого выхода (на входе 7 устройства ) в момент времени ti из О в 1 после действи  n-го фронта синхронизации. В данном примере отсутствуют сост зани 
и выходы 4 и 5 предлагаемого устройства вместе с элементами 2 и 3 индикации нахо д тс  в пассивном состо нии.
На фиг. 4 приведены временные диаг- 0 раммы работы предлагаемого устройства в тех же точках и по тому же алгоритму работы , что и на фиг 3, Отличием от фиг. 3  вл етс  то, что в момент времени t2 на контролируемом выходе объекта контрол  5 (на входе 7 предлагаемого устройство) возникают динамические сост зани  (вместо одного переключени  контролируемого выхода объекта контрол  из О э 1 в момент времени ti происход т три переключени  в момент времени ti, 12. 1з)
В момент времени t2 происходит переключение (второе) выхода 5 предлагаемого устройства из О в 1, по которому осуществл етс  (при необходимости) блокировки синхрогенератора объекта контрол , в результате чего на объект контрол  и на вход 6 предлагаемого устройства п+1-го фронта синхронизации не поступит. В момент времени гз сост зани  заканчиваютс  последним переключением контролируемого выхода объекта контрол  (входа 7 предлагаемого устройства) из О в 1 и становитс   сным, что произошли динамические сост - , так как количество переключений контролируемого выхода нечетное, при этом выход 4 устройства находитс  в активном состо нии и включен элемент 2 индикации .
После момента времени тз выход 5 и элемент 3 индикации в пассивном состо нии . В данном примере осуществл етс  блокировка синхронизации объекта контрол , так как работа контролируемого выхода объекта контрол  не соответствует алгоритму работы (фиг. 3),
На фиг. 5 приведен пример работы устройства при возникновении в объекте контрол  статических сост заний. Временные диаграммы работы приведены в т°х же точках , что и на фиг. 3 и 4.

Claims (1)

  1. Формула изобретени  Устройство дл  контрол  цифровых последовательностей , содержащее первый счетчик, первый и второй элементы индикации , коммутатор и первый элемент ИЛИ, выход которого соединен с информационным входом коммутатора, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет контрол  информации во врем  импульса и паузы синхроимпульсов в устройство введены первый, второй и третий сумматоры, второй,
    третий и четвертый счетчики, второй, третий , четвертый и п тый элементы ИЛИ, первый и второй элементы НЕ, причем выходы всех разр дов первого сумматора, кроме 5 младшего, соединены с входами первого элемента ИЛИ, выход младшего разр да первого сумматора соединен с управл ющим входом коммутатора, перва  и втора  группы входов слагаемых первого суммато0 ра соединены с разр дными выходами соответственно второго и третьего сумматоров, перва  и втора  группы входов слагаемых второго сумматора соединены с разр дными выходами соответственно первого и вто5 рого счетчиков, перва  и втора  группы входов слагаемых третьего сумматора соединены с разр дными в.; одами соответственно третьего и ч трертогс сметчиков, счетный вход первого счетика соединен со
    0 счетным входом третьего счетчика, с входом первого элемента НЕ и  вл етс  входом контролируемой последовательности устройства , выход первого эгкзмента НЕ соединен со счетными входами второго и
    5 четвертого счетчиков, вход второго элемента НЕ соединен с первыми входами второго и третьего элементов ИЛИ и  вл етс  тактовым входом устройства, выход второго эпе- мента НЕ соединен с первыми входами
    0 четвертого и п того элементов И ПИ, вторые входы второго, третьего, четвертого и п того элементов ИЛИ объединены и подклю е- ны к входу начальной установки устройства, выходы п того, четвертого, второго и треть5 его элементов ИЛИ соединены с входами сброса в О соответственно перьсго, второго , третьего и четвертого счетчиков, первый выход коммутатора соединен с входом первого элемента индикации и  вл етс  дина0 мическим выходом устройства, второй выход коммутатора соединен с входом второго элемента иьдикэции и  вл етс  статическим выходом устройства
    Фиг. 6
SU894729295A 1989-07-11 1989-07-11 Устройство дл контрол цифровых последовательностей SU1686448A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894729295A SU1686448A1 (ru) 1989-07-11 1989-07-11 Устройство дл контрол цифровых последовательностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894729295A SU1686448A1 (ru) 1989-07-11 1989-07-11 Устройство дл контрол цифровых последовательностей

Publications (1)

Publication Number Publication Date
SU1686448A1 true SU1686448A1 (ru) 1991-10-23

Family

ID=21465900

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894729295A SU1686448A1 (ru) 1989-07-11 1989-07-11 Устройство дл контрол цифровых последовательностей

Country Status (1)

Country Link
SU (1) SU1686448A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1125628. кл. G 06 F 11 /16. 1983. Авторское свидетельство СССР № 1298750, кл. G 06 F 11/00. 1987. *

Similar Documents

Publication Publication Date Title
US3883729A (en) Time multiplex frame correlation device
SU1686448A1 (ru) Устройство дл контрол цифровых последовательностей
CA1093161A (en) Counting circuits for multifrequency tone detectors
SU1665526A1 (ru) Устройство дл приема дискретной информации
SU1383332A1 (ru) Устройство дл выделени числа в заданном интервале
SU1496014A1 (ru) Устройство избирательного вызова
SU1272342A1 (ru) Устройство дл вычислени показател экспоненциальной функции
SU1615756A1 (ru) Устройство дл распознавани образов
SU1658149A1 (ru) Устройство дл делени
SU1298750A1 (ru) Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках
MY105316A (en) Sync validity detection utilizing a microcomputer.
SU978356A1 (ru) Счетное резервированное устройство
SU1023320A1 (ru) Цифровой дискриминатор
SU1397933A1 (ru) Устройство дл перебора перестановок
SU853671A1 (ru) Устройство дл контрол фазовыхиСКАжЕНий СигНАлА ВОСпРОизВЕдЕНи
SU1377843A1 (ru) Генератор кодовых колец
SU1633410A1 (ru) Устройство дл контрол цифровых последовательностей
SU737915A1 (ru) Измеритель временных интервалов
SU1439515A1 (ru) Устройство дл регистрации молний
SU1425806A1 (ru) Цифровой фазовый дискриминатор
SU1259274A1 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1363209A1 (ru) Устройство приоритета
SU968838A1 (ru) Устройство дл приема и анализа калибровочных сигналов
SU1580438A1 (ru) Устройство дл контрол ошибок аппаратуры многоканальной магнитной записи
SU1138943A2 (ru) Управл емый делитель частоты