SU1633410A1 - Устройство дл контрол цифровых последовательностей - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  дискретных сигналов преимущественно в каналах ввода-вывода цифровых вычислительных машин. Отличительной особенностью устройства  вл етс  то, что оно позвол ет отсчитывать временные интервалы и фиксировать их при изменении контролируемой информации Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  контрол  периода изменени  информации. Цель достигаетс  за счет введени  элемента И 10, регистров 2 сдвига с (n-(-l)-ro по () триггера I и новых св зей 2 ил.

Description

05 СО

со

4-

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  дискретных сигналов преимущественно в каналах ввода-вывода цифровых вычислительных машин

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  контрол  периода изменени  информации

На фиг 1 представлена функциональна  схема устройства, на фиг 2 - схема блока выделени  фронтов

Устройство содержит триггер 1, регистры 2 сдвига, блоки 3 выделени  фронтов, элемент ИЛИ 4, генератор 5 одиночного импульса , блок 6 индикации, переключать ь 7, счетчик 8, элемент 9 задержки, элемент И 10, тактовый вход 11, входы (контролируемые линии) 12 контролируемых сигналов

Блоки 3 выделени  фронтов содержат элементы НЕ 13-16, селектор 17

Устройство работает следующим образом

В исходном состо нии оператор подключает информационные входы устройства к контролируемым лини м 2 12„, вход 11 стройства - к выходу синхронизации контролируемой системы При этом выполнение программы в системе с контролируемыми лини ми 12| 12„ остановлено (или выключено питание) и изменени  логических состо ний на лини х 12| 12г. и тактовые импульсы на входе 11 отсутствуют

На входы синхронизации регистров 2| 2п + т переключателем 7 подключаетс  выход элемента ИЛИ 4

Одновременно с пуском upoipaMMbi в системе с лини ми 12 12„ производитс  сброс счетчика 8, регистров 2 2п+т и установка в единичное состо ние триггера 1 (цепи условно не показаны) На вход 11 устройства поступают тактовые импульсы, на лини х 12| 12„ следуют изменени  логических состо ний и устройство производит их регистрацию (режим записи)

При этом на вход элемента И 10 с выхода переполнени  счетчика 8 поступает еди ничный уровень напр жени 

Синхроимпульсы, с которыми св заны изменени  логических значений сигналов на лини х 12| 12„, с входа 11 через элемент И 10 поступают на суммирующий вход счетчика 8, который производит счет данных импульсов с начала регистрации изменений

При изменении логического значени  сигнала в какой-либо из контролируемой линии 12 12„ соответствующий из блоков 3| 3„ выделени  фронтов (импульсов) формирует короткий импульс, который через элемент ИЛИ 4 и переключатель 7 поступает на синхровходы регистров 2 2п+т и производит запись информации в регистры 2 2„ - кодовой комбинации с контролируемых линий 12i 12г, соответствующей данному изменению, в регистры 2„+ 2n+m - кодовой комбинации с выходов счетчика 8,

соответствующей интервалу времени от начала регистрации до момента возникновени  изменени  на контролируемых лини х 12| 12„ Этот же импульс с выхода элемента ИЛИ 4 через элемент 9 задержки производит сброс счетчика 8 Длительность задержки импульса на элементе 9 задержки должна быть достаточной дл  записи состо ни  счетчика 8 в регистры 2n+i 2п+т

С приходом следующего изменени  на линии 12| 12„, соответствующий блок 3|

Зп выделени  фронтов (импульсов) формирует короткий импульс, который аналогично предыдущему осуществл ет запись и сброс в регистры 2| 2„ - логического состо ни  с

контролируемых линий 12 12Л, COOTBCTCI- вующего этому Изменению, в регистры 2п +

2п + т - состо ни  счетчика 8, соответствующего интервалу времени от предыдущего изменени  до насто щего изменени  на

контролируемых лини х 12| 12„ и после этого сброс счетчика 8

При этом ре истры 2| 2п+т могут быть реализованы, например, на микросхемах 155 ИР13 и используютс  в режимах записи и считывани  дл  последовательного ввода и

5 сдвига всего числа на один разр д с каждым перепадом 0.1

Каждый из блоков 3i 3, выделени  фронтов (импульсов) работает следующим образом

При формировании короткого импульса

0 по перепаду 0,1 на входе элемента НЕ 13 и первом информационном входе селектора 17 устанавливаетс  единичный уровень напр жени  На втором информационном входе селектора 17 на врем  задержки перепада 0,1 на элементах НЕ 14 и 15 еще остаетс 

5 единичный уровень напр жени , что обеспе чивает формирование на выходе селектора 17 короткого нулевого импульса При этом на второй группе входов сатектора посто нно присутствует нулевой уровень напр жени 

0 от  бы по одному входу из них

Формирование короткого нулевого импульса на выходе селектора 17 по входному перепаду 1,0 осуществл етс  аналогичным образом через другие входы селектора 17 При этом перва  группа входов находитс 

5 в нулевом состо нии

Описанный процесс записи в регистры 2| 2„+т логических состо ний и последующего сброса счетчика 8 продолжаетс  до «зависани  системы с выходными лини ми 2 12„

0 При этом счетчик 8 не сбрасываетс  импульсами с выхода элемента ИЛИ 4, заполн етс  и нулевой сигнал с инверсного выхода переполнени  счетчика 8 поступает на второй вход элемента И 10 и блокирует счетчик 8 Кроме того, нулевой сигнал с инверсного выхода переполнени  счетчика 8 поступает на информационный вход триггера 1 и по синхроимпульсам, поступающим на синхровход триггера 1 от входа

11, запоминаетс  триггером 1 Нулевой уровень напр жени  с выхода триггера 1 поступает на входы блока индикации и отображает признак «зависани  контролируемой системы.

Запись информации в регистры 2 2п+т прекращена и в них хран тс  К() -разр дных слов, где К - разр дность регистров 2: ..2л+т, причем К слов информаци пред- ставл ют собой К последних логических состо ний (с временными интервалами между изменени ми логических состо ний), которые были выданы объектом контрол  на линии 12|. Л2„ непосредственно перед возникновением ошибки - «зависанием контрол - руемой системы

При наличии правильного алгоритма работы контролиуемой системы (последовательность логических состо ний на лини х 12| 12„ и временных интервалов между ними) информаци , содержаща с  в регистрах 2|. 2п+т, позвол ет определить такт, в котором произошла ошибка, и ее характер

Режим считывани  устройство реализует следующим образом

При считывании признака «зависани  оператор подключает на синхровходы регистров 2i 2п+т с помощью переключател  7 выход генератора 5

Отображение хран щейс  в регистрах 2i 2п+т информации производитс  в блоке 6 индикации в пошаговом режиме при помощи импульсов генератора 5 одиночного импульса, поступающих в режиме считывани  на тактовые входы регистров 2 2„+т с выхода генератора 5 через переключатель 7 При этом последовательно отображаютс  К логических состо ний, которые были на лини х 12| 12„ непосредственно перед «зави санием

0

5

0

5

Формула июбретенич Устройство дл  контрол  цифровых последовательностей , содержащее элемент ИЛИ, переключатель, п блоков выделени  фронтов (где п - число контролируемых последовательностей), генератор одиночною импульса, элемент задержки, счетчик, п регистров сдвига и блок индикации, причем информационный вход первого разр да (-го регистра сдвига (i,n) с / м входом контролируемой последовательности устройства соединен с входом i го блока выделени  фронтов, выход которого соединен с (-м входом элемента ИЛИ, выход последнего разр да (-го регистра сдвига соединен с /-м входом блока индикации, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  контрол  периода изменени  информации, в него вве дены элемент И, триггер и m регистров сдви га (где m - число разр дов счетчика), причем выход генератора одиночного импульса соединен с первым информационным входом переключател , выход элемента ИЛИ соединен с входом элемента задержки и с вторым информационным входом переключател , выход которого соединен с синхро- входами регистров сдвига с первого по (п-}-т) -и, разр дные выходы счетчика соединены с информационными входами первых разр дов регистров сдвига соответственно с (л-Н)-го по т и, выходы последних разр дов которых соединены с входами блока индикации соответственно с ( -|-1)-го по (п-{-т)-й, инверсный выход переполнени  счетчика соединен с информационным входом триггера и с первым входом элемента И, второй вход которого соединен с син- хровходом триггера и  вл етс  тактовым вхо дом устройства, выход элемента И соединен со счетным входом счетчика, вход сброса в ноль которого соединен с выходом элемента задержки, выход триггера соединен с («-+- м входом блока индикации

Claims (1)

1. Формула изобретения

   Устройство для контроля цифровых последовательностей, содержащее элемент ИЛИ, переключатель, п блоков выделения 5 фронтов (где п — число контролируемых последовательностей), генератор одиночного импульса, элемент задержки, счетчик, п регистров сдвига и блок индикации, причем информационный вход первого разряда

   7-го регистра сдвига (7=1,л) с ί-м входом ^υ контролируемой последовательности устройства соединен с входом i-ro блока выделения фронтов, выход которого соединен с 7-м входом элемента ИЛИ, выход последнего разряда 7-го регистра сдвига соединен с 7-м 15 входом блока индикации, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля периода изменения информации, в него введены элемент И, триггер и m регистров сдвига (где m — число разрядов счетчика), 2θ причем выход генератора одиночного импульса соединен с первым информационным входом переключателя, выход элемента ИЛИ соединен с входом элемента задержки и с вторым информационным входом переключа25 теля, выход которого соединен с синхровходами регистров сдвига с первого по (n-|-m) -й, разрядные выходы счетчика соединены с информационными входами первых разрядов регистров сдвига соответственно с (п-Н)-го по m-й, выходы последних раз30 рядов которых соединены с входами блока индикации соответственно с (л-|-1 )-го по (п4~т)-й, инверсный выход переполнения счетчика соединен с информационным входом триггера и с первым входом элемента И, второй вход которого соединен с син35 хровходом триггера и является тактовым входом устройства, выход элемента И соединен со счетным входом счетчика, вход сброса в ноль которого соединен с выходом элемента задержки, выход триггера соединен с (л + -|-т-Н)-м входом блока индикации.