SU1713097A1

SU1713097A1 - Синхронный коммутатор служебных сигналов

Info

Publication number: SU1713097A1
Application number: SU904842657A
Authority: SU
Inventors: Николай Степанович Вдовиченко; Виктор Сергеевич Уваров; Дмитрий Николаевич Яманов; Валерий Бадмаевич Харцхаев
Original assignee: Московский Институт Инженеров Гражданской Авиации
Priority date: 1990-06-20
Filing date: 1990-06-20
Publication date: 1992-02-15

Abstract

Изобретение относитс к автоматике и импульсной технике и может быть использовано в системах цифровой св зи. Цель изобретени -повышение помехоустойчивости устройства за счет использовани априорной информации кадра. Синхронный коммутатор служебных сигналов содержит второй 1 и третий 2 дешифраторы, второй элемент ИЛИ 3, второй регистр сдвига 4, Элементы И 5-7. элемент И-НЕ 8. третий регистр сдвига 9, первый элемент ИЛИ 10,, первый регистр сдвига 11, первый дешифра->& ) тор 12 и счетчик циклов 13. 2 ил.TffA'/77 '•"

Description

te/

Изобретение относитс к автоматике и импульсной технике и может быть использовано в системах цифровой св зи.

Цель изобретени - повышение помехоустойчивости устройства за счет использовани априорной информации кадра.

На фиг.1 представлена функциональна схема синхронного коммутатора служебных сигналов; на фиг.2 - структура кадра коммутатора с наличием синхросигнала (СС) и априорной информации (АИ), где Тк длительность кадра, х - интервал между СС и АИ в битах.

Коммутатор содержит второй дешифратор 1, третий дешифратор 2, второй элемент ИЛИ 3. второй регистр сдвига 4, q первого по третий элементы И 5-7, элемент И-НЕ 8, третий регистр сдвига 9, первый элемент ИЛИ 10, первый регистр сдвига 11. первый дешифратор 12, счетчик циклов 13.

Вход второго дeшифpatopa 1 соединен с входом третьего дешифратора 2 и входом устройства, выход третьего дешифратора 2 соединен с входом третьего регистра сдвига 9 и с первым входом второго эле-, мента ИЛИ 3, второй вход которого соединен с выходом второго дешифратора 1, первый и второй выходы третьего регистра сдвига 9 соединены соответственно с первым и вторым входами элемента И-НЕ 8, выход которого соединен с первым входом третьего элемента И 7, второй вход которого соединен с вторым ьходом первого элемента И 5 и вторым входом второго регистра сдвига 4, третий выход которого соединен с вторым входом второго элемента И 6 и третьим входом третьего элемента И 7, выход которого соединен с третьим входом первого элемента ИЛИ 10, выход которого соединен с первым ахбдом первого регистра сдвига 11, дополнительный выход которого соединен с дополнительным входом первого элементаЙЛИ 10, выходы первого регистра сдвига соединены с входами первого дешифратора 12 заданного состо ни , выход которогосоединен с вхо . дом счетчика циклов 13 и с вторым входом первого регистра сдвига 11. Тактовые входы с первого по третий регистров сдвига, с первого по третий дешифраторов, счетчика циклов соединены с тактовым входом устройства.

Устройство работает следующим образом .

На вход коммутатора поступает кодоимпульсный сигнал, в который на передающем конце периодически замешиваетс СО и АИ. СС предназначен дл определени наличи кадра. АИ используетс дли служебных целей (сигналы, калибровочных

уровней, тестовые сигналы, маркеры локальных коммутаторов, сигнальные параметры и т.п.).

В частном случае сигналы АИ могут

представл ть собой дес ть единиц подр д (например, дл радиотелеметрической системы РТС БИСТ-2М). В этом случае в третьем дешифраторе хранитс образец, состо щий из дес ти единиц. При поступлении в третий дешифратор кЬдовой комбинации , состо щей из дес ти единиц, на выходе третьего дешифратора формируетс сигнал в виде логической единицы. Однако вследствие действи помех в канале св зи

5 возможен пропуск СС или АИ, а также имитаци информационными символами или стыками информационных слоев структуры СС или АИ (ложное обнаружение). Обнаружитель СС (второй дешифратор) формирует

0 на своем выходе сигнал в виде логической единицы в случае поступлени на его вход кодовой комбинации типа СС.

Сигналы с обнаружителей СС и АИ (тре-:. тий дешифратор) через элемент ИЛИ 3 поступают на вход второго регистра сдвига 4 и продвигаютс по нему под действием тактовых импульсов. Сигналы с выходов второго регистра сдвига 4 поступают через элемент И 5 на вход первого регистра сдвига 11 в том случае, если интервал между сигналами, поступающими на вход регистра сдвига 4, равен хТк (фиг.2). Через элемент И б в регистр сдвига 11 сигналы с выхода второго регистра проход т в том случае,

5 если интервал между ними равен (1-х)Тк Через элемент И 7 сигналы проход т, если интервал между импульсами равен Тк. Это определ етс выбором интервала между импульсами на выходах регистра

0 сдвига 4. Однако сигналы АИ обладают худ, шими коррел ционными свойствами, чем СС, т.е. веро тность ложного обнаружени СС меньше веро тности ложного обнаружени АИ.

5 Задача исключени входа в синхронизм по АИ в устройстве решаетс за счет третьего регистра сдвига 9 и элемента И-НЕ 8. При поступлении двух подр д сигналов об обнаружении АИ, интервал между которыми

0 равен Тк, импульсы не проход т через Элемент И 7, так как сигналы с выходов регистра 9, интервал между сигналами на выходах которого равен Тк, пройд через элемент И-НЕ В, запрещают их прохождение через

5 элемент И 7. Импульс С выхода первого эле мента ИЛИ 1Q записываетс в первом разр де первого регистра сдвига 11 и продвигаетс по нему под действием тактовых импульсов. Первый дешифратор 12 фор-мирует на выходе сигнал, когда на его

входных разр дах по вл етс требуемое число единиц, интервал между которыми равен соответственно хТк, (1-х)Тк илиТк. Могут быть и другие заданные комбинации. Так как длительность к|адра Тк Мбит, а разр дность первого регистра 11 равна N-1, то через цикл перва записанна в регистр , единиц, пройд на выход первого регистра 11, через первый элемент ИЛИ Юоказываетс во втором разр де первого регистра сдвига 11. а в первый разр д записываетс единица, соответствующа сигналу, следующему через N тактов. Теперь по регистру сдвига продвигаютс две единицы подр д. Таким образом, сформируютс две группы сигналов, интервал между которыми равен (1-х)Тк или хТк. Сигнал с выхода дешифратора 12 сбрасывает регистр сдвига 11 и фазирует счетчик циклов 13, на вход которого поступают тактовые импульсы с частотой fтакт. После этого на выход устройства начинают регул рно поступать импульсы цикловой синхронизации.

В предлагаемом устройстве обеспечиваетс уменьшение веро тности ложной синхронизации за счет использовани anриорной информации, при этом повышаетс надежнбсть синхронного коммутатора служебных сигналов.

Claims

Формула изобретени Синхронный коммутатор служебных сигналов, содержащий счетчик циклов, первый регистр сдвига, первый дешифратор, первый элемент ИЛИ, первый и второй элементы И, второй регистр сдвига, второй дешифратор , вход которого соединен с входом устройства, первый выход второго регистра сдвига соединен с первым входом второго элемента И и с первым входом первого элемента И, второй выход второго регистра сдвига соединен с вторым входом

первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, выход первого элемента ИЛИ соединен с первым входом первого регистра сдвига, выходы которого соединены соответственно с входаг и первого дешифратора, выход которого соединен с вторым входом первого регистра сдвига и с входом счетчика циклов, выход которого соединен с выходом устройства, дополительный выход первого регистра сдвига соединен с дополнительным вхобом Первого элемента ИЛИ. тактовые входы второго дешифратора первого и второго регистров сдвига, а также счетчика циклов соединены с тактовым входом устройства, отличающийс тем, что, с целью повышени помехоустойчивости устройства за счет использовани априорной информации кадра, в него введены третий элемент И, элемент И-НЕ, третий регистр сдвига, второй элемент ИЛИ и третий дешифратор, вход которого соединен с входом устройства, а выход подключен к входу третьего регистра сдвига и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом второго дешифратора , первый и второй выходы третьего регистра сдвига соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом второго регистра сдвига, третий вход которого соединен с третьим входом третьего элемента И, выход которого соединен с третьим входом первого элемента ИЛИ, выход второго элемента ИЛИ соединен с входом второго регистра сдвига, а тактовые входы третьего дешифратора и третьего регистра сдвига соединены с тактовым входом устройства.

СС

Фиг 2.

СС