SU947862A1 - Устройство дл регистрации сигналов ошибок - Google Patents

Description

реле времени соединены с соответствующими вторыми в одами второго регистра, первые входы - с выходами соответствующих элементов И, каждый пр мой выход первого регистра соединен с вторым входом соответствующего элемента И и с первыми входами неодноименных элементов блокировки , вторые входы которых соединены с соответствующими третьими входами устройства.

На чертеже приведена блок-схема предлагаемого устройств.а.

Устройство содержит первый регистр 1, элементы 2 блокировки, элементы И 3, реле 4 времени, второй регистр 5, формирователь 6 признака ошибки, третьи входы 7, четвертый вход 8, первый вход 9, вто ,рой вход 10, первый 11 и второй 12 выходы. Элементы задержки могут быть выполнены на цифровой пересчетной схеме, например счетчике импульсов.

Устройство работает следующим образом,

В исходном состо нии, когда на входах устройства 7 отсутствуют сигналы ошибок, на вход 10 поступает сигнал сброса 5 регистра. В результате на выходах 11 и 12 устанавливаетс  код отсутстви  ошибок и сигнал отсутстви  общей ошибки соответственно . На входы 8 и 9 поступают первый и второй сигналы синхронизации . Эти сигналы имеют одинаковую частоту, но первый сигнал синхрнизации опережает второй сигнал синхронизации .

Второй сигнал синхронизации по входу 9 сбрасывает регистр l. в результате на всех пр мых выходах регистра 1 устанавливаетс  уроО

Тем самым

вень логического

на блокировочные входы всех элементов 2 блокировки не подаютс  запрещающие сигналы, и регистр 1 находитс  в режиме ожидани , т.е. возможности приема любого из сигналов ошибок, поступающих на входы 7. Одновременно все инверсные выходы регистра 1 установлены в состо ние логической . Поэтому первый сигнал синхронизации, поступивший на вход 8, через все элементы И 3 установит все реле времени 4 i в сброшенное состо ние.

Устройство имеет три основных режима работы.

rfa одном из входов, например 7-2 присутствует устойчивый, периодически повтор ющийс  во времени, сигнал ошибки. При этом на других входах 7 сигналы ошибки отсутствуют

На одном из входов, например 7-2 присутствует сигнал помехи (случайный одиночный импульс). На других входах 7 сигналы отсутствуют.

На двух входах, например 7-1 и 7-2, присутствуют устойчивые сигналы ошибок, а на остальных входах сигналы ошибок отсутствуют.

В первом режиме после поступлени  первого сигнала ошибки- на вход 7-2 он пройдет ч.ерез элемент блокировки 2-2 и запишетс  во второй разр д регистра 1. После этого пр мой и инверсный выходы второго разр да регистра 1 измен ют свое . состо ние на противоположное. Уровень логической 1

установившийс  на пр мом выходе второго разр да регистра 1, запустит реле времени 4-2 и Поступит на блокировочные входы всех,кроме второго,элементов блокировки. При этом прием остальных , кроме второго, сигналов ошибок заблокирован.

Дл  работы устройства необходимо чтобы частота поступлени  сигналов синхронизации по входам 8 и 9 была меньше частоты любого из устойчивых сигналов ошибок, а период сигналов синхронизации меньше выдержки любого из реле 4 времени.

Первый сигнал синхронизации, поступивший на вход 8, через элементы И 3 опрашивает состо ние всех инверсных выходов регистра 1 и подтвердит сброшенное состо ние все кроме второго,реле 4 времени. Реле времени 4г2 останетс  запущенным. Второй Сигнал синхронизации, поступивший на вход 9, производит сброс регистра 1, перевод  тем самым его в режим ожидани .

Так как на вход 7-2 поступает . повтор ющийс  сигнал ошибки, то через некоторое врем  на вход 7-2 поступает еще один сигнал. При этом устройство работает аналогично вышеописанному .

Рассмотренный процесс происходит при поступлении на вход 7-2 каждого нового сигнала ошибки до тех пор, пока не закончитс - выдержка реле 4-2 времени. После окончани  выдержки реле времени, например заполнени пересчетной схемы до заданного двоичного кода, происходит запись информации во второй разр д регистра В результате эаого на выходе 11 формируетс  код ошибки, а на выходе 12 по витс  сигнал наличи  общей ошибки , что необходимо дл  начала проведени  диагностических процедур.

Во втором режиме после поступлени  на вход 7-2 сигнала помехи устройство работает так же,

как и.в первом режиме, а именно:

запускаетс  реле 4-2 времени, в регистре 1 измен етс  досто ние пр мого и инверсного выходов второго разр да. Однако перва  пара сигналов синхронизации измен ет состо ние устройства. Сигнал по входу 9 сбрасывает регистр 1, однако из-за отсутстви  повторени  сигнала на входе 7-2 нова  запись в регистр 1 не произойдет. Поэтому при поступлении второй по времени пары сигналов синхронизации на входы 8 и 9 через элементы И 3 происходит сброс, всех включа , второе реле 4 времени. В результате устройство устанавливаетс  в исходное состо ние , следовательно осуществл етс  эффективна  фильтраци  случайных помех , действующих по входам 7. Пусть в третьем режиме и первым по времени  вл етс  сигнал ошибки, поступающий на вход 7-2. Тогда обработка этого сигнала, происходит так же, как и в первом режиме, заканчиваетс  формированием соответствующих сигналов на выходах 11 и 12. При этом обработка сигнала ошибки, поступающего на вход 7 заблокирована, по той причине, что к моменту поступлени  сигнала на вход 7-1 его прохождение через элемент блокировк приема сигналов 2-1 заблокировано логической , поступающей от пр мого выхода второго разр да регистра 1. В этом разр де записана информаци  о наличии на входе 7-2 сигнала ошибки. Таким образом осуществл етс  выделение первопричины в случае по влени  на входах 7 нескольких сигналов ошибок.

Итак, введение в устройство элементов 2 блокировки реле 3 времени позвол ет отмечать помехи от сигнала и выдел ть первый по времени сигнал ошибки, что расшир ет функциональные возможности устройства и увеличивает достоверность регистрации .

Claims (2)

1.Авторское свидетельство СССР № 601695; кл. G 06 F 11/00, 1978.

2.Авторское свидетельство СССР

556441, кл. G 06 F 11/00, 1977 (прототип ) .