SU364117A1 - Устройство для оценки качества сигнала - Google Patents
Устройство для оценки качества сигналаInfo
- Publication number
- SU364117A1 SU364117A1 SU1357281A SU1357281A SU364117A1 SU 364117 A1 SU364117 A1 SU 364117A1 SU 1357281 A SU1357281 A SU 1357281A SU 1357281 A SU1357281 A SU 1357281A SU 364117 A1 SU364117 A1 SU 364117A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- circuit
- output
- signal
- signal quality
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
1
Известны устройства дл оценки качества сигнала в каналах цифровой св зи, содержащие накопитель кода на п периодов сообщени и (п+1) маркеров, соединенный с (п+) дешифраторами маркеров и анализатором качества сигнала, на который поданы сигналы групповой фазы, и счетчик по модулю Л , ко входу которого подключена щина тактовых импульсов , а выход которого через схему «НЕТ соединен со входом «Запрет анализа анализатора качества сигнала.
Цель изобретени - повышение достоверности оценки качества принимаемого сигнала. Это достигаетс тем, что выход первого дешифратора маркера подключен к двухвходовой схеме совпадени и к (п+1) тре.хвходовым схемам совпадени , выход второго дешифратора маркера подключен к схеме «ИЛИ, ко второму входу двухвходовой схемы совпадени и к каждой из (п-1) решающих схем, выходы которых подключены ко вторым входам соответствуюших трехвходовых схем совпадени , выход каждого последующего дешифратора маркера, начина с третьего, подключен к соответствующей решающей схеме, начина со второй, и ко всем последуюшим, а также к третьему входу соответствующей трехвходовой схемы совпадени и к схеме «ИЛИ, выход по,дсоединен к запрещающему входу схемы «НЕТ.
При этом выход каждой из схем совпадени через вторую схему «ИЛИ соединен со входом «Сброс счетчика по модулю Л и входом «Разрещение анализа анализатора качества сигнала.
На чертеже приведена блок-схема устройства , где:
/ - накопитель кода на п периодов сообщени и (п+1} маркеров; 2 - анализатор качества сигнала;
3- счетчик по модулю Л;
4- дешифратор маркеров;
5- рещающа схема;
6- трехвходова схема совпадени ; 7 - двухвходова схема совпадени ;
8- схема
9- схема 10 - схема «ИЛИ.
Входными сигналами устройства вл ютс код, такты регенератора и сигнал групповой фазы, поступающий от син.хроннзатора.
В процессе приема символы кода проход т через накопитель кода / и поступают на анализатор качества сигнала 2. Счетчик по модулю N3 осуществл ет счет количества поступивших символов по модулю Л , каждый из (п+1 дешифраторов маркеров 4 формирует на выходе сигнал при поступлении на его вход /Пс-разр дного маркера структуры, а кажда из 1решающих схем 5 регистрирует поступление на ее вход периодических маркеров в количестве, не меньшем установленного критерием периоди1чности.
При одновременном наличии сигнала на выходе 1,г и каких либо других выходах дешифраторов маркеров 4 с выходов соответствующих решаюш,их схем 5 на трехвходовые схемы совпадени 6 поступают сигналы, которые совместно с сигналами дешифраторов маркеров 4 о наличии маркеров на границах отрезков формируют на выходах соответствующих трехвходовых схем совпадени 6 сигналы об обнаружении отрезка, периодичность структуры которого удовлетвор ет установленному дл отрезка данной длины критерию периодичности . Например, дл отрезка длиной п периодов сигнал на выходе трехвходовой схемы совпадени 6 по вл етс при наличии сигналов с выходов In и (п+),1 дешифраторов мар .керов 4 и наличии не менее ,fe из (п-Г) сигналов на входе решающей схемы 5, а дл отрезка длиной (п-I) периодов - при наличии сигналов с выходов l/i и п,г дешифраторов маркеров 4 и не менее i из () сигналов на входе решающей схемы 5. При наличии сигналов маркеров только на выходах U и 2/, дешифраторов маркеров 4 сигнал об обнаружении отрезка с периодической структурой формируетс двухвходовой схемой совпадени 7.
Сигналы с выходов двухвходовой схемы совпадени 7 и трехвходовой схемы совпадени 6 через схему «ИЛП 8 поступают на анализатор качества сигнала 2, разреша производить оценку качества сигнала по критерию декодируемости знаков, границы которых онре,дел ютс сигналами групповой фазы сиихронизатцра , и, ъ зависимости от результатов этой оценки, формировать команды «Сигнал или «Помеха. Кроме того, сигнал с выхода схемы «ИЛИ 8 поступает на установку исходного состо ни счетчика по модулю N3, благодар чему последний начинает вести счет количества тактов, необходимых дл вывода всего обнаруженного отрезка с периодической структурой из накопител кода /.
Сигнал с выхода счетчика по модулю N3, по вл ющийс при отсчете очередных N тактов , поступает на вход схемы «НЕТ 9, вход запрещени которой через схему «ИЛИ 1G соединен с выходами 2, 3, . .-«„ (n + i дешифраторов маркеров 4, бла1года)р чему схема «НЕТ 9 не вырабатывает сигнала «Запрет анализа до тех пор, пока из накопител кода 1 не будет выведен последний период обнаруженного отрезка с периодической структурой .
При отсутствии сигнала на входе запрещени схемы «НЕТ 9 и поступлении очередного сигнала с выхода счетчика по модулю N3 схема «НЕТ 9 формирует сигнал «Запрет анализа , по которому анализатор качества сигнала 2 будет вырабатывать команду «Помеха до обнаружени следующего отрезка сообщени , удовлетвор ющего критерию сохранени периода следовани маркеров структуры и критерию декодируемости.
Предмет изобретени
Устройство дл оцбн.ки качества сигнала в каналах цифровой св зи, содержащее накопитель кода на п периодов сообщени и (п+1) маркеров, соединенный с (n+l) дешифраторами маркеров и аиализатором качества сигнала , на который поданы сигналы групповой фазы, и счетчик но модулю N, ко входу которого подключена шина тактовых импульсов, а выход которого через схему «НЕТ соединен со входом «Запрет анализа анализатора
качества сигнала, отличающеес тем, что, с целью повышени достоверности оценки качества принимаемого сигнала, выход первого дешифратора маркера подключен к двухвходовой схеме совпадени и к (п+) трехвходовым схемам совпадени , выход второго дешифратора маркера подключен к схеме «ИЛИ, ко второму входу двухвходовой схемы совпадени и к каждой из (п-1) решающих схем, выходы которых подключены ко вторым
входам соответствующих трехвходовых схем совпадени , выход каждого последующего дешифратора маркера, начина с третьего, подключен к соответствующей решающей схеме, начина со второй, и ко всем последующим,
а также к третьему входу соответствующей трехвходовой схемы совпадени и к схеме «ИЛИ, выход которой подсоединен к запрещающему входу схемы «НЕТ, причем выход каждой из схем совпадени через вторую схему «ИЛИ соединен со входом «Сброс счетчика по модулю Л и входом «Разрешение анализа анализатора качества сигнала.
-Q
S C
t5.
Раз( анализа
.За ftps rr OHO,
jh«:
fl
I e
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1357281A SU364117A1 (ru) | 1969-08-20 | 1969-08-20 | Устройство для оценки качества сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1357281A SU364117A1 (ru) | 1969-08-20 | 1969-08-20 | Устройство для оценки качества сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU364117A1 true SU364117A1 (ru) | 1972-12-25 |
Family
ID=20447125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1357281A SU364117A1 (ru) | 1969-08-20 | 1969-08-20 | Устройство для оценки качества сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU364117A1 (ru) |
-
1969
- 1969-08-20 SU SU1357281A patent/SU364117A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU364117A1 (ru) | Устройство для оценки качества сигнала | |
US4090133A (en) | Digital time interval sensor using a free running counter and a cycle counter with only the latter being reset at each event | |
US4119808A (en) | Multi-frequency receiver circuits | |
SU907817A1 (ru) | Устройство оценки сигнала | |
RU207031U1 (ru) | Устройство для селекции признаков структурированных объектов с контрольной суммой | |
SU1713097A1 (ru) | Синхронный коммутатор служебных сигналов | |
SU873445A1 (ru) | Устройство дл синхронизации по циклам | |
SU1040626A1 (ru) | Автокоррел ционный приемник тональных сигналов | |
SU1062683A1 (ru) | Устройство дл ввода информации | |
SU1124285A1 (ru) | Генератор потоков случайных событий | |
SU1179317A1 (ru) | Устройство дл сортировки чисел | |
SU1756843A1 (ru) | Устройство декодировани сигналов в многоканальной системе с разделением каналов интервально-временным кодированием | |
SU1524190A1 (ru) | Устройство кодовой синхронизации | |
SU924893A1 (ru) | Устройство цикловой синхронизации | |
SU1443146A2 (ru) | Устройство выделени одиночного @ -го импульса | |
SU913394A1 (ru) | Статистический анализатор 1 | |
SU560360A1 (ru) | Устройство дл демодул ции частотноманипулированных сигналов | |
SU687577A1 (ru) | Устройство дл получени разности частот двух импульсных последовательностей | |
SU1622857A1 (ru) | Устройство дл контрол электронных схем | |
SU453722A1 (ru) | УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ИМПУЛЬСОВФ|R П т г:L—•' I \ 3 ;-^Ш €;-5Л--^г«!s3^4 C-^-.'^.J- | |
SU369542A1 (ru) | Измеритель серии временных интервалов | |
SU1151945A1 (ru) | Устройство дл ввода информации | |
SU1660202A1 (ru) | Устройство конференц-св зи с дельта-модул цией | |
SU951295A1 (ru) | Устройство дл сравнени чисел | |
SU1363209A1 (ru) | Устройство приоритета |