JPS6141426B2 - - Google Patents
Info
- Publication number
- JPS6141426B2 JPS6141426B2 JP56129105A JP12910581A JPS6141426B2 JP S6141426 B2 JPS6141426 B2 JP S6141426B2 JP 56129105 A JP56129105 A JP 56129105A JP 12910581 A JP12910581 A JP 12910581A JP S6141426 B2 JPS6141426 B2 JP S6141426B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- shift
- logic
- flop
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012795 verification Methods 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、シフトパスを持つデータ処理装置に
関し、特に、シフトパスのチエツクに関するもの
である。
関し、特に、シフトパスのチエツクに関するもの
である。
従来のシフトパスを持つ装置に於て、シフトパ
スを利用してシフトパスに接続されているフリツ
プフロツプ（レジスタを含む）の内容を表示或い
は摘出して記憶する方式がよく採られていた。
スを利用してシフトパスに接続されているフリツ
プフロツプ（レジスタを含む）の内容を表示或い
は摘出して記憶する方式がよく採られていた。
しかしながら、シフトパスを利用した場合に、
シフトパス中のフリツプフロツプ等に故障がある
と、故障のフリツプフロツプ以降に接続されたフ
リツプフロツプの内容がすべて論理“０”になつ
たり、論理“１”になつたりする虞れがあつた。
シフトパス中のフリツプフロツプ等に故障がある
と、故障のフリツプフロツプ以降に接続されたフ
リツプフロツプの内容がすべて論理“０”になつ
たり、論理“１”になつたりする虞れがあつた。
以前はこれに対し、シフトパスに既知のデータ
を通し直してシフトアウトされるデータと比較す
る事によつて、シフトパスの故障を判断してい
た。
を通し直してシフトアウトされるデータと比較す
る事によつて、シフトパスの故障を判断してい
た。
しかしながら、この方式であると、シフトパス
中に多量なフリツプフロツプが存在する場合に
は、シフト回数が多くなるために時間がかかる欠
点があつた。即ち、シフトパスのループを１巡す
るだけでは途中に故障があるか否かの判断が出来
ない欠点があつた。
中に多量なフリツプフロツプが存在する場合に
は、シフト回数が多くなるために時間がかかる欠
点があつた。即ち、シフトパスのループを１巡す
るだけでは途中に故障があるか否かの判断が出来
ない欠点があつた。
本発明は従来の上記欠点を除去する為になされ
たものであり、従つて本発明の目的は、ループを
形成するシフトパス内に論理照合用フリツプフロ
ツプを挿入し、シフトパスに接続されたシフトパ
スチエツク回路により論理照合用フリツプフロツ
プからシフトアウトされたデータと予めシフト回
数に対応した論理照合用データと比較する事によ
つて、シフトパス及びシフトパスに含まれるフリ
ツプフロツプの故障を容易に発見する事、及び最
初の論理照合用フリツプフロツプのシフトイン入
力にシフトパスチエツク回路を接続することによ
り、シフトパスを１巡させる事で故障がない場合
には各フリツプフロツプの状態が元の内容にもど
るようにした新規なデータ処理装置を提供するこ
とにある。
たものであり、従つて本発明の目的は、ループを
形成するシフトパス内に論理照合用フリツプフロ
ツプを挿入し、シフトパスに接続されたシフトパ
スチエツク回路により論理照合用フリツプフロツ
プからシフトアウトされたデータと予めシフト回
数に対応した論理照合用データと比較する事によ
つて、シフトパス及びシフトパスに含まれるフリ
ツプフロツプの故障を容易に発見する事、及び最
初の論理照合用フリツプフロツプのシフトイン入
力にシフトパスチエツク回路を接続することによ
り、シフトパスを１巡させる事で故障がない場合
には各フリツプフロツプの状態が元の内容にもど
るようにした新規なデータ処理装置を提供するこ
とにある。
本発明の上記目的は、シフトモード信号を受け
ると入力データパスを切り離してクロツクが発生
する毎に前段のフリツプフロツプの出力をシフト
イン入力としてセツトするシフト機能付フリツプ
フロツプと、シフト機能付フリツプフロツプ間の
シフトイン入力とフリツプフロツプの出力をそれ
ぞれ接続してループを形成するシフトパスと、シ
フト開始時には常に論理“１”（又は“０”）にな
つているシフト機能付の論理“１”（又は“０”）
照合用フリツプフロツプと、シフト開始時には常
に論理“０”（又は“１”）となつているシフト機
能付の論理“０”（又は“１”）照合用フリツプフ
ロツプと、前記２つの論理照合用フリツプフロツ
プは連続して接続されかつ前記シフトパスのルー
プの内に含まれており、前記２つの論理照合用フ
リツプフロツプのうち最初の論理照合用フリツプ
フロツプのシフトイン入力へのシフトパスに接続
され、シフトパスのデータが１巡した時点で前記
最初の論理照合用フリツプフロツプからシフトア
ウトされたデータの照合を完了するシフトパスチ
エツク回路とを有する事を特徴としたデータ処理
装置、によつて達成される。
ると入力データパスを切り離してクロツクが発生
する毎に前段のフリツプフロツプの出力をシフト
イン入力としてセツトするシフト機能付フリツプ
フロツプと、シフト機能付フリツプフロツプ間の
シフトイン入力とフリツプフロツプの出力をそれ
ぞれ接続してループを形成するシフトパスと、シ
フト開始時には常に論理“１”（又は“０”）にな
つているシフト機能付の論理“１”（又は“０”）
照合用フリツプフロツプと、シフト開始時には常
に論理“０”（又は“１”）となつているシフト機
能付の論理“０”（又は“１”）照合用フリツプフ
ロツプと、前記２つの論理照合用フリツプフロツ
プは連続して接続されかつ前記シフトパスのルー
プの内に含まれており、前記２つの論理照合用フ
リツプフロツプのうち最初の論理照合用フリツプ
フロツプのシフトイン入力へのシフトパスに接続
され、シフトパスのデータが１巡した時点で前記
最初の論理照合用フリツプフロツプからシフトア
ウトされたデータの照合を完了するシフトパスチ
エツク回路とを有する事を特徴としたデータ処理
装置、によつて達成される。
次に本発明をその良好な一実施例について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロツク構成
図である。
図である。
第１図において、参照番号１はシフトモード信
号が与えられていない時には常に論理“１”の状
態を保持するシフト機能付の論理“１”照合用フ
リツプフロツプであり、２は前記フリツプフロツ
プ１の逆でシフトモード信号が与えられていない
時には常に論理“０”の状態を保持するシフト機
能付の論理“０”照合用フリツプフロツプであ
る。
号が与えられていない時には常に論理“１”の状
態を保持するシフト機能付の論理“１”照合用フ
リツプフロツプであり、２は前記フリツプフロツ
プ１の逆でシフトモード信号が与えられていない
時には常に論理“０”の状態を保持するシフト機
能付の論理“０”照合用フリツプフロツプであ
る。
また、論理“０”照合用フリツプフロツプ２の
出力から順次接続されているＮ個のシフト機能付
フリツプフロツプ３は、シフト信号が与えられて
いない時にはデータ処理装置の機能を満足させる
ために、データレジスタ、或いは制御信号用フリ
ツプフロツプとして使用される。
出力から順次接続されているＮ個のシフト機能付
フリツプフロツプ３は、シフト信号が与えられて
いない時にはデータ処理装置の機能を満足させる
ために、データレジスタ、或いは制御信号用フリ
ツプフロツプとして使用される。
４はシフトパスのループを形成するためのシフ
トパス用接続線である。
トパス用接続線である。
５はシフトモード信号の発生、シフト回数のカ
ウント及びシフト回数が規定値になると予め用意
した論理値と論理照合用フリツプフロツプからの
データを照合する機能を有するシフトパスチエツ
ク回路である。
ウント及びシフト回数が規定値になると予め用意
した論理値と論理照合用フリツプフロツプからの
データを照合する機能を有するシフトパスチエツ
ク回路である。
以上の如き構成に於ては、シフトモード信号が
発生してＮ＋２回シフトが行なわれれば１巡する
わけであるが、論理“０”照合用フリツプフロツ
プ２より先のシフト機能付フリツプフロツプ３或
いはシフトパス４に故障があり、データが常に論
理“１”に化ける場合には、Ｎ＋１回目のデータ
が論理“０”にならないために、シフトパスチエ
ツク回路５で予め用意されたＮ＋１番目用の論理
“０”データと一致がとれない事が検出される。
発生してＮ＋２回シフトが行なわれれば１巡する
わけであるが、論理“０”照合用フリツプフロツ
プ２より先のシフト機能付フリツプフロツプ３或
いはシフトパス４に故障があり、データが常に論
理“１”に化ける場合には、Ｎ＋１回目のデータ
が論理“０”にならないために、シフトパスチエ
ツク回路５で予め用意されたＮ＋１番目用の論理
“０”データと一致がとれない事が検出される。
また、論理“１”照合用フリツプフロツプ１よ
り先の論理“０”照合用フリツプフロツプ２及び
シフト機能付フリツプフロツプ３或いはシフトパ
ス４に故障があり、データが常に論理“０”に化
ける場合には、Ｎ＋２回目のデータが論理“１”
にならないために、シフトパスチエツク回路５で
予め用意されたＮ＋２番目用の論理“１”データ
と一致がとれない事が検出される。
り先の論理“０”照合用フリツプフロツプ２及び
シフト機能付フリツプフロツプ３或いはシフトパ
ス４に故障があり、データが常に論理“０”に化
ける場合には、Ｎ＋２回目のデータが論理“１”
にならないために、シフトパスチエツク回路５で
予め用意されたＮ＋２番目用の論理“１”データ
と一致がとれない事が検出される。
かくして、Ｎ＋２回のシフトでデータが１巡
し、故障があれば検出される。もし故障がなけれ
ば各フリツプフロツプの内容は元の値にもどる。
し、故障があれば検出される。もし故障がなけれ
ば各フリツプフロツプの内容は元の値にもどる。
もし、１つのシフトパスチエツク回路５で複数
のシフトパスループのチエツクを行う場合には、
シフトパスへの接続切替回路と対応するシフトパ
スループの１巡する回数の選択動作が必要である
が、容易に実現出来る。
のシフトパスループのチエツクを行う場合には、
シフトパスへの接続切替回路と対応するシフトパ
スループの１巡する回数の選択動作が必要である
が、容易に実現出来る。
本発明には、以上説明したように、シフトパス
ループ内の既知の位置に既知の論理値をとる論理
照合用フリツプフロツプを挿入することにより、
シフトパスの故障を容易に検出できるという効果
がある。
ループ内の既知の位置に既知の論理値をとる論理
照合用フリツプフロツプを挿入することにより、
シフトパスの故障を容易に検出できるという効果
がある。
第１図は本発明の一実施例を示すブロツク構成
図である。 １……論理“１”照合用フリツプフロツプ、２
……論理“０”照合用フリツプフロツプ、３……
シフト機能付フリツプフロツプ、４……シフトパ
ス用接続線、５……シフトパスチエツク回路。
図である。 １……論理“１”照合用フリツプフロツプ、２
……論理“０”照合用フリツプフロツプ、３……
シフト機能付フリツプフロツプ、４……シフトパ
ス用接続線、５……シフトパスチエツク回路。
Claims (1)
- １ シフトモード信号を受けると入力データパス
を切り離してクロツクが発生する毎に前段のフリ
ツプフロツプの出力をシフトイン入力としてセツ
トする複数個のシフト機能付フリツプフロツプ
と、シフト開始時には常に論理“１”（又は
“０”）になつているシフト機能付の論理“１”
（又は“０”）照合用フリツプフロツプと、シフト
開始時には常に論理“０”（又は“１”）になつて
いるシフト機能付の論理“０”（又は“１”）照合
用フリツプフロツプと、前記各種フリツプフロツ
プの各シフトイン入力に前段の各フリツプフロツ
プの出力をそれぞれ接続し、シフト方向に前記２
個の論理照合用フリツプフロツプ、シフト機能付
フリツプフロツプの順に並べて閉ループを形成す
るシフトパルスと、連続して接続された前記２個
の論理照合用フリツプフロツプのうち最初に接続
された論理照合用フリツプフロツプのシフトイン
入力に接続され、前記シフトパスのデータが１巡
した時点で前記最初に接続された論理照合用フリ
ツプフロツプからシフトアウトされたデータと予
めシフト回数に対応した論理照合用データとを比
較してシフトパス及びフリツプフロツプのチエツ
クをするシフトパスチエツク回路とを有すること
を特徴としたデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129105A JPS5831457A (ja) | 1981-08-17 | 1981-08-17 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129105A JPS5831457A (ja) | 1981-08-17 | 1981-08-17 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831457A JPS5831457A (ja) | 1983-02-24 |
| JPS6141426B2 true JPS6141426B2 (ja) | 1986-09-16 |
Family
ID=15001188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129105A Granted JPS5831457A (ja) | 1981-08-17 | 1981-08-17 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831457A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812626B2 (ja) * | 1986-11-13 | 1996-02-07 | 日本電気株式会社 | シフトパス診断方式 |
| JPH0646390B2 (ja) * | 1987-05-13 | 1994-06-15 | 日本電気株式会社 | シフトパス故障診断装置 |
-
1981
- 1981-08-17 JP JP56129105A patent/JPS5831457A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831457A (ja) | 1983-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070630A (en) | Data transfer synchronizing circuit | |
| CA1113575A (en) | Check circuit for synchronized clocks | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| JPH0331928A (ja) | フレーム変換回路 | |
| JPS6141426B2 (ja) | ||
| US4065639A (en) | Synchronous transmission control system | |
| US5400367A (en) | Apparatus and method for synchronizing an input data stream with bit or phase synchronization | |
| US4796225A (en) | Programmable dynamic shift register with variable shift control | |
| JPS6323437A (ja) | 同期検出回路 | |
| JPS59180467A (ja) | 論理回路の試験方法 | |
| JPS5821458B2 (ja) | フレ−ム同期回路 | |
| JPS638823A (ja) | 連続デ−タ検出回路 | |
| JPS627577B2 (ja) | ||
| JP2735760B2 (ja) | パターン検出回路 | |
| SU932638A1 (ru) | Устройство групповой синхронизации | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JPH0556699B2 (ja) | ||
| SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
| SU1247876A1 (ru) | Сигнатурный анализатор | |
| JP3454916B2 (ja) | セレクタ監視回路 | |
| JPH0473165B2 (ja) | ||
| JPS63288499A (ja) | リセット回路 | |
| JPS5981953A (ja) | ノイズ防止回路 | |
| JPH01193942A (ja) | 信号処理回路の自己診断方式 | |
| JPH0767070B2 (ja) | セレクト回路 |