JPH0473165B2 - - Google Patents

Info

Publication number
JPH0473165B2
JPH0473165B2 JP61026313A JP2631386A JPH0473165B2 JP H0473165 B2 JPH0473165 B2 JP H0473165B2 JP 61026313 A JP61026313 A JP 61026313A JP 2631386 A JP2631386 A JP 2631386A JP H0473165 B2 JPH0473165 B2 JP H0473165B2
Authority
JP
Japan
Prior art keywords
timing
signal
check
period
natural number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61026313A
Other languages
English (en)
Other versions
JPS62182911A (ja
Inventor
Tooru Takishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61026313A priority Critical patent/JPS62182911A/ja
Publication of JPS62182911A publication Critical patent/JPS62182911A/ja
Publication of JPH0473165B2 publication Critical patent/JPH0473165B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に内蔵するタイミング
チエツク制御装置に関する。
〔従来の技術〕
従来のタイミングチエツク制御装置は、装置内
のタイミング信号の内、重要なタイミングのみを
選択して、個々にタイミング信号をチエツクして
いた。
〔発明が解決しようとする問題点〕
上述した従来のタイミングチエツク制御装置
は、装置の各タイミング信号を個々にチエツクす
る回路になつているので、装置の全ての各タイミ
ング信号をチエツクしようとするとかなり多くの
ハード量が必要となるという問題点があつた。
〔問題点を解決するための手段〕
本発明の装置は、周期Tなるシステムクロツク
に同期し周期N×T(Nは自然数)なるシステム
周期を有する情報処理システムのタイミングチエ
ツク制御装置において、パルス幅T、周期N×T
なる基本制御信号の供給をうけて前記システムク
ロツクによりN段のシフト動作を行なうシフトレ
ジスタと、前記シフトレジスタを各段の出力から
外部からの指示に応じて対応する出力を選択する
第1の選択手段と、前記システムクロツクの供給
に応答して周期Tで第n番目と第n+1番目(n
は1〜(M−1)の自然数、Mは自然数)との位
相差がT/MであるM個のタイミングを発生するタ イミング発生手段と、前記タイミング発生手段の
M個のタイミングから外部からの指示に応じて対
応するタイミングを選択する第2の選択手段と、
前記第1と第2の選択手段とからの2つの出力の
論理積であるチエツク信号を作成するチエツク信
号作成手段とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して
説明する。
第1図は本発明の一実施例を示すブロツク図で
ある。第1図のタイミングチエツク制御装置は、
シフトレジスタ1とタイミング発生回路2と、セ
レクタ3および4と、モードレジスタ5と、アン
ド回路6および25と、インバータ24とから構
成される。
システムには当該システムのシステムクロツク
(最短の周期Tを有するパルス)とシステムクロ
ツクの整数倍の周期を有するシステム周期(シス
テムサイクルという)とが固有に定めてあり、シ
ステムに使用される装置タイミングの周期はシス
テム周期と一致している。ただしパルス幅は任意
である。基本制御信号として予めパルス幅がTで
周期がシステム周期と同じ信号を用意しておく。
次に、第1図の動作を説明する。
基本制御信号7がシフトレジスタ1に入力され
ると、システムクロツク毎に制御信号9,10,
11,12が出力される。一方システムクロツク
8がタイミング発生回路2に入力されると、決し
て互いに重ならないM個の(例としてM=4)タ
イミング信号13,14,15,16が出力され
る。それぞれの時間関係は第2図の通りである。
制御信号9,10,11,12をセレクタ3
で、モードレジスタ5の出力信号19,20によ
つて選択する。セレクタ3ではモード信号19,
20が(0、0)で信号9、(0、1)で信号1
0、(1、0)で信号11、そして(1、1)で
信号12を選択する。
また、タイミング信号13,14,15,16
はセレクタ4で、モードレジスタ5の出力信号2
1,22によつて選択する。セレクタ4ではモー
ド信号21,22が(0、0)で信号13、(0、
1)で信号14、(1、0)で信号15、そして
(1、1)で信号16を選択する。
セレクタ3の出力信号17とセレクタ4の出力
信号18との論理積がアンド回路6で作成され、
チエツク信号23となる。すなわちシステム周期
間でT/M間隔で任意のチエツク信号を選択できる ことになる。
第3図の装置タイミング26(周期が4T、パ
ルス幅3/4T)をチエツクする場合チエツクイネ ーブル信号28を論理値“1”にする。次に、最
初のサイクルでモード信号19,20,21,2
2を(0、0、1、0)として、装置タイミング
26のインバースと、チエツク信号23(第3図
の)との論理積がとられる。正しく装置タイミ
ング26が出ていれば、エラー信号29は論理値
“0”である。しかし、装置タイミング26が点
線のように正しく出ていないと、エラー信号29
は論理値“1”になる。また次のサイクルで、モ
ード信号19,20,21,22を(0、1、
1、1)として、同様のチエツクが行なわれる
(第3図の)。さらに、また次のサイクルでモー
ド信号19,20,21,22を(0、1、0、
0)として同様のチエツクが行なわれる(第3図
の)。以上の説明は1つの装置タイミングにつ
いてであるが、その他の装置タイミングもモード
レジスタ5の値を変えることによつて同様のチエ
ツクが可能である。
〔発明の効果〕
以上のように、本発明にはシステム周期間で
T/M(Tはシステムクロツクの周期、Mは自然数) 間隔に任意のチエツク信号を作成し選択して装置
タイミングのチエツクを行うことにより、少ない
ハードウエアで種々の装置タイミングをチエツク
できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図及び第3図は第1図の実施例のタイミング
チヤートである。 1……シフトレジスタ、2……タイミングチヤ
ート発生回路、3……セレクタ、4……セレク
タ、5……モードレジスタ、6,25……アンド
回路、7……基本制御信号、8……システムクロ
ツク、9,10,11,12……制御信号、1
3,14,15,16……タイミング信号、17
……セレクタ信号、18……セレクタ信号、1
9,20,21,22……モード信号、23……
チエツク信号、24……インバータ、26……装
置タイミング、28……チエツクイネーブル信
号、29……エラー信号。

Claims (1)

  1. 【特許請求の範囲】 1 周期Tなるシステムクロツクに同期し周期N
    ×T(Nは自然数)なるシステム周期を有する情
    報処理システムのタイミングチエツク制御装置に
    おいて、 パルス幅T、周期N×Tなる基本制御信号の供
    給をうけて前記システムクロツクによりN段のシ
    フト動作を行なうシフトレジスタと、 前記シフトレジスタの各段の出力から外部から
    の指示に応じて対応する出力を選択する第1の選
    択手段と、 前記システムクロツクの供給に応答して周期T
    で第n番目と第n+1番目(nは1〜(M−1)
    の自然数、Mは自然数)との位相差がT/Mである M個のタイミングを発生するタイミング発生手段
    と、 前記タイミング発生手段のM個のタイミングか
    ら外部からの指示に応じて対応するタイミングを
    選択する第2の選択手段と、 前記第1と第2の選択手段とからの2つの出力
    の論理積であるチエツク信号を作成するチエツク
    信号作成手段とを含むことを特徴とするタイミン
    グチエツク制御装置。
JP61026313A 1986-02-07 1986-02-07 タイミングチエツク制御装置 Granted JPS62182911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61026313A JPS62182911A (ja) 1986-02-07 1986-02-07 タイミングチエツク制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61026313A JPS62182911A (ja) 1986-02-07 1986-02-07 タイミングチエツク制御装置

Publications (2)

Publication Number Publication Date
JPS62182911A JPS62182911A (ja) 1987-08-11
JPH0473165B2 true JPH0473165B2 (ja) 1992-11-20

Family

ID=12189887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61026313A Granted JPS62182911A (ja) 1986-02-07 1986-02-07 タイミングチエツク制御装置

Country Status (1)

Country Link
JP (1) JPS62182911A (ja)

Also Published As

Publication number Publication date
JPS62182911A (ja) 1987-08-11

Similar Documents

Publication Publication Date Title
JPS6029402B2 (ja) クロツク制御信号発生装置
JPH06216730A (ja) クロック信号調整可能な集積回路とクロック信号の所望の位相生成方法
JP2000285016A (ja) メモリ制御回路
JPH0473165B2 (ja)
JP2690516B2 (ja) リングカウンタ
JP2655509B2 (ja) シリアル/パラレル変換回路
JPH11110346A (ja) データ転送回路
RU1803912C (ru) Суммирующее устройство
JPH01123336A (ja) 論理シミュレーション方式
JPS6141426B2 (ja)
SU1262471A1 (ru) Устройство дл синхронизации каналов
SU1179344A1 (ru) Устройство дл контрол распределител импульсов
JP2590838B2 (ja) パルス発振回路
JPH02280263A (ja) マイクロプロセッサ
JPH03222539A (ja) スタートビット検出回路
JPS60163129A (ja) デ−タ処理装置
JPS62186609A (ja) 信号発生回路
JPS5856117A (ja) タイミング信号作成制御回路
JPS648369B2 (ja)
JPH10233697A (ja) シリアル/パラレルデータ変換回路
JPH024914B2 (ja)
JPH054052U (ja) Ic試験装置の波形制御回路
JPS605622A (ja) クロツク信号発生装置
JPH10170604A (ja) 入出力バッファテスト回路及び半導体集積回路
JPH0556699B2 (ja)