JPS648369B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はクロツク切り替え制御方式に関する。

一般に情報処理装置においては、同期したクロ
ツクが必要であるが、複数のクロツク発生源から
の複数のクロツク信号を切り替える時に、この切
り替えにより選択されたクロツク信号の切り替え
直後の周期が正規のクロツク周期より短くなつた
り、パルス幅が正規のパルス幅以下になることが
ある。第１図は、クロツク切り替え時に、数クロ
ツク周期分のクロツク周期分のクロツクパルスが
抜けることにるクロツク周期およびパルス幅の減
少を防止する従来回路である。

以下に第１図の回路の詳細を説明する。第１図
において、１，２はクロツク発生源、３は選択回
路、４，７は同期化回路、５，８は遅延回路、
６，９はクロツク有効化回路、１０はオア回路で
ある。ここで、同期化回路４，７および遅延回路
５，８は複数段のシフトレジスタで構成されてお
り、クロツク有効化回路６，９はアンドゲートで
構成される。一例として、クロツク発生源１のク
ロツク信号からクロツク発生源２のクロツク信号
に切り替える場合についての動作を説明する。第
２図はその時のタイムチヤートである。

切り替え信号１３が“１”から“０”に替わる
と、選択回路３の出力１４は“１”から“０”に
変わる。回路３は、その出力１７が出力１４の反
転信号となるよう構成されているため、出力１７
は“０”から“１”に替わる。出力１４は同期化
回路４に入力され、クロツク発生源１のクロツク
信号１１（以下クロツク１１と略記する）に同期
した信号にされる。このようにして同期した同期
化回路４の出力１５は出力１４が“１”から
“０”に変わつてからクロツク１１の数クロツク
周期分経過後に“１”から“０”に変わる。出力
１５はクロツク有効化回路６に与えられるととも
に遅延回路５にも与えられる。遅延回路５に入力
された出力１５の信号はさらにクロツク１１の数
周期分遅れて出力１６として出力される。出力１
６は前記クロツク有効化回路６に与えられ、クロ
ツク有効回路６には更にクロツク１１が入力され
ている。従つて、同期化回路４の出力１５が
“１”である期間中は遅延回路５の出力１６も
“１”であり、この期間中はクロツク有効化回路
６は出力２０としてクロツク１１を出力する。こ
こで、同期化回路４の出力１５及び遅延回路５の
出力１６の変化はクロツク１１が“０”の期間中
に起こるようにしておく。

同期化回路４の出力１５がクロツク１１に同期
して“１”から“０”に変わると、遅延回路５の
出力１６には無関係に、クロツク有効化回路６は
出力２０として“０”を出力するよう機能する。
従つて、回路６は出力２０としてクロツク１１を
出力しない。更に、数クロツク周期遅れて遅延回
路５の出力１６が“０”になつてもクロツク有効
化回路６の出力２０は“０”のままで１１は出力
されない。

選択回路３の他方の出力１７は同期化回路７に
接続され、クロツク発生源２のクロツク信号１２
（以下クロツク１２と略記する）に同期した信号
にされる。同期化回路７の出力１８は出力１７が
“０”から“１”に変わつてからクロツク１２の
数クロツク周期分経過後に“０”から“１”に変
わる。同期化回路７の出力１８はクロツク有効化
回路９に与えられるとともに遅延回路８にも与え
られる。遅延回路８に入力された出力１８はさら
にクロツク１２の数周期分遅れて出力１９として
出力される。ここで、同期化回路７の出力１８及
び遅延回路８の出力１９の変化はクロツク１２が
“０”の期間中に起こるようにしておく。出力１
９はクロツク有効化回路９が与えられ、クロツク
有効化回路９にはクロツク１２も与えられてい
る。従つて、選択回路３の出力１７が“０”から
“１”に変わると、同期化回路７の出力１８は数
クロツク周期分経過後のクロツク１２が“０”の
期間中に“０”から“１”に変わるが、遅延回路
８の出力１９はまだ“０”であるから、上述の回
路６と同様にクロツク有効化回路９の出力２１は
“０”のままである。さらに数クロツク周期分経
過後のクロツク１２が“０”の期間中に遅延回路
８の出力１９が“０”から“１”になると、これ
以降、クロツク有効化回路９はクロツク１２を出
力する。

このように、オア回路１０からのクロツク出力
２２は、同期化回路４の出力１５が“１”から
“０”に変つた時点から一時的に供給されなくな
り、このあと、遅延回路８の出力１９が“０”か
ら“１”に変わつた時点より再び供給されるよう
になる。従つて、同期化回路４の遅延時間と同期
化回路７および遅延回路８の遅延時間の和との差
分をクロツク信号のパルス幅以上に設定すること
により、クロツク切り替え時には、クロツク周期
が一定の周期より短くなくかつパルス幅（クロツ
ク信号の“１”の期間）が一定の幅より長いクロ
ツク出力２２を出力できる。

しかしながら、この従来回路では、各同期化回
路の遅延時間が各クロツク発生源のクロツク周期
に依存するために、クロツク周期の差が大きくな
ると遅延回路を替える必要がある。また、遅延回
路の遅延時間を大きくするために素子数が増すと
いう欠点もある。

本発明は従来の技術に内在する上記欠点を解消
する為になされたものであり、従つて本発明の目
的は、各クロツク発生源のクロツク周期の差に依
存する遅延回路を使用しないで、クロツクの切り
替えを行なう方式を提供することにある。

本発明の方式は、複数のクロツク信号を発生す
る複数のクロツク発生手段と、外部から与えられ
る切り替え信号に応答して前記複数のクロツク信
号のうちの１つを指定する選択手段と、それぞれ
対応する前記クロツク信号および入力信号が与え
られ該入力信号が第１のレベルから第２のレベル
に変化したあとで該対応するクロツク信号に同期
して有効信号を発生するとともに該入力信号が該
第２のレベルから第１のレベルに変化したあとで
該対応するクロツク信号に同期して該有効信号の
発生を停止する複数の同期化手段と、対応する前
記クロツク信号が与えられ対応する前記同期化手
段から前記有効信号が供給されている期間中だけ
該対応するクロツク信号を通過させる複数の有効
化手段と、対応する前記同期化手段以外の全ての
前記同期化手段が前記有効信号を発生しておらず
かつ前記選択手段が対応する前記クロツク信号を
指定しているときだけ該対応する同期化手段の前
記入力信号として前記第２のレベルを供給する第
１のゲート手段と、前記複数の有効化手段からの
出力に対して予め定めた論理演算を行ないこの結
果として得られる信号をクロツク供給先にクロツ
ク信号として供給する第２のゲート手段とから構
成されている。

次に本発明について図面を参照して説細に説明
する。

第４図は本発明の一実施例を示し、第５図は第
４図の動作を説明するタイムチヤートを示す。

第４図において、参照番号１，２はクロツク発
生源（第１図の１，２に対応）、３は選択回路、
２３，２４はアンドゲート回路、１０４，１０７
は同期化回路、１０６，１０９はクロツク有効化
回路、１０はオア回路を夫々示す。

ここで一例として、クロツク発生源１のクロツ
ク信号１１（以下クロツク１１と略記する）から
クロツク発生源２のクロツク信号１２（以下クロ
ツク１２と略記する）に切り替える場合について
説明する。

切り替え信号１３は選択回路３に与えられ、切
り替え信号１３が“１”のとき選択回路３の出力
１４は“１”、出力１７は“０”となる。このよ
うなとき、ゲート回路２４には、出力１７および
同期化回路１０４の“０”の出力２７が与えられ
ている。選択回路３の出力１７が“０”であるた
めアンドゲート回路２４は出力２８として“０”
を出力する。クロツク１２が与えられている同期
化回路１０７は、出力２８が“０”であるため出
力２９として“０”を、出力３０として“１”を
出力する。従つて、クロツク１２と同期化回路１
０７の出力２９との論理積をとるクロツク有効化
回路１０９は出力３２として“０”を出力する。
すなわち、クロツク１２はオア回路１０に供給さ
れない。一方、選択回路３の出力１４はゲート回
路２３に与えられ、ゲート回路２３にはさらに同
期化回路１０７の出力３０も与えられている。
今、出力１４および３０は共に“１”であるた
め、アンドゲート回路２３は出力２５として
“１”を出力する。出力２５は“１”であるため、
クロツク１１を与えられている同期化回路１０４
は出力２６として“１”を、出力２７として
“０”を出力する。クロツク１１と同期化回路１
０４の出力２６との論理積をとるクロツク有効化
回路１０６は出力３１としてクロツク１１を出力
する。従つて、クロツク有効化回路１０６の出力
３１とクロツク有効化回路１０９の出力３２との
論理和をとるオア回路１０は出力３３としてクロ
ツク１１を出力している。一方、同期化回路１０
４の出力２７は“０”であるから、アンドゲート
回路２４の出力２８は“０”を保つ。

次に、クロツク１１からクロツク１２に切り替
える場合を説明する。切り替え信号１３を“０”
にすると、選択回路３の出力１４は“１”から
“０”に変わり、出力１７は“０”から“１”に
変わる。この変化に応答して、ゲート回路２３の
出力２５は“１”から“０”に変わるが、ゲート
回路２４の出力２８は、出力２７が“０”である
ため“０”を保ち続ける。同期化回路１０４は、
出力２５が“１”から“０”に変化してからクロ
ツク１１の数クロツク周期（タイムチヤートでは
２クロツク周期）分経過後、クロツク１１に同期
してクロツク１１が“０”の期間中に出力２６を
“１”から“０”に、出力２７を“０”から“１”
にそれぞれ変えるよう動作する。クロツク有効化
回路１０６の出力３１は、同期化回路１０４の出
力２６が“１”から“０”に変わつた時点ではク
ロツク１１が“０”なので“０”であるが、クロ
ツク１１が“１”になつても“０”の状態を保
ち、回路１０６はクロツク１１を通過させなくな
る。一方、同期化回路１０４の出力２７の“０”
から“１”への変化に応答して、ゲート回路２４
の出力２８は“０”から“１”に変わる。同期化
回路１０７は、出力２８が“０”から“１”に変
化してからクロツク１２の数クロツク周期（タイ
ムチヤートでは２周期）分経過後に、クロツク１
２に同期してクロツク１２が“０”の期間中に出
力２９を“０”から“１”に、出力３０を“１”
から“０”にそれぞれ変えるように動作する。こ
の結果、クロツク有効化回路１０９は出力３２と
してクロツク１２を出力するようになる。従つ
て、オア回路１０は、クロツク１１が供給されな
くなつてから同期化回路１０７で要した数クロツ
ク周期分経過後にクロツク１２を出力３３として
出力することになる。

一方、同期化回路１０７の“０”の出力３０は
ゲート回路２３に与えられその出力２５を“０”
に保つ。

クロツク１２からクロツク１１に切り替える場
合にも上記と同様なのでその説明を省略する。

第３図は第４図の実施例をｎ個のクロツク発生
源からのｎ個のクロツク信号を切り替える場合に
応用した例を示す。

第３図において１−１〜１−ｎはクロツク発生
源、２−１〜２−ｎはアンドゲート回路、３−１
〜３−ｎは同期化回路、４−１〜４−ｎはクロツ
ク有効化回路、５−１は選択回路、１０−１はオ
ア回路である。ゲート回路２−１〜２−ｎおよび
選択回路５−１以外は第４図の回路と同様の動作
をする。

任意のクロツク発生源のクロツク信号を指定す
る切り替え信号７−１〜７−ｍの与えられた選択
回路５−１は、この信号７−１〜７−ｍにより指
定される出力８−１〜８−ｎのうちの一つの選択
信号（“１”の信号）を出し、他の出力には非選
択信号（“０”の信号）を出す。選択回路５−１
の出力８−１〜８−ｎは各々アンドゲート回路２
−１〜２−ｎに接続され、ゲート回路２−ｉ（ｉ
＝１，２，……，ｎ）には、同期化回路３−ｉ以
外の全ての同期化回路の出力を反転した（ｎ−
１）個の信号が与えられる。

動作について簡単に説明する。今、選択信号が
選択回路５−１の出力８−１から出力されてクロ
ツク発生源１−１からのクロツク信号６−１が回
路４−１および１０−１を介してクロツク出力信
号１３−１として出力されているとする。このと
き、回路３−１は出力１１−１として“１”を出
力しており、この出力１１−１の反転信号（“０”
の信号）は回路２−２〜２−ｎに与えられる。こ
のため、アンドゲート回路２−２〜２−ｎの出力
９−２〜９−ｎは全て“０”である。したがつ
て、回路３−２〜３−ｎの出力１１−２〜１１−
ｎも全て“０”であり、この出力１１−１〜１１
−ｎの反転信号（“１”の信号）や各回路２−１
〜２−ｎに与えられている。回路４−２〜４−ｎ
は、出力１１−２〜１１−ｎが“０”であるた
め、各クロツク信号６−２〜６−ｎを通過させず
に出力１２−２〜１２−ｎとして“０”を出力す
る。このような状態のとき、例えば、クロツク信
号６−１から６−２に切り替える場合の動作は次
のようになる。すなわち、選択回路５−１は出力
８−２として“１”を、出力８−１および８−３
〜８−ｎとして“０”を出力する。これにより、
回路２−９の出力９−１は“１”から“０”に変
化するが、他の回路２−２〜２−ｎの出力９−２
〜９−ｎは“０”を保つ。回路３−１は出力９−
１の変化時点から上述したような期間経過後に出
力１１−１を“１”から“０”に変化させ、この
結果、回路４−１は出力１２−１としてクロツク
信号６−１を出力せずに“０”を出力する。出力
１１−１が“０”に変化したため、その反転信号
は“１”に変化し、回路２−２の入力は全て
“１”となるため出力９−２は“１”となる。回
路３−２は出力９−２の変化時点から上述したよ
うな期間経過後に出力１１−２を“０”から
“１”に変化させる。この結果、回路４−２はク
ロツク信号６−２を出力１２−２として出力する
ようになり、さらに、このクロツク信号６−２は
回路１０−１を介してクロツク出力信号１３−１
として出力される。

本発明には、以上説明したように、従来必要で
あつた遅延回路を不要にすることができるという
効果がある。

【図面の簡単な説明】

第１図は従来技術によるクロツク切り替え方式
の構成図、第２図は第１図の動作を説明するタイ
ムチヤート、第３図は本発明の一実施例を示す基
本回路構成図、第４図はクロツク発生源が２個の
時の一実施例を示す図、第５図は第４図の動作を
説明するタイムチヤートである。 １，２，１−１〜１−ｎ……クロツク発生源、
３５−１……選択回路、４，７，３−１−３−
ｎ，１０４，１０７……同期化回路、５，８……
遅延回路、６，９，４−１〜４−ｎ，１０６，１
０９……クロツク有効化回路、１０，１０−１…
…オア回路、２３，２４，２−１〜２−ｎ……ゲ
ート回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数のクロツク信号を発生する複数のクロツ
   ク発生手段と、 外部から与えられる切り替え信号に応答して前
   記複数のクロツク信号のうちの１つを指定する選
   択手段と、 それぞれ対応する前記クロツク信号および入力
   信号が与えられ該入力信号が第１のレベルから第
   ２のレベルに変化したあとで該対応するクロツク
   信号に同期して有効信号を発生するとともに該入
   力信号が該第２のレベルから第１のレベルに変化
   したあとで該対応するクロツク信号に同期して該
   有効信号の発生を停止する複数の同期化手段と、 対応する前記クロツク信号が与えられ対応する
   前記同期化手段から前記有効信号が供給されてい
   る期間中だけ該対応するクロツク信号を通過させ
   る複数の有効化手段と、 対応する前記同期化手段以外の全ての前記同期
   化手段が前記有効信号を発生しておらずかつ前記
   選択手段が対応する前記クロツク信号を指定して
   いるときだけ該対応する同期化手段の前記入力信
   号として前記第２のレベルを供給する第１のゲー
   ト手段と、 前記複数の有効化手段からの出力に対して予め
   定めた論理演算を行ないこの結果として得られる
   信号をクロツク供給先にクロツク信号として供給
   する第２のゲート手段とから構成したことを特徴
   とするクロツク切り替え制御方式。