JPS62112434A - クロツク分配装置 - Google Patents
クロツク分配装置Info
- Publication number
- JPS62112434A JPS62112434A JP60251934A JP25193485A JPS62112434A JP S62112434 A JPS62112434 A JP S62112434A JP 60251934 A JP60251934 A JP 60251934A JP 25193485 A JP25193485 A JP 25193485A JP S62112434 A JPS62112434 A JP S62112434A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay
- frame pulse
- signal
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル通信システムを構成するクロック分配
装置に関するものである。
装置に関するものである。
従来、この種の複数の筺体にわたる大規模なデジタル通
信システムにおいて、各筺体に格納された装置に位相の
揃ったクロック信号、フレームパルス信号を送出する方
法としては、筺体間の遠近によらず全供給ケーブルの長
さを同一にする方法があった。
信システムにおいて、各筺体に格納された装置に位相の
揃ったクロック信号、フレームパルス信号を送出する方
法としては、筺体間の遠近によらず全供給ケーブルの長
さを同一にする方法があった。
上述した従来のクロック信号送出方法は、全供給ケーブ
ルの長さを一定とするため、機器の増設見込みをも含め
て最大長が数十ｍもしくは百ｍ以上となる場合もあり、
隣接する筺体間にこのような長大なケーブルを敷設する
ことは設備の無駄でもあり、また美観上の好ましくない
。
ルの長さを一定とするため、機器の増設見込みをも含め
て最大長が数十ｍもしくは百ｍ以上となる場合もあり、
隣接する筺体間にこのような長大なケーブルを敷設する
ことは設備の無駄でもあり、また美観上の好ましくない
。
このような問題点を解決するために本発明は、クロック
信号、フレームパルス信号に遅延ヲＪ″ｊよるための遅
延線路と、フレームパルス信号に半クロックずつの遅延
を与えるフリップフロップ回路と、クロック供給ケーブ
ル長に応じた遅延をクロック信号とフレームパルス信号
に与えるために遅延量の切替制御を行う遅延量切替スイ
ッチとをクロック分配装置に設けるようにしたものであ
る。
信号、フレームパルス信号に遅延ヲＪ″ｊよるための遅
延線路と、フレームパルス信号に半クロックずつの遅延
を与えるフリップフロップ回路と、クロック供給ケーブ
ル長に応じた遅延をクロック信号とフレームパルス信号
に与えるために遅延量の切替制御を行う遅延量切替スイ
ッチとをクロック分配装置に設けるようにしたものであ
る。
本発明においては、クロック信号、フレームパルス信号
に任意の遅延量を与え、クロック分配装置から各筺体と
の間のクロック供給ケーブルの長さに依存して変化する
伝送遅延を補償し、すべての筺体において同一位相のク
ロック信号、フレームパルス信号を受信できるようにす
る。
に任意の遅延量を与え、クロック分配装置から各筺体と
の間のクロック供給ケーブルの長さに依存して変化する
伝送遅延を補償し、すべての筺体において同一位相のク
ロック信号、フレームパルス信号を受信できるようにす
る。
〔実施例〕
本発明に係わるクロック分配装置の一実施例が適用され
たデジタル通信システムを図に示す。図において、１は
クロック発生回路、２は遅延線路、Ａ１〜Ａｎはクロッ
ク分配装置、３は遅延量選択の第１のｆテレフタ、４ａ
〜４ ｄは二′リノフ゛フ【二１ノブ回路、５は・イン
バータ、６は遅延Ｆｊｔ 、’Ｊ！ｓ １１＜の第２の
セレクタ、７は遅延量選択の第３のセｊ、ノクタ、８は
遅延量切替スイ２・ヂ（以下ｒＳＷｌと略称する）であ
る。
たデジタル通信システムを図に示す。図において、１は
クロック発生回路、２は遅延線路、Ａ１〜Ａｎはクロッ
ク分配装置、３は遅延量選択の第１のｆテレフタ、４ａ
〜４ ｄは二′リノフ゛フ【二１ノブ回路、５は・イン
バータ、６は遅延Ｆｊｔ 、’Ｊ！ｓ １１＜の第２の
セレクタ、７は遅延量選択の第３のセｊ、ノクタ、８は
遅延量切替スイ２・ヂ（以下ｒＳＷｌと略称する）であ
る。
このデジタル通信システムは、８ Ｍ Ｈｚのクロック
信号およびこのクロック信号１クロ、ツク分のパルス幅
をもつフレームパルス信号をｎ個のクロック分配装置Ａ
１〜Ａｎに分配するものである。
信号およびこのクロック信号１クロ、ツク分のパルス幅
をもつフレームパルス信号をｎ個のクロック分配装置Ａ
１〜Ａｎに分配するものである。
クロック信号およびフレームパルス信号はクロック発生
回路１で生成され、そのままの信号と遅延線路２により
３０ｎｓ遅れた信号との２種類の信号が各クロック分配
装置Ａ１〜Ａｎに与えられる。
回路１で生成され、そのままの信号と遅延線路２により
３０ｎｓ遅れた信号との２種類の信号が各クロック分配
装置Ａ１〜Ａｎに与えられる。
これらをそれぞれ早出クロック信号、遅出クロック信号
と呼ぶ。クロック分配装置Ａ１〜Ａｎはクロック供給ケ
ーブル（図示せず）対応に設置され、クロック供給ケー
ブル長に応じて、すなわち、クロック供給ケーブル長か
ら計算された伝送遅延に応じて、ＳＷ８を設定する。Ｓ
Ｗ８の設定値により３つのセレクタ３，６．７が制御さ
れる。
と呼ぶ。クロック分配装置Ａ１〜Ａｎはクロック供給ケ
ーブル（図示せず）対応に設置され、クロック供給ケー
ブル長に応じて、すなわち、クロック供給ケーブル長か
ら計算された伝送遅延に応じて、ＳＷ８を設定する。Ｓ
Ｗ８の設定値により３つのセレクタ３，６．７が制御さ
れる。
第１のセレクタ３は前述の早出クロック信号。
遅出クロック信号の選択を行うものである。
第１のセレクタ３で選択されたフレームパルス信号、ク
ロック信号はフリップフロップ回路４ａ〜４ｄに与えら
れる。フリップフロップ回路４ａ、４ｃは正相のクロッ
ク信号をクロックとして用い、フリップフロップ回路４
ｂ、４ｄはインバータ５を通して作られる逆相のクロッ
ク信号で駆動される。このことにより、フリップフロッ
プ回路４ａ〜４ｄから出力されるフレームパルス信号は
、第１のセレクタ３から与えられるフレームパルス信号
から順次に半クロックずつ遅延していったものとなる。
ロック信号はフリップフロップ回路４ａ〜４ｄに与えら
れる。フリップフロップ回路４ａ、４ｃは正相のクロッ
ク信号をクロックとして用い、フリップフロップ回路４
ｂ、４ｄはインバータ５を通して作られる逆相のクロッ
ク信号で駆動される。このことにより、フリップフロッ
プ回路４ａ〜４ｄから出力されるフレームパルス信号は
、第１のセレクタ３から与えられるフレームパルス信号
から順次に半クロックずつ遅延していったものとなる。
第２のセレクタ６は、半クロックずつ遅延したフレーム
パルス信号と遅延なしのフレームパルス（Ｋ 号との５
種類のフレームパルス信号の選択を行い、第３のセレク
タ７はセレクタ６の選択したフレームパルス信号に合っ
た相のクロック信号を選択する。
パルス信号と遅延なしのフレームパルス（Ｋ 号との５
種類のフレームパルス信号の選択を行い、第３のセレク
タ７はセレクタ６の選択したフレームパルス信号に合っ
た相のクロック信号を選択する。
このように本実施例においては、ＳＷ８の設定により、
クロック発生回路１で生成されたクロック信号、フレー
ムパルス信号に０〜２７０ｎｓの範囲で３０ｎｓ刻み１
０段階の任意の遅延量を与えることを可能としている。
クロック発生回路１で生成されたクロック信号、フレー
ムパルス信号に０〜２７０ｎｓの範囲で３０ｎｓ刻み１
０段階の任意の遅延量を与えることを可能としている。
以上説明したように本発明は、信号に遅延を与えるため
の遅延線路と、フレームパルス信号に半クロックずつの
遅延を与えるフリップフロップ回路と、クロック供給ケ
ーブル長に応じた遅延をクロック信号とフレームパルス
信号に与えるために遅延量の切替制御を行う遅延量切替
スイッチとを設けることにより、クロック信号、フレー
ムパルス信号に任意の遅延量を与え、クロック分配装置
から各筺体との間のクロック供給ケーブルの長さに比例
して増加する伝送遅延をケーブル長から計算するように
したので、すべての筺体において同一位相のクロック信
号、フレームパルス信号を受信するようにクロック信号
、フレームパルス信号に与えられる遅延量を加減するこ
とができ、長大な等長ケーブルを用いることなくすべて
の筺体において同一位相のクロック信号およびフレーム
バルス信号を受信することを可能にする効果がある。
の遅延線路と、フレームパルス信号に半クロックずつの
遅延を与えるフリップフロップ回路と、クロック供給ケ
ーブル長に応じた遅延をクロック信号とフレームパルス
信号に与えるために遅延量の切替制御を行う遅延量切替
スイッチとを設けることにより、クロック信号、フレー
ムパルス信号に任意の遅延量を与え、クロック分配装置
から各筺体との間のクロック供給ケーブルの長さに比例
して増加する伝送遅延をケーブル長から計算するように
したので、すべての筺体において同一位相のクロック信
号、フレームパルス信号を受信するようにクロック信号
、フレームパルス信号に与えられる遅延量を加減するこ
とができ、長大な等長ケーブルを用いることなくすべて
の筺体において同一位相のクロック信号およびフレーム
バルス信号を受信することを可能にする効果がある。
図は本発明に係わるクロック分配装置の一実施例が適用
されたデジタル通信システムを示す系統図である。 １・・・・クロック発生回路、２・・・・遅延線路、Ａ
１〜Ａｎ・・・・クロック分配装置、３．６．７・・・
・セレクタ、４ａ〜４ｄ・・・・フリップフロップ回路
、５・・・・インへ−夕、８・・・・遅延量切替スイッ
チ。
されたデジタル通信システムを示す系統図である。 １・・・・クロック発生回路、２・・・・遅延線路、Ａ
１〜Ａｎ・・・・クロック分配装置、３．６．７・・・
・セレクタ、４ａ〜４ｄ・・・・フリップフロップ回路
、５・・・・インへ−夕、８・・・・遅延量切替スイッ
チ。
Claims (1)
- 複数の筺体にわたる大規模なデジタル通信システム全体
を同期運転するために用いられるクロック信号、フレー
ムパルス信号を各筺体に格納された装置に対し供給する
クロック分配装置において、前記クロック信号、フレー
ムパルス信号に遅延を与えるための遅延線路と、前記フ
レームパルス信号に半クロックずつの遅延を与えるフリ
ップフロップ回路と、クロック供給ケーブル長に応じた
遅延を前記クロック信号とフレームパルス信号に与える
ために遅延量の切替制御を行う遅延量切替スイッチとを
備え、前記クロック信号、フレームパルス信号に任意の
遅延量を与えることにより、クロック分配装置から各筺
体との間のクロック供給ケーブルの長さに依存して変化
する伝送遅延を補償し、すべての筺体において同一位相
のクロック信号、フレームパルス信号を受信できるよう
にしたことを特徴とするクロック分配装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251934A JPS62112434A (ja) | 1985-11-12 | 1985-11-12 | クロツク分配装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251934A JPS62112434A (ja) | 1985-11-12 | 1985-11-12 | クロツク分配装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62112434A true JPS62112434A (ja) | 1987-05-23 |
Family
ID=17230144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60251934A Pending JPS62112434A (ja) | 1985-11-12 | 1985-11-12 | クロツク分配装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62112434A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472641A (en) * | 1987-09-08 | 1989-03-17 | Tektronix Inc | Skew correction apparatus |
| JPH03220832A (ja) * | 1990-01-25 | 1991-09-30 | Fujitsu Ltd | クロック分配方式 |
| JPH0446429A (ja) * | 1990-06-13 | 1992-02-17 | Nec Corp | 位相同期発振装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538749A (en) * | 1978-09-11 | 1980-03-18 | Meisei Electric Co Ltd | Synchronous system for data transmission |
-
1985
- 1985-11-12 JP JP60251934A patent/JPS62112434A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538749A (en) * | 1978-09-11 | 1980-03-18 | Meisei Electric Co Ltd | Synchronous system for data transmission |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472641A (en) * | 1987-09-08 | 1989-03-17 | Tektronix Inc | Skew correction apparatus |
| JPH03220832A (ja) * | 1990-01-25 | 1991-09-30 | Fujitsu Ltd | クロック分配方式 |
| JPH0446429A (ja) * | 1990-06-13 | 1992-02-17 | Nec Corp | 位相同期発振装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5123100A (en) | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units | |
| JPS62112434A (ja) | クロツク分配装置 | |
| US6330338B1 (en) | Process and device for mixing digital audio signals | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JPH04293332A (ja) | ビット位相同期回路 | |
| GB2281987A (en) | Clock signal distribution. | |
| US5235594A (en) | Time division multiplex voice data bus | |
| KR970028966A (ko) | 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서 | |
| JPH04100429A (ja) | 時分割多重化装置 | |
| JP2699831B2 (ja) | クロック分配回路 | |
| US5008802A (en) | Dynamic input method and apparatus for programmable controller | |
| JP3005997B2 (ja) | 同期多重方式 | |
| JP2000029561A (ja) | クロック供給回路 | |
| JPS648369B2 (ja) | ||
| JP2974390B2 (ja) | フレーム信号再生回路 | |
| JPH018028Y2 (ja) | ||
| JP2511551B2 (ja) | 共通バス制御方式 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPH02205909A (ja) | クロック分配装置 | |
| KR20030006602A (ko) | 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치 | |
| JPH05129936A (ja) | プログラマブルカウンタ | |
| JPS6331979B2 (ja) | ||
| JPH0774654A (ja) | 多重化回路 | |
| JPH02288627A (ja) | 多重化方式 | |
| JPH0438508A (ja) | クロック供給装置 |