JPH0438508A - クロック供給装置 - Google Patents
クロック供給装置Info
- Publication number
- JPH0438508A JPH0438508A JP2145750A JP14575090A JPH0438508A JP H0438508 A JPH0438508 A JP H0438508A JP 2145750 A JP2145750 A JP 2145750A JP 14575090 A JP14575090 A JP 14575090A JP H0438508 A JPH0438508 A JP H0438508A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay time
- data
- processing device
- minimum delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 46
- 238000012546 transfer Methods 0.000 claims description 14
- 230000010365 information processing Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のクロック供給装置に関する。
第3図を基に従来の技術について説明する。
第3図において10は処理装置A、20は処理装置Bで
ある。処理装置A、Bはそれらの間でデータ転送パス1
1.12を通してデータの転送を行う。処理装置Aはデ
ータ受取手段A110、データ送出手段Al2O及びク
ロック分配手段A130を有し、また処理装置Bはデー
タ送出手段B210、データ受取手段B220クロツク
分配手段Bl (230)を有する。また30はクロッ
ク発生装置で、クロック発生手段310とクロック分配
手段C320と位相調整手段330を有する。
ある。処理装置A、Bはそれらの間でデータ転送パス1
1.12を通してデータの転送を行う。処理装置Aはデ
ータ受取手段A110、データ送出手段Al2O及びク
ロック分配手段A130を有し、また処理装置Bはデー
タ送出手段B210、データ受取手段B220クロツク
分配手段Bl (230)を有する。また30はクロッ
ク発生装置で、クロック発生手段310とクロック分配
手段C320と位相調整手段330を有する。
クロック発生装置30はタロツク発生手段310により
システム全体のクロックを発生させ、クロック分配手段
C320により処理装置A10及び処理袋fB20への
クロックの分配を行う。ここで処理装置B20へのクロ
ック分配はクロック分配手段C320の後に位相調整手
段330が挿入されていて処理装置AIOと処理装置B
20へのクロックの分配系のバラツキによる位相のずれ
を補正する。
システム全体のクロックを発生させ、クロック分配手段
C320により処理装置A10及び処理袋fB20への
クロックの分配を行う。ここで処理装置B20へのクロ
ック分配はクロック分配手段C320の後に位相調整手
段330が挿入されていて処理装置AIOと処理装置B
20へのクロックの分配系のバラツキによる位相のずれ
を補正する。
処理装置Al01処理装置B20間のデータ転送はクロ
ック発生装置30によって発生されたクロックに同期し
て行われる。この為、処理装置A10から処理装置B及
びその逆のデータの転送は通常1クロツクサイクル内で
行なわれる。従って処理装置AIOのデータ送出手段A
l2Oがら処理装置B20のデータ受取手段B220及
び処理装置B20のデータ送出手段B210がら処理装
置AIOのデータ受取手段A11oへのデータの遅延時
間は1クロツクサイクル以内であることが必要である。
ック発生装置30によって発生されたクロックに同期し
て行われる。この為、処理装置A10から処理装置B及
びその逆のデータの転送は通常1クロツクサイクル内で
行なわれる。従って処理装置AIOのデータ送出手段A
l2Oがら処理装置B20のデータ受取手段B220及
び処理装置B20のデータ送出手段B210がら処理装
置AIOのデータ受取手段A11oへのデータの遅延時
間は1クロツクサイクル以内であることが必要である。
ところが超大型コンピュータ等の高性能な処理装置にお
いてはタロツクのサイクルがその性能を決定する為、そ
のサイクルを極力小さくするように作られている。この
為処理装置間の遅延時間がそのクロックサイクルを越え
てしまうことがしばしばある。このための解決策として
二つの処理装置間の最小遅延時間を保証した上でクロッ
クサイクルより長い転送時間で転送する方法が取られて
いる。この時の最小遅延時間と転送りロックサイクル数
のかんけいは以下の様である。
いてはタロツクのサイクルがその性能を決定する為、そ
のサイクルを極力小さくするように作られている。この
為処理装置間の遅延時間がそのクロックサイクルを越え
てしまうことがしばしばある。このための解決策として
二つの処理装置間の最小遅延時間を保証した上でクロッ
クサイクルより長い転送時間で転送する方法が取られて
いる。この時の最小遅延時間と転送りロックサイクル数
のかんけいは以下の様である。
最小遅延時間≧(を送りロックサイクル数1)Xクロッ
クサイクル1例えば1.5クロツクサイクル数で転送し
ようとすると1.5−1即ち0.5クロツクサイクルの
最小遅延時間を、また2クロツクサイクルで転送しよう
とすれば1クロツクサイクルの最小遅延時間の保証が必
要となる。
クサイクル1例えば1.5クロツクサイクル数で転送し
ようとすると1.5−1即ち0.5クロツクサイクルの
最小遅延時間を、また2クロツクサイクルで転送しよう
とすれば1クロツクサイクルの最小遅延時間の保証が必
要となる。
第4図の(a)をもとに1.5タロツクサイクルでの転
送を説明する。図でAは処理装置A側のクロックを示し
、Bは処理装置B側のクロックを示す。クロックのサイ
クル時間はtとする。ここでクロックAとクロックBは
お互いに逆位相となっている。データがクロックの上が
りのエツジ(図では、c、e)で取り込まれるとすると
、処理装置Aから処理装置Bへの転送の場合は図のaの
パスを使って転送が行われ、逆の場合は図のbのパスが
使われる。この時eまたはdのエツジでは一つ前のデー
タが取り込まれなければならないためCまたはeでの出
力はeまたはdの時点までに到達してはいけないことに
なる。即ちeまたはdの時点では一つ前のデータが保持
されなければならず、1 、/ 2 tの最小遅延時間
の保証が必要となる。ここで図の(b)に示すようにシ
ステムのクロックがt十αとなった場合を考えるとこの
ままでは最小遅延時間は図に示すように(t+α)/2
保証しなければならなくなる。処理装置間転送の遅延時
間は複数のパスの中の最大値と最小値を考慮しなければ
ならず、またクロック分配系のずれ等も考慮しなければ
ならない為通常はバラツキが大きいのかふつうである。
送を説明する。図でAは処理装置A側のクロックを示し
、Bは処理装置B側のクロックを示す。クロックのサイ
クル時間はtとする。ここでクロックAとクロックBは
お互いに逆位相となっている。データがクロックの上が
りのエツジ(図では、c、e)で取り込まれるとすると
、処理装置Aから処理装置Bへの転送の場合は図のaの
パスを使って転送が行われ、逆の場合は図のbのパスが
使われる。この時eまたはdのエツジでは一つ前のデー
タが取り込まれなければならないためCまたはeでの出
力はeまたはdの時点までに到達してはいけないことに
なる。即ちeまたはdの時点では一つ前のデータが保持
されなければならず、1 、/ 2 tの最小遅延時間
の保証が必要となる。ここで図の(b)に示すようにシ
ステムのクロックがt十αとなった場合を考えるとこの
ままでは最小遅延時間は図に示すように(t+α)/2
保証しなければならなくなる。処理装置間転送の遅延時
間は複数のパスの中の最大値と最小値を考慮しなければ
ならず、またクロック分配系のずれ等も考慮しなければ
ならない為通常はバラツキが大きいのかふつうである。
この場合最小遅延時間の保証されないクロックサイクル
即ち最小遅延時間×2以上の周期を持つクロックサイク
ルでは動作不能となる。
即ち最小遅延時間×2以上の周期を持つクロックサイク
ルでは動作不能となる。
上述した従来のデータ転送方式ではデータの送り側のタ
ロツクと受は側のタロツクが同定であるために、最小遅
延時間の制限によりシステムのクロック周期が素子の特
性変化や温度特性等により大きくなったような場合動作
しなくなるという欠点がある。またこれを保証するため
に最小遅延時間の保証手段を処理装置間に挿入すると保
証値に応じた補正をしなければならず、必要以上にハー
ドが増えるという欠点がある。
ロツクと受は側のタロツクが同定であるために、最小遅
延時間の制限によりシステムのクロック周期が素子の特
性変化や温度特性等により大きくなったような場合動作
しなくなるという欠点がある。またこれを保証するため
に最小遅延時間の保証手段を処理装置間に挿入すると保
証値に応じた補正をしなければならず、必要以上にハー
ドが増えるという欠点がある。
本発明は、共通の発振源から供給されるクロック信号を
もとにして複数の処理装置間のデータの転送をデータ送
出手段とデータ受信手段との間で互いに同期して行うよ
うな情報処理装置において、前記処理装置単位にクロッ
クを分配するクロック分配手段と、前記処理装置におけ
る前記データ送出手段と前記データ受信手段ごとに前記
処理装置単位に分配されたクロックの位相調整が出来る
位相調整手段とを有することを特徴とする。
もとにして複数の処理装置間のデータの転送をデータ送
出手段とデータ受信手段との間で互いに同期して行うよ
うな情報処理装置において、前記処理装置単位にクロッ
クを分配するクロック分配手段と、前記処理装置におけ
る前記データ送出手段と前記データ受信手段ごとに前記
処理装置単位に分配されたクロックの位相調整が出来る
位相調整手段とを有することを特徴とする。
次に本発明の実施例について図面を参照し、て説明を行
う。
う。
第1図は、本発明の一実施例を示す図である。
本実施例では第2図の従来技術との違いを中心に説明す
る。
る。
本実施例では従来技術のクロック発生装置30に位相調
整手段を二つもち処理装置B20へのクロックはそれぞ
れ独立のパスで配分される。それぞれのクロックは図で
示すように処理装置B20の独立したクロツタ分配手段
Bl (230)。
整手段を二つもち処理装置B20へのクロックはそれぞ
れ独立のパスで配分される。それぞれのクロックは図で
示すように処理装置B20の独立したクロツタ分配手段
Bl (230)。
B2(231)によりデータ受取手段B22oとデータ
送出手段B210に別々に配分される。
送出手段B210に別々に配分される。
いま処理装置間の実際の最大遅延時間が3/2tより小
さく最小遅延時間が1/2tより大きいとするとクロッ
クが周期tで動作中は第4図の(a)に示すように同位
相に設定しておけば、最大、最小とも遅延時間の条件を
満足しているので動作可能であるが、第4図の(b)に
示すようにクロックの周期を遅くしてt+αになると(
t+α)/2>t/2 となって最小遅延時間が保証されなくなり動作不能とな
る。
さく最小遅延時間が1/2tより大きいとするとクロッ
クが周期tで動作中は第4図の(a)に示すように同位
相に設定しておけば、最大、最小とも遅延時間の条件を
満足しているので動作可能であるが、第4図の(b)に
示すようにクロックの周期を遅くしてt+αになると(
t+α)/2>t/2 となって最小遅延時間が保証されなくなり動作不能とな
る。
従来技術ではこの点を解決するために処理装置AIOと
処理装置B20の間に遅延時間を保証する遅延時間保証
手段を挿入して最小遅延時間を保証していた。
処理装置B20の間に遅延時間を保証する遅延時間保証
手段を挿入して最小遅延時間を保証していた。
本特許ではここで第2図の(a)に示すようにデータ受
付手段B220へのクロックを位相調整手段1 (33
0)で調整し処理装置AIOのクロックよりα/2だけ
まえに設定する。また同様にして位相調整手段2(31
1)により処理装置A10のクロックよりα/2だけ後
ろへ設定することにより最小遅延時間を保証する事が出
来、動作が可能となる。
付手段B220へのクロックを位相調整手段1 (33
0)で調整し処理装置AIOのクロックよりα/2だけ
まえに設定する。また同様にして位相調整手段2(31
1)により処理装置A10のクロックよりα/2だけ後
ろへ設定することにより最小遅延時間を保証する事が出
来、動作が可能となる。
本発明のように処理装置間のデータの転送に於て、シス
テムのクロックサイクルより大きい遅延時間で転送する
場合において、処理装置におけるデータ送出手段とデー
タ受取手段ごとにクロックの位相を調整できるように構
成しておくことにより、素子の特性変化等によりクロッ
クの周期が大きくなったような場合でも簡単に最小遅延
時間を保証できるという効果がある。
テムのクロックサイクルより大きい遅延時間で転送する
場合において、処理装置におけるデータ送出手段とデー
タ受取手段ごとにクロックの位相を調整できるように構
成しておくことにより、素子の特性変化等によりクロッ
クの周期が大きくなったような場合でも簡単に最小遅延
時間を保証できるという効果がある。
第1図は本発明のブロック構成図、第2図(a>(b)
は本発明のタイムチャート、第3図は従来のブロック構
成図、第4図は従来のタイムチャートである。 10・・・処理装置A、11・・・データ転送パス、1
2・・・データ転送パス、2o・・・処理装置B、3o
・・・クロック発生装置、110・・・データ受取手段
A、120・・・デ・−夕送出手段A、130・・・タ
ロツク分配手段A、210・・・データ送出手段B、2
20・・・データ受取手段B、230・・・クロック分
配手段B1.231・・・クロック分配手段B2.31
0・・・クロック発生手段、320・・・クロック分配
手段C1330・・・位相調整手段1.331・・・位
相調整手段2゜
は本発明のタイムチャート、第3図は従来のブロック構
成図、第4図は従来のタイムチャートである。 10・・・処理装置A、11・・・データ転送パス、1
2・・・データ転送パス、2o・・・処理装置B、3o
・・・クロック発生装置、110・・・データ受取手段
A、120・・・デ・−夕送出手段A、130・・・タ
ロツク分配手段A、210・・・データ送出手段B、2
20・・・データ受取手段B、230・・・クロック分
配手段B1.231・・・クロック分配手段B2.31
0・・・クロック発生手段、320・・・クロック分配
手段C1330・・・位相調整手段1.331・・・位
相調整手段2゜
Claims (1)
- 共通の発振源から供給されるクロック信号をもとにし
て複数の処理装置間のデータの転送をデータ送出手段と
データ受信手段との間で互いに同期して行うような情報
処理装置において、前記処理装置単位にクロックを分配
するクロック分配手段と、前記処理装置における前記デ
ータ送出手段と前記データ受信手段ごとに前記処理装置
単位に分配されたクロックの位相調整が出来る位相調整
手段とを有することを特徴としたクロック供給装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2145750A JPH0438508A (ja) | 1990-06-04 | 1990-06-04 | クロック供給装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2145750A JPH0438508A (ja) | 1990-06-04 | 1990-06-04 | クロック供給装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0438508A true JPH0438508A (ja) | 1992-02-07 |
Family
ID=15392292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2145750A Pending JPH0438508A (ja) | 1990-06-04 | 1990-06-04 | クロック供給装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0438508A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005512439A (ja) * | 2001-12-11 | 2005-04-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | クロックドインターフェイスを有するシステム |
JP2007129518A (ja) * | 2005-11-04 | 2007-05-24 | Toa Corp | デジタルデータ伝送システムおよびデジタルデータ伝送方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57191727A (en) * | 1981-05-21 | 1982-11-25 | Fujitsu Ltd | Clock pulse phase adjusting circuit |
JPS60118922A (ja) * | 1983-11-30 | 1985-06-26 | Fujitsu Ltd | システムクロツク制御方式 |
JPS61288256A (ja) * | 1985-06-15 | 1986-12-18 | Nec Corp | 同期式デ−タ転送方式 |
-
1990
- 1990-06-04 JP JP2145750A patent/JPH0438508A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57191727A (en) * | 1981-05-21 | 1982-11-25 | Fujitsu Ltd | Clock pulse phase adjusting circuit |
JPS60118922A (ja) * | 1983-11-30 | 1985-06-26 | Fujitsu Ltd | システムクロツク制御方式 |
JPS61288256A (ja) * | 1985-06-15 | 1986-12-18 | Nec Corp | 同期式デ−タ転送方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005512439A (ja) * | 2001-12-11 | 2005-04-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | クロックドインターフェイスを有するシステム |
JP2007129518A (ja) * | 2005-11-04 | 2007-05-24 | Toa Corp | デジタルデータ伝送システムおよびデジタルデータ伝送方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH036534B2 (ja) | ||
KR100483262B1 (ko) | 비균등 메모리 액세스 시스템용 스위칭 기반 타임 동기화프로토콜 | |
JPH0292021A (ja) | ディジタルpll回路 | |
JPH0438508A (ja) | クロック供給装置 | |
US5634041A (en) | Rationally clocked communication interface | |
JP2003333048A (ja) | 車載通信制御システム | |
JPS62168415A (ja) | ラツチ間伝送方式 | |
JP3314791B2 (ja) | マルチプロセッサシステムの同期化方式 | |
US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
JPH01204169A (ja) | バス転送制御方式 | |
JPS62112434A (ja) | クロツク分配装置 | |
KR100244682B1 (ko) | 로봇의 다중모터제어시스템의 동기화장치 | |
JPS63104547A (ja) | 同期式デ−タ転送方式 | |
JPS61271563A (ja) | 情報処理装置 | |
JPS62192815A (ja) | クロツク切替回路 | |
JP2716294B2 (ja) | 系切り替え方式 | |
JPS62204359A (ja) | 同期式デ−タ転送方式 | |
JPS63147253A (ja) | 装置間データ転送方式 | |
JPH0671253B2 (ja) | 同期式デ−タ転送方式 | |
JPH049337B2 (ja) | ||
JPH04236531A (ja) | メッセージ通信ルート切替方式 | |
JPS6253530A (ja) | Tdma通信装置の制御用情報発生回路 | |
JP2003018138A (ja) | 並列データ転送装置及び並列データ転送方法 | |
JPH0273443A (ja) | 入出力制御装置 | |
JPH03282860A (ja) | データ転送装置 |