JPH01311378A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 画像処理の基本演算を高速に実行する処理モジュールと
、これらをパイプライン結合させるネットワーク回路と
を持つ画像処理装置を制御するパイプライン型画像処理
装置制御方式に関し。

ネットワーク設定の前後においても、簡単な構成で正し
い画像の処理を行うことができるようにすることを目的
とし。

ネットワーク回路の出力部分に、制御によって出力状態
をインアクティブにする出力抑止回路を設け、制御装置
は、ネットワーク回路への接続関係の設定にあたって、
出力抑止回路を操作し、少なくとも接続される処理モジ
ュールのパイプライン遅延に関係する間、ネットワーク
回路の出力を抑止する制御を行うように構成する。

（産業上の利用分野〕 本発明は３画像処理の基本演算を高速に実行する処理モ
ジュールと、これらをパイプライン結合させるネットワ
ーク回路とを持つ画像処理装置を制御するパイプライン
型画像処理装置制御方式に関する。

近年１画像処理装置は、製品検査や分類、ロボット等の
ビジシンシステムなど、広い分野において利用されてお
り、高速かつ柔軟な処理を行うことができるシステムが
望まれている。

〔従来の技術〕

第４図は従来のパイプライン型画像処理装置の例、第５
図は処理モジュールの接続例、第６図は従来装置におけ
る画像データと制御信号の説明図。

第７図は従来装置による信号のタイムチャートを示す。

テレビカメラ等から人力される画像データを。

そのまま連続的に処理して、データ入力から短時間で処
理結果を得ることができるようにするため。

各種の画像処理をそれぞれ専用に行う処理モジュールを
多段に接続し、パイプライン方式で画像データを処理す
る装置が用いられている。

特に、このような画像処理装置の汎用性を高めるため、
第４図に示すように、ネットワーク回路１４によって、
各処理モジュール２１の接続構成を可変にした画像処理
装置も考えられている（特開昭６１−１３３７９号参照
ン。

この装置は、入力部１２と出力部２ｏとの間に。

例えば画像データの２値化１　フィルタリング、投影、
特徴抽出、・・・というような画像処理に関する各種基
本演算を高速に実行する専用の処理モジュール（ＰＭ）
２１と５　これらの処理モジュール２１間を自在にパイ
プライン結合させる芋、トワークロ路１４とを持ってい
る。

そして１図示省略した制御装置により、ネットワーク回
路１４に各処理モジュール２１の接続関係を設定するこ
とにより１例えば第５図に示すように、処理モジュール
の接続構成を自由に選択できるようになっている。第５
図（イ）では、ネットワーク回路１４を介して、処理モ
ジュール２１ａ、処理モジュール２１ｂ、処理モジュー
ル２１Ｃが直列に接続されている。第５図（ロ）では。

処ＦＪ　モ’、；ニール２１ａの出力が、処理モジュー
ル２１ｂおよび処理モジュール２１ｃに供給され。

ここで並列処理された後、処理モジュール２１ｄに出力
されるようにようになっている。

各処理モジュール２１の入出力信号は２画像データの他
に、第６図に示すように２画像を走査する際の水平方向
と垂直方向に対応した２木の制御信号（水平同期信号、
垂直同期信号）であり、ネットワークには、第７図のタ
イムチャートに示すように、システム・クロックに同期
して９画像データおよび垂直同期信号、水平同期信号が
流される。システム・クロックは、この例では１クロツ
クが１画素に対応しており、各処理モジュール２１等に
共通に供給される。各処理モジュール２１は、垂直同期
および水平同期の２木の制御信号がアクティブである期
間のみ画像処理を行う。

〔発明が解決しようとする課題〕

第８図は従来方式の問題点を説明するだめの図である。

従来の構造可変パイプライン方式を採用する画像処理装
置において１画像の輪郭抽出とか１度分布のヒストグラ
ム作成とかいうような様々な画像処理を行うために、ネ
ットワークの接続状態を変更する場合、ある画像処理実
行中に動的に切り換えを行うと、垂直同期信号、水平同
期信号の制御信号等が途切れるため、各処理モジュール
が誤動作をすることがあった。そのため９例えばシステ
ム・リセット等により９画像処理を前もって停止させた
状態で接続切り換えを行わなければならないという問題
があった。

制御信号が１例えば第８図（イ）に示す（ａｌの状態で
あるとき、正常であるとすると、ネットワークの切り換
え時には、切り換え設定の際に１（ｂ）に示すように、
制御信号に何クロックかの不定な状態が生じ、また処理
モジエールを追加した分だけパイプライン遅延時間が増
加することによって。

他との同期がとれなくなることがある。

また、第８図（ロ）に示すように、内部でｎτ（τ：ソ
ステム・クロック）のパイプライン遅延が生じる処理モ
ジュール２１ａと、内部で（ｎ　−３）τの遅延が生し
る処理モジエール２１ｂとを並列に接続し、出力を次の
処理モジュール２１ｃへ送って合成するような場合１画
像データ等の出力の同期をとる必要がある。そのため、
第８図（ハ）に示すように、処理モジュール２１ｂ側に
。

３段のパイプラインレジスタ６０−１．６０−２゜６０
−３を挿入し、どちらも入力からｎｒ後に出力が行われ
るようにしている。このような処理モジュール２１ｂを
、ネットワークの新しい設定によって、他に接続した場
合、そのパイプラインレジスタ６０−１等に残っていた
信号が、ネットワークを介して他の接続先処理モジュー
ルに流れ込むため１画像処理が乱れることがある。すな
わち。

第８回（ハ）に示すように、入力信号がインアクティブ
であっても、パイプラインレジスタの段数に対応するだ
けの出力信号が不定になる可能性がある。

本発明は上記問題点の解決を図り、ネットワーク設定の
前後においても、簡単な構成で正しい画像の処理を行う
ことができるようにすることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の構成例を示す。

第１１１ｉＪにおいて、１０は制御装置、１１は命令を
フェッチして実行するＣＰＵ、１２は画像データを入力
する入力部、１３は垂直同期信号および水平同期信号を
発生させる制御信号発生回路、１４は処理モジュールの
接続切り換えを行うネットワーク回路、１５は接続情報
が設定される接続制御レジスタ、１６は入力と出力との
接続を行うスイッチマトリクス等によって構成されるス
イッチ。

１７は出力制御情報が設定される出力制御レジスタ、１
８は出力抑止回路、１９は出力をインアクティブ状態に
する機能を持つスリーステートゲート、２０は画像処理
結果を出力する出力部、２１は各々画像処理の基本演算
を高速に実行する処理モジュール（ＰＭ）を表す。

本発明では、ネットワーク回路１４の出力部分に、出力
制御レジスタ１７への設定情報によって出力の抑止を行
う出力抑止回路１８が設けられる。

出力抑止回路１８は、スリーステートゲート１９または
その他の論理ゲートによって構成され、出力制御レジス
タ１７からの設定信号により、出力をインアクティブ（
フローティング状態を含む）にする。なお５各出力を個
別に制御する構成にしてもよく、全出力を一括して制御
する構成にしてもよい。

制御装置１０は、ネットワーク回路１４における接続制
御レジスタ１５への接続情報の設定にあたって、出力制
御レジスタ１７を介して出力抑止回路１８を操作し、少
なくとも接続される各処理モジュール２１のパイプライ
ン遅延に関係する間。

ネットワーク回路１４の出力を抑止する制御を行うよう
に構成される。なお、この出力の抑止時間は、各処理モ
ジュール２１の最大遅延時間を考慮した一定時間として
もよく、また、その時点における画像処理に関係する処
理モジュール２１のパイプライン遅延を考慮した可変時
間としてもよい。

〔作用〕

本発明では、出力抑止回路１８が付加され、制御装置１
０は、ネットワークの切り換えを行うときに、出力抑止
回路１８によって、ネットワーク回路１４の出力を抑止
する制御を行う。各処理モジュール２１は、垂直同期信
号および水平同期信号等の制御信号がアクティブである
期間のみ動作するので、ネットワーク回路１４の出力が
抑止されると２画像処理を停止する。出力が抑止されて
いる間、システム・クロックの動作によって、各処理モ
ジュール２１におけるパイプラインレジスタが保持する
信号は掃き出される。

従って、接続切り換えが行われて、新しい制御信号が投
入されると、各処理モジュール２１はその制御信号に同
期して動作を開始し、新しい接続構成のもとで、正しく
画像処理を行う。

〔実施例〕

第２図は本発明の一実施例による制御を説明するための
閏、第３図は本発明の一実施例による接続切り換えの例
を示す。

第２図において、第１図と同符号のものは第１図に示す
ものに対応し、３０はテレビカメラ、３１はＡ／Ｄ変換
器、３２はシステム・クロックを発生させるクロック発
生回路を表す。

クロック発生回路３２が発生するシステム・クロックは
、Ａ／Ｄ変換器３１や各処理モジュール２１等に共通に
供給される。例えば、１クロツクが１画素に対応する。

テレビカメラ３０から人力された画像信号は。

１つの基本色について、Ａ／Ｄ変換器３１によってアナ
ログ信号から例えば８ビツトのディジタル信号（画像デ
ータ）に変換される。制御信号発生回路１３は１画像デ
ータに対応して、垂直同期信号および水平同期信号の２
本の制御信号を発生させる。これらの信号は、ネットワ
ーク回路１４を介して接続されている処理モジュール２
１に流される。

制マル装置１０は、入力画像に対して、それまでと異な
る種類の画像処理を行う場合、ネットワークの切り換え
制御のため、第２図に示す■〜■の処理を行う。

■　まず制御信号発生回路１３に対し、制御信号の発生
停止を指示する。

■　第１図に示すスリーステートゲート１９をオープン
状態にし、ネットワーク回路１４の出力をインアクティ
ブにする。

■　ネットワーク回路１４に対する接続情報の設定を行
うとともに、必要となる各処理モジ１−ル２１に、遅延
時間の設定その他のパラメータの設定を行う。

■　接続に関係する各処理モジュール２１のパイプライ
ンレジスタ中のデータがすべてなくなるまで待つ。

■　ネットワーク回路１４のスリーステートゲート１９
を元に、戻す。

■　制御信号発生回路１３に制御信号の発生を指示する
。以後、新しい接続構成のもとで１画像処理が行われる
ことになる。

次に第３図に従って、接続切り換えの具体例を説明する
。

第３図（イ）は、動画像をスルーで出している切り換え
前の状態であって１人カモジュール４゜と出力モジュー
ル４１の２つの処理モジュールが接続されている状態を
示している。

第３図（ロ）は、切り換え後の接続を示している。論理
フィルタモジュール４２で対象物体の輪郭を抽出した後
に、投影モジエール４３でその周囲長を求めるような画
像処理を行うようになっている。

論理フィルタモジュール４２は９例えば第３図（ハ）に
示すように、論理フィルタ演算回路４６゜４７と、１１
時間だけ制御信号を遅延させるデイレイ回路４４．４５
と、論理フィルタの処理回数を選択するためのセレクタ
４８．４９等から構成される。また、投影モジュール４
３は１例えば第３図（ニ）に示すように、ネットワーク
から流れてきた画像データについての投影量を算出する
演算回路５０と３高速化を図るためのダブルバッファメ
モリとして用意されたＡ、Ｂの２つの結果メモリ５１．
５２と、結果メモリの出力を選択するセレクタ５３等か
ら構成される。セレクタ５３による選択の切り換えは、
ＣＰＵからＡ、Ｂバンクの一方を指定することによって
、垂直同期信号の立ち下がりに同期して行われる。

第３図（イ）に示す状態における垂直同期信号のタイム
チャートは、第３図（ホ）図示のようになっている。こ
こで、第３図（ロ）図示のように切り換えを行うとき、
制御信号の発生を停止させる。これにより、垂直同期信
号は、第３図（へ）に示すタイムチャートのようになる
。この状態では、各処理モジュールに対して、アクティ
ブ状態の制御信号は流れてこない。

しかし、この時点ですぐに、論理フィルタモジュール４
２および投影モジュール４３の接続を行うと、論理フィ
ルタモジュール４２にあるディレイ回路４４．４５内か
ら信号が流れ出し、ｎτの時間だけ制御信号の状態を保
証することができなくなる。

これを防ぐために、ネットワーク回路の出力部分に設け
られたゲートをオープン状態にする。これによって、ネ
ットワークの設定を行ったり、論理フィルタの設定を行
ったりしても、投影モジュール４３のように、垂直同期
信号に同期して動作するモジュールが誤動作する心配が
なくなる。

この状態で、ｎτ時間経過するのを待つことにより、デ
イレイ回路内のデータがすべて出されて。

システム内に誤った信号が流れる心配がなくなる。

その後に、ネットワークの設定を行うとともに。

出力を抑止していたゲートを元に戻す。最後に制御信号
を発生させ、システムを動作状態にする。

〔発明の効果〕

以上説明したように１本発明によれば、簡単な構成で、
ネットワーク設定の前後においても、正しく画像の処理
を行うことができるようになり。

自由度の高い構造可変パイプライン型の画像処理装置を
効率よく利用できるようになる。

【図面の簡単な説明】

第１図は本発明の構成例。 第２図は本発明の一実施例による制御を説明するための
図。 第３図は本発明の一実施例による接続切り換えの例。 第４図は従来のパイプライン型画像処理装置の例。 第５図は処理モジュールの接続例。 第６図は従来装置における画像データと制御信号の説明
図。 第７図は従来装置による信号のタイムチャート。 第８図は従来方式の問題点を説明するための図を示す。 図中、１０は制御装置、１！はＣＰＵ、１２は入力部、
１３は制御信号発生回路、１４はネットワーク回路５１
５は接続制御レジスタ、１６はスイッチ、１７は出力制
御レジスタ、１８は出力抑止回路、１９はスリーステー
トゲート、２０は出力部、２１は処理モジュールを表す
。

Claims (1)

1. 【特許請求の範囲】 画像処理に関する演算を実行する複数の処理モジュール
   （２１）と、これらの処理モジュール間をパイプライン
   結合させるネットワーク回路（１４）と、このネットワ
   ーク回路に前記各処理モジュールの接続関係を設定する
   制御装置（１０）とを少なくとも備えた画像処理システ
   ムにおいて、 前記ネットワーク回路の出力部分に、制御によって出力
   状態をインアクティブにする出力抑止回路（１８）を設
   け、 前記制御装置（１０）は、前記ネットワーク回路への接
   続関係の設定にあたって、前記出力抑止回路を操作し、
   少なくとも接続される処理モジュールのパイプライン遅
   延に関係する間、前記ネットワーク回路の出力を抑止す
   る制御を行うようにしたことを特徴とするパイプライン
   型画像処理装置制御方式。