JPH05300430A - 映像合成装置 - Google Patents

Abstract

(57)【要約】 【目的】 各ＭＫ列でのマイクロプロセッサの処理時間
の均一化を図り、機能追加に柔軟に対応できる映像合成
装置を提供する。 【構成】 負荷が軽いマイクロプロセッサ３ｃに３つの
ロータリエンコーダ１（ａ、ｂ、ｃ）の出力データを処
理させる。３ｃは、１ｃの出力データについての処理済
みデータは自系の制御回路４ｃへ転送するが、１ａ、１
ｂの出力データについての処理済みデータは３ａ、３ｂ
に対し入出力制御ポート７から出力する。３ａ、３ｂは
入力された１ａ、１ｂの出力データについての処理済み
データを自系の制御回路４ａ、４ｂへ転送する。各ＭＫ
列は独立した映像形成を支障なくなし得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像合成装置に係り、
特にロータリエンコーダの出力データの入力方式に関す
る。

【０００２】

【従来の技術】周知のように、放送局やポストプロダク
ション等では、映像の合成においてその機能の効果に変
化を付ける１つの手段としてロータリエンコーダを利用
する映像合成装置が使用されているが、この種の映像合
成装置は、従来例えば図２に示すように構成されてい
る。

【０００３】図２は、３ＭＫ列の映像合成装置を示す。
即ち、ａ、ｂ、ｃの添字で示す３つの系統は、それぞれ
ＭＫ列と称され、ロータリエンコーダ１（ａ、ｂ、
ｃ）、入力回路２（ａ、ｂ、ｃ）、マイクロプロセッサ
８（ａ、ｂ、ｃ）、制御回路４（ａ、ｂ、ｃ）及び混合
増幅器５（ａ、ｂ、ｃ）で構成され、それぞれ独立して
映像形成を行う。

【０００４】ロータリエンコーダ１と入力回路２とマイ
クロプロセッサ８とは操作卓に設けられる。即ち、マイ
クロプロセッサ８は、ロータリエンコーダ１の出力デー
タの取込処理や操作卓に設定される釦情報の取込処理を
行い、それを制御回路４へ転送し、また制御回路４から
の指示情報等の操作卓への表示処理等を行う。

【０００５】制御回路４と混合増幅器５とは同一のラッ
ク等に配置されるが、前記操作卓の配置場所とは異なる
場所に設けられ、マイクロプロセッサ８と制御回路４間
はケーブルで接続される。混合増幅器５は、図外から複
数の映像信号とそれに対する複数の制御信号が入力し、
映像信号の切り換え、重ね合わせ等各種の動作を制御回
路４の制御下に行い、それらを増幅出力する。この映像
形成の際にロータリエンコーダ１の出力データの内容が
反映される。

【０００６】

【発明が解決しようとする課題】ところで、各ＭＫ列で
の映像形成は１画面単位であるので、各マイクロプロセ
ッサでの処理時間は１フィールドを越えないことが必要
である。しかし、各ＭＫ列は独立に映像形成を行うの
で、操作卓の釦情報の種類や個数も各系列において異な
る場合が多く、その結果、３つのマイクロプロセッサに
おける負荷がそれぞれ異なり、処理速度が相対的に異な
るものとなる。そうすると、負荷が重いマイクロプロセ
ッサの操作卓で機能追加を行う場合、その処理に時間を
要しロータリエンコーダの出力データの処理を１フィー
ルド以内に終了できない場合が生じ、映像形成に支障を
来すという問題がある。

【０００７】本発明の目的は、各ＭＫ列でのマイクロプ
ロセッサの処理時間の均一化を図り、機能追加に柔軟に
対応できる映像合成装置を提供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成するた
め、本発明の映像合成装置は次の如き構成を有する。即
ち、本発明の映像合成装置は、映像形成を独立に行う複
数のＭＫ列で構成され、各ＭＫ列では対応したロータリ
エンコーダの出力データを映像形成に反映させるように
した映像合成装置において； 前記複数のＭＫ列の中の
少なくとも１つのＭＫ列のマイクロプロセッサは、前記
複数のロータリエンコーダそれぞれの出力データを処理
する手段と； 処理をした各データを分離して出力する
手段と； を備え、残余のＭＫ列のマイクロプロセッサ
は、前記対応する出力データについての処理済みデータ
を受けてほぼそのまま後段へ出力する手段； を備えた
ことを特徴とするものである。

【０００９】

【作用】次に、前記の如く構成される本発明の映像合成
装置の作用を説明する。本発明では、複数のＭＫ列の中
の少なくとも１つのＭＫ列のマイクロプロセッサ、即
ち、負荷が軽いマイクロプロセッサに複数のロータリエ
ンコーダそれぞれの出力データの処理を行わせ、残余の
ＭＫ列のマイクロプロセッサはこのマイクロプロセッサ
から処理済みデータを受けてそれをほぼそのまま後段へ
出力する。

【００１０】その結果、負荷の重いマイクロプロセッサ
では、ロータリエンコーダの出力データの処理をしない
分機能追加の余裕ができ、１フィールド以内に処理でき
ないという問題を回避できる。また、負荷が軽いマイク
ロプロセッサでは、他のマイクロプロセッサのロータリ
エンコーダの出力データの処理が増えた分負荷が増加す
る。従って、各ＭＫ列でのマイクロプロセッサの処理時
間の均一化が図られ、機能追加に柔軟に対応できること
になる。

【００１１】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る映像合成装置を
示す。なお、図１は従来例（図２）と同様の３ＭＫ列に
ついての適用例を示し、従来例と同一構成部分には同一
符号名称を付してある。以下、本発明に係る部分を中心
に説明する。

【００１２】本発明では、３つのマイクロプロセッサ３
（ａ、ｂ、ｃ）の中の負荷が軽いマイクロプロセッサ３
ｃに３つの入力回路２（ａ、ｂ、ｃ）の出力を入力さ
せ、このマイクロプロセッサ３ｃに３つのロータリエン
コーダ１（ａ、ｂ、ｃ）の出力データを処理させる。

【００１３】そして、３つのマイクロプロセッサ３
（ａ、ｂ、ｃ）のそれぞれに入出力制御ポート７を設
け、２つのマイクロプロセッサ３（ａ、ｂ）の入出力制
御ポート７をそれぞれマイクロプロセッサ３ｃの入出力
制御ポート７に接続してある。

【００１４】つまり、マイクロプロセッサ３ｃは、３つ
のロータリエンコーダ１（ａ、ｂ、ｃ）の出力データの
処理を終了すると、ロータリエンコーダ１ｃの出力デー
タについての処理済みデータは、従来と同様に自系の制
御回路４ｃへ転送するが、ロータリエンコーダ１ａの出
力データについての処理済みデータはマイクロプロセッ
サ３ａに対して出力し、ロータリエンコーダ１ｂの出力
データについての処理済みデータはマイクロプロセッサ
３ｂに対して出力する。

【００１５】その結果、ロータリエンコーダ１ａの出力
データについての処理済みデータはマイクロプロセッサ
３ａが従来と同様に自系の制御回路４ａへ転送し、ロー
タリエンコーダ１ｂの出力データについての処理済みデ
ータはマイクロプロセッサ３ｂが従来と同様に自系の制
御回路４ａへ転送することとなり、各ＭＫ列は独立した
映像形成を従来と同様に支障なくなし得ることになる。

【００１６】

【発明の効果】以上説明したように、本発明の映像合成
装置によれば、複数のＭＫ列の中の少なくとも１つのＭ
Ｋ列のマイクロプロセッサ、即ち、負荷が軽いマイクロ
プロセッサに複数のロータリエンコーダそれぞれの出力
データの処理を行わせ、残余のＭＫ列のマイクロプロセ
ッサは、このマイクロプロセッサから処理済みデータを
受けてそれをほぼそのまま後段へ出力するようにしたの
で、負荷の重いマイクロプロセッサでは、ロータリエン
コーダの出力データの処理をしない分機能追加の余裕が
でき、１フィールド以内に処理できないという問題を回
避できる効果がある。また、負荷が軽いマイクロプロセ
ッサでは、他のマイクロプロセッサ用のロータリエンコ
ーダの出力データの処理が増えた分負荷が増加するの
で、各ＭＫ列でのマイクロプロセッサの処理時間の均一
化が図られ、機能追加に柔軟に対応できる映像合成装置
を提供できる効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る映像合成装置の構成ブ
ロック図である。

【図２】従来の映像合成装置の構成ブロック図である。

【符号の説明】

１ａ、１ｂ、１ｃ ロータリエンコーダ ２ａ、２ｂ、２ｃ 入力回路 ３ａ、３ｂ、３ｃ マイクロプロセッサ ４ａ、４ｂ、４ｃ 制御回路 ５ａ、５ｂ、５ｃ 混合増幅器 ７ 入出力制御ポート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 映像形成を独立に行う複数のＭＫ列で構
   成され、各ＭＫ列では対応したロータリエンコーダの出
   力データを映像形成に反映させるようにした映像合成装
   置において； 前記複数のＭＫ列の中の少なくとも１つ
   のＭＫ列のマイクロプロセッサは、前記複数のロータリ
   エンコーダそれぞれの出力データを処理する手段と；
   処理をした各データを分離して出力する手段と； を備
   え、残余のＭＫ列のマイクロプロセッサは、前記対応す
   る出力データについての処理済みデータを受けてほぼそ
   のまま後段へ出力する手段； を備えたことを特徴とす
   る映像合成装置。