JP2597632B2 - プロセッサシェイクハンド装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば映像信号のリアルタイム処理に用
いられるデジタル映像信号処理用LSI内部に用いて有効
なプロセッサシェイクハンド装置に関する。

（従来の技術） 複数の演算部を用いてプログラマブルに映像信号を処
理できるデジタル映像信号処理システムが考えられてい
る。このシステムでは処理目的に応じて複数の演算部を
組合わせて、一定の機能（例えば利得制御、同期処理、
アドレス発生等）を得るようにしている。更にこのよう
なシステムでは、１つの映像信号を処理するのみ成ら
ず、複数の映像信号を合成したり、またワイプ，縮小，
回転などの映像効果を持たせることも希望されている。
この場合は、映像信号処理モードを切換える必要があ
り、演算部のプログラムや映像処理に必要なパラメータ
自体が入替えられる。しかもモード切換えと同時に、リ
アルタイムで動作しているシステムでは、出力画像に乱
れを生じる。

（発明が解決しようとする課題） 上記のように、デジタル映像信号処理システムでは映
像処理モードが切換わると、特にパラメータ等の入替え
に時間がかかり出力画像に乱れを生じる。

そこでこの発明は、受渡しレジスタを少なくとも２つ
設けて次の処理モードに必要なプログラムアドレスやパ
ラメータを予めホスト制御により用意させておくことに
より、プログラマブル制御部の処理モードが切換わった
ときにスムーズな切換えを得、映像の乱れを防止するプ
ロセッサシェイクハンド装置を提供することを目的とす
る。

［発明の構成］ （課題を解決するための手段） この発明は、映像信号処理用プログラムのスタートア
ドレスやパラメータを有するホスト制御部と、与えられ
たプログラムに応じて入力映像信号の処理形態を各種切
り換え可能なプログラマブル制御部と、このプログラマ
ブル制御部で用いるプログラムを複数種格納したプログ
ラムメモリと、このプログラムメモリの読出しアドレス
を制御するアドレス制御部と、前記ホスト制御部から送
られてくる、次のプログラムを読み出すための前記スタ
ートアドレス、プログラム実行のための前記パラメー
タ、プログラムの完了を示す完了フラッグを含むデータ
を一方または他方の受渡しレジスタに選択的に供給する
第１の切換え部と、前記一方または他方の受渡しレジス
タの前記パラメータを含む出力データを前記プログラマ
ブル制御部に供給し、前記スタートアドレスを前記アド
レス制御部に与えることができる第２の切換え部と、第
１の状態で、前記一方の受渡しレジスタが前記プログラ
マブル制御部に接続され、前記他方の受渡しレジスタが
前記ホスト制御部に接続されるように前記第２の切換え
部と第１の切換え部とを制御しており、前記ホスト制御
部に接続された受渡しレジスタの所定の位置へ前記完了
フラッグ入力があると、今まで該ホスト制御部に接続さ
れていた受渡しレジスタの前記スタートアドレスを前記
アドレス制御部にプログラムスタートアドレスとして与
えると共に、前記ホスト制御部とプログラマブル制御部
への受渡しレジスタの接続関係を切換え、第２の状態と
する切換え制御部とを具備したことを特徴とする。

（作用） 上記の手段により、プログラマブル制御部の処理モー
ドを切換える場合は、ホスト制御部から、一方の受渡し
レジスタにプログラマブル演算部で必要なパラメータな
どを予め格納し、最後に完了したことを知らせるために
所定ビットに完了フラッグを書込む。これにより、切換
え制御部は、自動的に、今までホスト制御部に接続され
ていた受渡しレジスタをプログラマブル制御部側に切換
え、またプログラマブル制御部に接続されていた他方の
受渡しレジスタをホスト制御部側に切換える。これによ
り、アドレス制御部は切替わるべき処理モード用のプロ
グラムアドレスを指定するとともに、既にこのときはパ
ラメータ等はプログラマブル制御部が使用できる状態に
なっている。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、101,102は入力
切換え部，出力切換え部である。入力切換え部101には
ホストコンピュータからデータを供給することができ
る。入力切換え部101は、ホストコンピュータからのデ
ータを受渡しレジスタ201あるいは202に選択的に供給す
ることができる。受渡しレジスタ201と202の出力データ
は、出力切換え部102に供給される。出力切換え部102
は、いずれか一方のレジスタからのデータを選択してプ
ログラマブル制御部に与えることができる。また、レジ
スタの所定の部分の命令をアドレス制御部400に与える
こともできる。さらにまた、受渡しレジスタ201と202の
例えば最上位ビットは、切換え制御部300に入力されて
いる。切換え制御部300は、例えばフリップフロップの
セット入力端とリセット入力端を有し、ここに夫々の前
記受渡しレジスタ201と202の最上位ビットが与えられ
る。この切換え制御部300は、入力及び出力切換え部10
1,102の選択状態を制御するもので、例えば一方の受渡
しレジスタ202がホストコンピュータに接続されている
ときは、他方の受渡しレジスタ201をプログラマブル制
御部に接続する。

今、一方の受渡しレジスタ202がホストコンピュータ
に接続され、他方の受渡しレジスタ201をプログラマブ
ル制御部に接続されているものとすると、プログラマブ
ル制御部は、受渡しレジスタ201に格納されているパラ
メータを用いて演算処理（画像処理）を行なう。ここ
で、処理モードを切換える場合には、他方の受渡しレジ
スタ202に対してホストコンピュータによるパラメータ
などの書替えが行われる。ホストコンピュータは、書替
えが終わると完了フラッグとして、受渡しレジスタ202
の最上位ビットに“1"を書込む。すると、切換え制御部
300のフリップフロップの状態が切替わり、プログラマ
ブル制御部により切換えを許可する命令が実行されてい
れば今度は、受渡しレジスタ202がプログラマブル制御
部側に切変えられ、受渡しレジスタ201がホストコンピ
ュータ側に切換えられる。さらにこのとき、受渡しレジ
スタ202からはアドレス制御部400にも所定アドレスを初
期設定するための命令が与えられる。この命令は、処理
モードが切換えられたのであるから、新しいモードの処
理プログラムをスタートさせるためのものである。アド
レス制御部400は、上記命令に基づきプログラムメモリ
のアドレスを指定し、プログラムを最初からスタートさ
せる。このプログラムに基づき、プログラマブル制御部
の動作機能が決り、パラメータなどを利用した画像処理
が開始される。

この時は、受渡しレジスタ202がプログラマブル制御
部に接続され、受渡しレジスタ201がホストコンピュー
タに接続されているが、再度処理モードを切換える場合
には、ホストコンピュータは、今度は受渡しレジスタ20
1に対して必要なパラメータを書込み、最後に完了フラ
ッグを書込む。これにより、先と同様にレジスタの接続
関係が切換えられる。

このように、本実施例は、処理モードが切換えられて
も先行して新しい処理に必要なパラメータなどレジスタ
に格納されているので、高速で処理モードの切換えがで
き、また新しい処理に必要なプログラムの最初からスタ
ートするので画像の乱れを生じることなくスムーズな切
換えができる。

第２図はこの発明の一実施例を用いたシステムの全体
的なブロック図である。

第２図の演算処理部21（01）〜21（16）の内部に夫々
第１図の回路が構成されている。第３図は演算処理部21
（01）を取出して示したものであるが、乗算部32,演算
部33,同期信号処理部36やアドレス発生部38の内部に設
けられている演算部などが、上述したプログラマブル制
御部に相当し、これらのシーケンスをプログラムにより
変更することで、機能を変更することができる。

第２図において、ネットワーク部20には、17ビットの
２つの外部映像信号A1,B1を入力することができる。こ
の他にも17ビットの入力部が用意され、全体で32ある。

ネットワーク部20は、複数（例えば48系統）の17ビッ
ト出力部を有し、例えば第17番目から第48番目の出力部
を２組づつまとめ各組をプログラマブル演算処理部21
（01）〜21（16）にそれぞれ接続している。プログラマ
ブル演算処理部21（01）〜21（16）の各出力はそれぞれ
ネットワーク部20の例えば第17番目から第32番目までの
入力部に接続されている。ネットワーク部20には、最終
的な映像出力を得るための出力部が設けられている。出
力部は複数（例えば第１番目から第16番目まで）設けら
れ、次段の同様なネットワーク部に接続することができ
る。

22はメイン制御部であり、ネットワーク部20,演算処
理部21（01）〜21（16）の各制御部に対して制御信号を
与える。

上記のシステムで扱われる入力デジタル信号形式は、
同図（ｂ）に示すように全体で17ビットであり、その内
１ビットが同期信号情報として利用され、残りのビット
が映像信号データあるいは同期信号データである。同期
信号情報が、“1"のときは残りの16ビットが同期信号デ
ータであり、“0"のときは残りの16ビットは映像信号デ
ータである。

さらにネットワーク部20は、例えば９個のLSIが１つ
のボードに設けられて構成され、17ビットの入力部及び
出力部は、それぞれ各LSIに２ビットづつ割当てられ、
１つのLSIへの配線接続を容易にしている。またネット
ワーク部20には、ネットワーク制御部が内蔵されており
メイン制御部22あるいは演算処理部からの指令によりプ
ログラマブルにその入力出力接続系統を切換えることが
できる。

第３図は、演算処理部の１つ、例えば21（01）を取出
して示している。

ネットワーク部20は、その制御状態により、演算処理
部21（01）に対して、前記外部映像信号A1、B1あるい
は、他の演算処理部から帰還された映像信号をペアでこ
の演算処理部21（01）に供給することができ、また一方
の映像信号のみを供給することもできる。

演算処理部21（01）は、映像信号A2,B2を受付ける２
入力部を有し、各入力部は、同期分離部31A,31Bに接続
されている。同期分離部31A,31Bで分離された同期信号
は、シーケンサ37に入力され、演算処理部21（01）の動
作タイミングを決めるための基準とされたり、映像信号
A2,B2の時間調整のために利用される。

同期分離部31A,31Bで分離された16ビットの映像デー
タは、乗算部32及び演算部33に入力することができる。
乗算部32では、２つの映像信号同士を乗算したりあるい
は片方の映像信号に定数や可変値を乗算することができ
る。演算部33では、２入力映像信号を加算，減算あるい
は比較処理したり、一方の映像信号に対してある値を加
算あるいは減算、更にはある値との比較処理を行なうこ
とができる。

乗算部32と演算部33で得られた出力は、さらに互いの
一方の入力に供給することができまた、切換え部34にも
供給される。

切換え部34は、いずれか一方の入力を選択して出力
し、その出力は同期付加部35を介して導出される。同期
付加部35では、同期信号の付加あるいは停止を行なうこ
とができる。

この演算処理部21（01）には、更に同期信号処理部3
6、アドレス発生部38が設けられている。さらに、外部
のプログラムメモリに附随して、コントロールメモリ41
も内蔵されている。コントロールメモリ41は、演算処理
部21（01）内部の各データ処理部がそれぞれ独自の分担
処理を行なう場合に、全ての命令をプログラムメモリか
らその都度読み出す必要がないように、各データ処理部
の固有のプログラムを予め格納することができるもので
ある。

第４図は上記のシステムを用いて、映像信号の合成を
行なう場合の例を示している。この場合は、ネットワー
ク部20は、演算処理部21（01）から21（03）の接続形態
を図のように設定すれば外部映像信号A1とB1とを加算合
成した出力を得ることができる。映像信号A1は演算処理
部21（01）の乗算器に入力されα倍され、映像信号B1は
演算処理部21（02）の乗算器に入力され（１−α）倍さ
れる。各乗算器の出力は、演算処理部21（03）に入力さ
れ、演算器において加算処理されて導出される。ネット
ワーク部20及び演算処理部21（01）〜21（16）はその処
理目的に応じて各種の形態に切換え可能である。

第５図は、第２図に示したシステムを更に組合わせる
ことにより、実現できる処理機能をブロック的に示して
いる。この例は、１つの複合映像信号を処理部401で輝
度色分離し、その出力色信号と輝度信号とを次の処理部
403でマトリックスし、R,G,B信号を導出する。そして、
R,G,B信号を処理部403でγ補正し、その結果得られたR,
G,B信号を逆マトリックス処理する。さらにこのように
得られた輝度信号と、色信号とを処理部406でエンコー
ドすることにより、複合映像出力を得るものである。

［発明の効果］ 以上説明したようにこの発明は、受渡しレジスタを少
なくとも２つ設けて次の処理モードに必要なプログラム
アドレスやパラメータを予めホスト制御により用意させ
ておくことにより、プログラマブル制御部の処理モード
が切換わったときにスムーズな切換えを得、映像の乱れ
を防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
（ａ）はこの発明を用いたシステムを示す構成説明図、
同図（ｂ）は信号フォーマットを示す図、同図（ｃ）は
ネットワーク部を更に説明するために示した図、第３図
は第２図の演算処理部の構成を示すブロック図、第４図
は、第２図のシステムの信号処理形態の一例を示す説明
図、第５図は第２図のシステムの使用例を示す機能別ブ
ロック図である。 101,102……切換え部、201,202……受渡しレジスタ、20
0……切換え制御部、400……アドレス制御部、20……ネ
ットワーク部、21（01）〜21（17）……演算処理部、22
……メイン制御部、31A,31B……同期分離部、32……乗
算部、33……演算部、34……切換え部、35……同期付加
部、36……同期信号処理部、37……シーケンサ、38……
アドレス発生部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢島 亮一 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 金井 清昌 東京都渋谷区神南２丁目２番１号 日本 放送協会放送センター内 (72)発明者 三上 繁実 東京都渋谷区神南２丁目２番１号 日本 放送協会放送センター内 (72)発明者 佐々木 信之 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 星野 浩二 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 春川 和弘 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (56)参考文献 特開 昭58−197561（ＪＰ，Ａ) 特開 昭62−210562（ＪＰ，Ａ) 特開 昭62−165256（ＪＰ，Ａ) 特開 昭61−182135（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】映像信号処理用プログラムのスタートアド
   レスやパラメータを有するホスト制御部と、 与えられたプログラムに応じて入力映像信号の処理形態
   を各種切り換え可能なプログラマブル制御部と、 このプログラマブル制御部で用いるプログラムを複数種
   格納したプログラムメモリと、 このプログラムメモリの読出しアドレスを制御するアド
   レス制御部と、 前記ホスト制御部から送られてくる、次のプログラムを
   読み出すための前記スタートアドレス、プログラム実行
   のための前記パラメータ、プログラムの完了を示す完了
   フラッグを含むデータを一方または他方の受渡しレジス
   タに選択的に供給する第１の切換え部と、 前記一方または他方の受渡しレジスタの前記パラメータ
   を含む出力データを前記プログラマブル制御部に供給
   し、前記スタートアドレスを前記アドレス制御部に与え
   ることができる第２の切換え部と、 第１の状態で、前記一方の受渡しレジスタが前記プログ
   ラマブル制御部に接続され、前記他方の受渡しレジスタ
   が前記ホスト制御部に接続されるように前記第２の切換
   え部と第１の切換え部とを制御しており、前記ホスト制
   御部に接続された受渡しレジスタの所定の位置へ前記完
   了フラッグ入力があると、今まで該ホスト制御部に接続
   されていた受渡しレジスタの前記スタートアドレスを前
   記アドレス制御部にプログラムスタートアドレスとして
   与えると共に、前記ホスト制御部とプログラマブル制御
   部への受渡しレジスタの接続関係を切換え、第２の状態
   とする切換え制御部と を具備したことを特徴とするプロセッサシェイクハンド
   装置。