JPH01236874A - 映像信号処理システムのアドレス生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばデジタル映像信号を幾何学変換して
映像出力する等の特殊効果を得るのに有効な映像信号処
理システムのアドレス生成回路に関する。

（従来の技術） 映像信号処理システムには、画像拡大、縮小。

回転等（幾何学変換）の特殊効果を得るための画像処理
機能が設けられる。この機能は、画像メモリをアクセス
するためのアドレスを操作することにより実現される。

ここで、出力すべき画素のアドレスを、これから変換す
る入力画素のアドレスを用いてマトリック演算のみで単
純に計算すると、フレームの外をアクセスするようなア
ドレスを得る場合があり、その部分の画像は崩れて表示
されることになる。また、計算により得た画素のアドレ
スは、かならずしも原画像の格子点に一致しないので、
アドレス補間を行なう必要があるが、そのための計算を
別途行う必要ある。

（発明が解決しようとする課題） 上記のように、画像の幾何学変換を行う場合、複雑なア
ドレス制御が必要であり、そのためのアドレス生成回路
も複雑となり融通性が劣っていた。

また、今までとは異なる特殊効果を得るために、アドレ
ス制御順序や方法を変更しようとすると、アドレス生成
回路の設計に時間がかかり、経費も大きいものとなる。

そこでこの発明は、種々のアドレスを得るのに融通性が
あり、各種の機能を一体に持たせることができる映像信
号処理システムのアドレス生成回路を提供することを目
的とする。

［発明の構成コ （課題を解決するための手段） この発明は、増分値レジスタの出力と入力映像信号のア
ドレスデータを演算してアドレスを出力する水平方向ア
ドレス発生手段と、この水平方向アドレス発生手段から
の出力アドレスを夫々比較して、該水平方向アドレスの
領域判定出力を得ることができる水平方向アドレス比較
手段と、前記水平方向アドレス、複数の代替値レジスタ
の出力を選択的に導出する水平方向アドレス切換え手段
とを具備する。更に同様な、垂直方向アドレスを出力す
る垂直方向アドレス発生手段と、該垂直方向アドレスの
領域判定出力を得ることができる垂直方向アドレス比較
手段と、垂直方向アドレス。

複数の代替値レジスタの出力を選択的に導出する垂直方
向アドレス切換え手段とを備える。そして、オートリプ
レースコントロール部により、水平及び垂直アドレス比
較手段からの各領域判定出力を判断し、各領域の外にア
ドレスが変化したときに水平及び又は垂直アドレス切換
え手段を制御し、代替値レジスタの出力を選択するよう
にし、さらにルックアップテーブル部により、水平及び
垂直方向アドレス切換え手段から出力されたアドレス値
の少数部データを用いて、整数部で得られる２次元アド
レスに対する２次元補間係数を発生するようにしたもの
である。

（作用） 上記の手段により、水平、垂直方向アドレス発生手段で
は、予め設定された増分値とアドレスデータの加算が毎
クロック行われアドレスの更新が得られる。アドレスの
内容は常に所望の領域を示しているかどうか比較される
。アドレスが領域を越えれば、つまり比較手段に設定し
た２次元領域を越えれば、オートリプレースコントロー
ルによりアドレス値は代替値に切換えられる。よって比
較手段に種々の比較データを登録すれば、自動的に種々
の領域変更が可能であり融通性がありまたその変更も高
速で得られる。さらに、水平及び垂直アドレスの少数部
は、ルックアップテーブルに供給され２次元補間係数を
得られるように成されている。よって、補間係数を得る
ための乗算器を別途設ける必要もなく、高速で２次元補
間係数を得ることができる。

（実施例） 以下、この発明の実施例を図・面を参照して説明する。

第１図はこの発明の一実施例であり、水平方向アドレス
を得るために、水平方向アドレス発生部１１０．水平ア
ドレス発生器１１２．水平方向アドレス切換え部１３０
が用意されている。水平方向アドレス発生部１１０のア
ドレス発生器１１２の一方の入力部には入力画像のアド
レスが供給され、他方の入力部には増分レジスタ１１１
からの増分値が供給される。アドレス発生器１１２は、
２入力データを加算して水平更新アドレスを得、水平方
向アドレス切換え部１３０の切換え回路１３１に与える
。更に、水平方向更新アドレスは、水平方向アドレス比
較部１２０の第１゜第２の水平アドレス比較器１２１，
１２２の各−方の入力部に供給される。各水平アドレス
比較器１２１．１２２の他方の入力部には夫々比較値レ
ジスタ１２３，１２４の出力が供給されている。

水平アドレス比較器１２１及び１２２の比較結果は、水
平更新アドレスが比較値レジスタ１２３゜１２４で設定
された領域の範囲内であるか否かを示す判定出力であり
、この判定出力は、オートリプレースコントロール部２
４０に入力される。

オートリプレースコントロール部２４０は、判定出力が
上記領域内であることを示すときは、切換え回路１３１
を制御して水平更新アドレスを選択せしめ、水平アドレ
スとして導出する。しかし上記判定出力が上記領域の外
を示す内容（フラッグ）であった場合、切換え回路１３
１を制御して、例えば代替値レジスタ１３２のアドレス
を導出せしめる。

一方、垂直アドレスに対しても同様な処理が行われるも
ので、垂直方向アドレス発生部２１０゜垂直方向アドレ
ス比較部２２０．垂直方向アドレス切換え部２３０が用
意されている。

垂直方向アドレス発生部２１０のアドレス発生器２１２
の一方の人力部には入力画像のアドレスが供給され、他
方の入力部には増分値レジスタ２１１から増分値が供給
される。アドレス発生器２１２は、２入力データを加算
して垂直更新アドレスを得、垂直方向アドレス切換え部
２３０の切換え回路２３１に与える。更に、垂直方向更
新アドレスは、垂直方向アドレス比較部２２０の第１゜
第２の垂直アドレス比較器２２１，２２２の各−方の入
力部に供給される。各垂直アドレス比較器２２１．２２
２の他方の入力部には夫々比較値レジスタ２２３，２２
４の出力が供給されている。

垂直アドレス比較器２２１及び２２２の比較結果は、垂
直更新アドレスが比較値レジスタ２２３゜２２４で設定
された領域の範囲内であるか否かを示す判定出力であり
、この判定出力は、オートリプレースコントロール部２
４０に入力される。

オートリプレースコントロール部２４０は、判定出力が
上記垂直方向の領域内であることを示すときは、切換え
回路２３１を制御して垂直更新アドレスを選択せしめ、
垂直アドレスとして導出する。しかし上記判定出力が垂
直方向の領域の外を示す内容（フラッグ）であった場合
、切換え回路２３１を制御して、例えば代替値レジスタ
２３２のアドレスを導出せしめる。

なお水平方向アドレス切換え部１３０の他の代替値レジ
スタ１３３や垂直方向アドレス切換え部２３０の代替値
レジスタ２３３のデータは、例えば代替値を変更したい
場合などに予め用意するのに利用したり、あるいは他方
の代替値と交互に切換えて使用するのに利用される。

代替値レジスタの出力アドレスが使用された場合、例え
ば第２図に示すように、領域の外のデータ（斜線部分）
は単一の色データを読み出すようなアドレスとされる。

第２図は同図（ａ）に示すような画像を縮小して同図（
ｂ）に示すように縮小して表わすようにアドレス制御し
たものである。

このときのアドレス比較部１２０及び２２０は、出力画
像のアドレスが第２図（ｂ）の縮小部分の領域内に制限
されるように比較値レジスタの値が設定される。

さらに本回路では、切換え回路１３１がら得られた水平
アドレス及び垂直アドレスを構成する整数のアドレスデ
ータはそのまま導出されるが、小数のデータは、ルック
アップテーブル２４１に供給される。ルックアップテー
ブル２４１は、入力データによりアドレスが指定され、
小数のアドレスを用いた２次元補間係数を出力する。

つまり、アドレスが小数を含むと、原画素に対応しない
アドレスを示すことになり周辺のアドレスを割出す必要
がある。例えば、第３図に示すように、Ｐというアドレ
スが発生し、これが小数部を有する場合、実際のメモリ
のアドレスとしては架空の位置となる。そこで、小数部
を用いて実際に存在するアドレスを得るために補間係数
を得る必要ある。補間係数としては、例えば第３図に示
すように小数部の値が単位アドレス間隔に対してα、β
であれば、（１−α）（１−β）、（１−β）α、β（
１−α）、αβの４種類がある。この補間係数により最
も大きい係数に関連したアドレスがＰというアドレスに
最も近いことになる。

上記したアドレス生成回路は、レジスタの値をプログラ
マブルに切換えることにより、種々の態様のアドレスを
発生することができ極めて融通性が高い。

第４図は、上記アドレス生成回路を用いた映像信号処理
システムである。この映像信号処理システムにいて、ア
ドレス生成回路は、第５図に示すアドレス発生部３８の
内部に構築されている。

第４図において、ネットワーク部２０には、１７ビツト
の２つの外部映像信号Ａｌ、Ｂｌを人力することができ
る。この他にも１７ビツトの入力部が用意され、全体で
３２ある。

ネットワーク部２０は、複数（例えば４８系統）の１７
ビツト出力部を有し、例えば第１７番目から第４８番目
の出力部を２組づつまとめ各組をプログラマブル演算処
理部２１　（０１）〜２１　（１Ｂ）にそれぞれ接続し
ている。プログラマブル演算処理部２１　（０１）〜２
１　（１Ｂ）の各出力はそれぞれネ・ソトワーク部２０
の例えば第１７番目から第３２番目までの入力部に接続
されている。ネットワーク部２０には、最終的な映像出
力を得るための出力部が設けられている。出力部は複数
（例えば第１番目から第１６番目まで）設けられ、次段
の同様なネットワーク部に接続す３ことができる。

２２はメイン制御部であり、ネットワーク部２０、演算
処理部２１　（Ｏｆ）〜２１　（１Ｂ）の各制御部に対
して制御信号を与える。

上記のシステムで扱われる入力デジタル信号形式は、同
図（ｂ）に示すように全体で１７ビ・ソトであり、その
内１ビットが同期信号情報として利用され、残りのビッ
トが映像信号データあるいは同期信号データである。同
期信号情報が、“１”のときは残りの１６ビツトが同期
信号データであり、“０″のときは残りの１６ビツトは
映像信号データである。

さらにネットワーク部２０は、例えば９個のＬＳＩが１
つのボードに設けられて構成され、１７ビツトの入力部
及び出力部は、それぞれ各ＬＳＩに２ビツトづつ割当て
られ、１つのＬＳＩへの配線接続を容易にしている。ま
たネットワーク部２０には、ネットワーク制御部が内蔵
されておりメイン制御部２２あるいは演算処理部からの
指令によりプログラマフルにその入力出力接続系統を切
換えることができる。

第５図は、演算処理部の１つ、例えば２１　（０１）を
取出して示している。

ネットワーク部２０は、その制御状態により、演算処理
部２１　（０１）に対して、前記外部映像信号Ａ１、Ｂ
１あるいは、他の演算処理部から帰還された映像信号を
ペアでこの演算処理部２１　（０１）に供給することが
でき、また一方の映像信号のみを供給することもできる
。

演算処理部２１　（０１）は、映像信号Ａ２．Ｂ２を受
付ける２人力部を有し、各入力部は、同期分離部３１Ａ
、３１Ｂに接続されている。同期分離部３１Ａ、３１Ｂ
で分離された同期信号は、シーケンサ３７に入力され、
演算処理部２１　（０１）の動作タイミングを決めるた
めの基準とされたり、映像信号Ａ２．Ｂ２の時間調整の
ために利用される。

同期分離部３１Ａ、３１Ｂで分離された１６ビツトの映
像データは、乗算部３２及び演算部３３に入力すること
ができる。乗算部３２では、２つの映像信号同士を乗算
したりあるいは片方の映像信号に定数や可変値を乗算す
ることができる。演算部３３では、２人力映像信号を加
算、減算あるいは比較処理したり、一方の映像信号に対
しである値を加算あるいは減算、更にはある値との比較
処理を行なうことができる。

乗算部３２と演算部３３で得られた出力は、さらに互い
の一方の入力に供給することができまた、切換え部３４
にも供給される。

切換え部３４は、いずれか一方の入力を選択して出力し
、その出力は同期付加部３５を介して導出される。同期
付加部３５では、同期信号の付加あるいは停止を行なう
ことができる。

この演算処理部２１　（０１）には、更に同期信号処理
部３６、アドレス発生部３８が設けられている。

さらに、外部のプログラムメモリに附随して、コントロ
ールメモリ４１も内蔵されている。コントロールメモリ
４１は、演算処理部２１　（０１）内部の各データ処理
部がそれぞれ独自の分担処理を行なう場合に、全ての命
令をプログラムメモリからその都度読み出す必要がない
ように、各データ処理部の固有のプログラムを予め格納
することができるものである。

第６図は上記のシステムを用いて、映像信号の合成を行
なう場合の例を示している。この場合は、ネットワーク
部２０は、演算処理部２１　（０１）から２１　（０３
）の接続形態を図のように設定すれば外部映像信号Ａ１
と８１とを加算合成した出力を得ることができる。映像
信号Ａ１は演算処理部２１　（０１）の乗算器に人力さ
れα倍され、映像信号Ｂ１は演算処理部２１　（０２）
の乗算器に入力され（１−α）倍される。各乗算器の出
力は、演算処理部２１　（０３）に入力され、演算器に
おいて加算処理されて導出される。

ネットワーク部２０及び演算処理部２１　（０１）〜２
１　（１Ｂ）はその処理目的に応じて各種の形態に切換
え可能である。

第７図は、第４図に示したシステムを更に組合わせるこ
とにより、実現できる処理機能をブロック的に示してい
る。この例は、１つの複合映像信号を処理部４０１で輝
度色分離し、その出力色信号と輝度信号とを次の処理部
４０２でマトリックスし、Ｒ，Ｇ、Ｂ信号を導出する。

そして、ＲｌＧ、Ｂ信号を処理部４０３でγ補正し、そ
の結果得られたＲ、Ｇ、Ｂ信号を逆マトリツクス処理す
る。さらにこのように得られた輝度信号と、色信号とを
処理部４０６でエンコードすることにより、複合映像信
号出力を得るものである。

［発明の効果コ 以上説明したようにこの発明は、種々のアドレスを得る
のに融通性があり、各種の機能を一体に持たせることが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
及び第３図はこの発明の詳細な説明するために示した説
明図、第４図（ａ）はこの発明を使用した映像信号処理
システムの例を示す構成説明図、同図（ｂ）は信号フォ
ーマットを示す図、同図（Ｃ）はネットワーク部を更に
説明するために示した図、第５図は第４図の演算処理部
の構成を示すブロック図、第６図は、この発明による信
号処理形態の一例を示す説明図、第７図はこの発明のシ
ステムの使用例を示す機能別ブロック図である。 １１０・・・水平方向アドレス発生部、１２０・・・水
平方向アドレス比較部、１３０・・・水平方向アドレス
切換え部、２１０・・・垂直方向アドレス発生部、２２
０・・・垂直方向アドレス比較部２３０・・・垂直方向
アドレス切換え部、２４０・・・オートリプレースコン
トロール部、２４１・・・ルックアップテーブル。 出願人代理人　弁理上　鈴江武彦 Ｐ＝（１−β）（１−α）°Ｐ（ｎ、ｍ）十（１−β）
・ａ・Ｐ（ｎ＋１．ｍ）十β（１−（Ｘ）Ｐ（ｎ、ｍ＋
１）＋β°α’　Ｐ　（ｎ＋１　、　ｒｒｒ＋１　）１
ｇ３図 （ｂ） ！ｓ２図

Claims (1)

1. 【特許請求の範囲】 増分値レジスタの出力と入力映像信号のアドレスデータ
   を演算して水平方向アドレスを出力する水平方向アドレ
   ス発生手段と、 この水平方向アドレス発生手段からの出力アドレスを夫
   々比較して、該水平方向アドレスの領域判定出力を得る
   ことができる水平方向アドレス比較手段と、 前記水平方向アドレス、複数の代替値レジスタの出力を
   選択的に導出する水平方向アドレス切換え手段と、 増分値レジスタの出力と入力映像信号のアドレスデータ
   を演算して垂直方向アドレスを出力する垂直方向アドレ
   ス発生手段と、 この垂直方向アドレス発生手段からの出力アドレスを夫
   々比較して、該垂直方向アドレスの領域判定出力を得る
   ことができる垂直方向アドレス比較手段と、 前記垂直方向アドレス、複数の代替値レジスタの出力を
   選択的に導出する垂直方向アドレス切換え手段と、 前記水平及び垂直アドレス比較手段からの各領域判定出
   力が供給され、各領域の外にアドレスが変化したときに
   前記水平及び又は垂直アドレス切換え手段を制御し、代
   替値レジスタの出力を選択せしめるオートリプレースコ
   ントロール部と、前記水平及び垂直方向アドレス切換え
   手段から出力されたアドレス値の少数部データが供給さ
   れ、整数部で得られる２次元アドレスに対する２次元補
   間係数を発生するルックアップテーブル部とを具備した
   ことを特徴とする映像信号処理システムのアドレス生成
   回路。