JPS63193606A - パルス調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はパルス調整回路に関し、特に電子機器に用いら
れるパルス信号を調整するためのパルス調整回路に関す
る。

従来技術 従来、この種のパルス調整回路は、情報処理装置やその
他の電子機器がパルス信号に同期して演粋処理やその他
の制御を行っている場合に、論理素子や回路パターン等
のバラツキで夫々の遅延時間が異なっており、これによ
り各プロセッサ間や各ユニット間におけるパルス信号に
遅延時間の差異が生じてしまうので、この遅延時間の差
異を調整するために用いられていた。

ドライブ回路から送出されるパルス信号を遅延させる遅
延回路には、複数の異なった遅延時間が出力される出力
ピンを有する遅延素子が使用され、ラッピングポストな
どを使用してラッピング布線やタップなどでこの出力ピ
ンを負荷と接続することによって、複数の出力ビンのう
ちの１つを選択し、パルス信号を遅延させて調整してい
た。

このような従来のパルス調整回路では、ラッピング布線
などで遅延素子の出力ビンを負荷に接続して遅延時間の
調整を行っていたので、波形になまりが生じたり、調整
に時間を要するため、容易に変更できないという問題が
あり、また、パルス信号を調整する場合にも装置を一時
停止させなければならないという欠点があった。

１凰史旦濃 本発明は１配のような従来のものの欠点を除去すべくな
されたもので、装置を一時停止させることなく、パルス
信号の調整を速やかに、かつ容易に行うことができるパ
ルス調整回路の提供を目的とする。

ｌ肚０且１ 本発明によるパルス調整回路は、互いに遅延時間の異な
る複数の遅延回路と、前記遅延回路により夫々遅延され
た複数のパルス信号のうち一つを外部信号に応じて選択
する選択手段とを有することを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、パルス信号１００を受
けてｎ個（ｎは正の整数）の同一のパルス信号１０１−
ｉ　　（ｉ　＝１　、・・・・・・、ｎ）に分配するド
ライブ回路１と、ドライブ回路１からの出力されたパル
ス信号１０１−ｉを夫々異なったある固定時間だけ遅延
させて遅延パルス信号１０２−ｉを送出するｎ個の遅延
回路２−１と、遅延回路２−ｉから夫々送出された遅延
パルス信号１０２−ｉのうちの１つを選択してパルス信
号１０９を送出する選択回路３と、選択回路３ヘパルス
選択信号１０６−ｉおよびパルス抑止信号１０４を送出
する選択制御回路４とにＪ：り構成されている。

選択回路３は、遅延回路２−１から送出された遅延パル
ス信号１０２−ｉ　と選択制御回路４から送出されたパ
ルス選択信号１０６−ｉ　との夫々の論理積演算を行っ
てパルス信号１０７−ｉを送出する論理積回路３１−１
と、論理積回路３１−１から送出されたパルス信号１０
７−ｉの論理和演算を行ってパルス信号１０８を送出す
る論理和回路３２と、論理和回路３２から送出されたパ
ルス信号１０８と選択制御回路４から送出されたパルス
抑止信号１０４との論理積演粋を行ってパルス信号１０
９を送出する論理積回路３３とにより構成されている。

選択制御回路４は、制御信号１０３と論理和回路３２か
ら送出されたパルス信号１０８の反転信号とが入力され
、パルス抑止信号１０４を送出するパルス抑止レジスタ
回路４１と、パルス信号１００と制御信号１０３とパル
ス抑止信号１０４とが入力され、パルス選択レジスタ信
号１０５を送出するパルス選択レジスタ回路４２と、パ
ルス選択レジスタ回路４２から送出されたパルス選択レ
ジスタ信号１０５をデコードしてパルス選択信号１０６
−ｉを送出するデコーダ４３とにより構成されている。

パルス信号１００はドライブ回路１に入力されて、ドラ
イブ回路１から同一のｎ個のパルス信号１０１−’ｉが
出力され、夫々遅延回路２−１に入力される。

遅延回路２−１は入力されたパルス信号１０１−ｉを夫
々一定の時間だけ遅延させて遅延パルス信号１０２−１
として出力し、遅延パルス信号１０２−ｉは夫々選択回
路３へ入力される。

たとえば、遅延回路２−１においては入力から出力まで
の遅延時間がＩｎｓで、遅延回路２−２においては２ｎ
ｓというように、遅延回路２−ｉは夫々一定の遅延時間
を有している。

遅延回路２−１が１０個ある場合には、遅延パルス信号
１０２−　ｉ　としては夫々Ｉｎｓ単位間隔でｌｎｓ〜
Ｉｏｎｓの遅延時間差を有するパルス信号が１ｑられる
。

選択回路３は遅延パルス信号１０２−ｉのうちの１つを
有効にし、パルス抑止信号１０４が論理「１」の時パル
ス信号１０９を出力する。

選択制御回路４へ制御信号１０３が入力されて、パルス
調整のためのパルスストップ指示が与えられると、パル
ス抑止レジスタ回路１はパルス信号１０８の逆エツジの
タイミングでパルスストップ状態を保持し、パルス抑止
信号１０４を選択回路３へ送出する。選択回路３では論
理積回路３３へのパルス抑止信号１０４の入力によりパ
ルス信号１０９が停止される。

次に、制御信号１０３の入力によりパルス選択情報が与
えられると、パルス選択レジスタ回路４２はパルス信号
１０９が停止されたことをパルス抑止信号１０４により
判断し、パルス信号１００のタイミングでパルス選択情
報を保持する。パルス選択レジスタ回路４２から出力さ
れるパルス選択レジスタ信号１０５はデコーダ４３に入
力され、デコーダ４３はパルス選択信号１０６−ｉを作
成して、これを選択回路３へ送出する。

選択回路３では論理積回路３１−１と、論理和回路３２
と、パルス選択信号１０６−ｉとにより遅延パルス信号
１０２−ｉのうち有効な１本のみが選択される。

制御信号１０３の入力によりパルススタート指示が与え
られると、パルス抑止レジスタ回路４１は変更されたパ
ルス信号１０８の逆エツジのタイミングでパルススター
ト状態を保持するとともに、パルス抑止信号１０４を解
除する。このパルス抑止信号１０４の解除により論理積
回路３３からは一定時間遅延されたパルス信号１００が
パルス信号１０９として送出される。同時に、パルスス
タート指示およびパルス抑止信号１０４が解除されたこ
とにより、パルス選択レジスタ回路４２は書込み動作を
行わず、更新されることはない。

パルス信号１０９においては波抜けが生じるが、ヒゲ状
パルスの発生はなく、遅延特性の異なったパルスに切換
わる・ このように、互いに遅延時間の異なる複数の遅延回路２
−ｉによって夫々遅延された遅延パルス信号１０２−ｉ
のうち１つを制御信号１０３に応じて選択して送出する
ようにすることによって、パルスの調整が装置を停止さ
せることなく、速やかに、かつ容易に行われる。また、
装置ごとに異なる不安定な遅延特性や、経年劣化による
遅延特性の変化を吸収することが容易となり、さらに、
遅延時間に関するマージン試験も容易に行うことが可能
となるので、装置の信頼性や稼動性の向上を計ることが
できる。

発明の詳細 な説明したように本発明によれば、互いに遅延時間の異
なる複数の遅延回路によって夫々遅延された複数のパル
ス信号のうち１つを外部信号に応じて選択するようにす
ることによって、装置を一時停止させることなく、パル
ス信号の調整を速やかに、かつ容易に行うことができる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 １・・・・・・ドライブ回路 ２−１〜２−ｎ・・・・・・遅延回路 ３・・・・・・選択回路 ４・・・・・・選択制御回路

Claims (1)

【特許請求の範囲】
1. 互いに遅延時間の異なる複数の遅延回路と、前記遅延回
   路により夫々遅延された複数のパルス信号のうち一つを
   外部信号に応じて選択する選択手段とを有することを特
   徴とするパルス調整回路。