JPH1185306A - クロック切換え回路 - Google Patents
クロック切換え回路Info
- Publication number
- JPH1185306A JPH1185306A JP9248110A JP24811097A JPH1185306A JP H1185306 A JPH1185306 A JP H1185306A JP 9248110 A JP9248110 A JP 9248110A JP 24811097 A JP24811097 A JP 24811097A JP H1185306 A JPH1185306 A JP H1185306A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- transmission control
- switching circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 処理の種類によってクロック動作許可信号で
必要に応じたクロックに切換え可能とし、レジスタの値
を変えることによって希望するだけのクロックを自動送
出可能なクロック切換え回路を提供する。 【解決手段】 クロックｂ０送出制御回路２は初期状態
後、クロック信号ｂ０側の動作許可信号が有効になる
と、クロック信号ｂ０の送出の制御を開始し、レジスタ
ｂ０回路９に設定された回数をカウンタｂ０回路１０が
計数するまで、クロック信号ｂ０をセレクタ１７から繰
返し出力させる。このとき、クロックｂ１送出制御回路
４はアンドゲート１３を介して入力されるリセット信号
でマスクされ、クロック信号ｂ１の送出の制御を行わな
い。
必要に応じたクロックに切換え可能とし、レジスタの値
を変えることによって希望するだけのクロックを自動送
出可能なクロック切換え回路を提供する。 【解決手段】 クロックｂ０送出制御回路２は初期状態
後、クロック信号ｂ０側の動作許可信号が有効になる
と、クロック信号ｂ０の送出の制御を開始し、レジスタ
ｂ０回路９に設定された回数をカウンタｂ０回路１０が
計数するまで、クロック信号ｂ０をセレクタ１７から繰
返し出力させる。このとき、クロックｂ１送出制御回路
４はアンドゲート１３を介して入力されるリセット信号
でマスクされ、クロック信号ｂ１の送出の制御を行わな
い。
Description
【０００１】
【発明の属する技術分野】本発明はクロック切換え回路
に関し、特に互いに異なる複数種類のクロック信号を切
換えて出力するクロック切換え回路に関する。
に関し、特に互いに異なる複数種類のクロック信号を切
換えて出力するクロック切換え回路に関する。
【０００２】
【従来の技術】従来、この種のクロック切換え回路にお
いては、制御信号がいかなる時点で変化してもノイズが
出力されないようなクロック切換え回路を目的として用
いられている。このようなクロック切換え回路として
は、特開平５−１１０３９４号公報に開示された技術が
ある。
いては、制御信号がいかなる時点で変化してもノイズが
出力されないようなクロック切換え回路を目的として用
いられている。このようなクロック切換え回路として
は、特開平５−１１０３９４号公報に開示された技術が
ある。
【０００３】例えば、従来のクロック切換え回路として
は、図６（ａ）に示すように、インバータ３１，３７，
３８と、アンドゲート３２，３３と、クロック切換え回
路３４，３５と、オアゲート３６とから構成されている
装置がある。
は、図６（ａ）に示すように、インバータ３１，３７，
３８と、アンドゲート３２，３３と、クロック切換え回
路３４，３５と、オアゲート３６とから構成されている
装置がある。
【０００４】クロック切換え回路３４は、図３（ｂ）に
示すように、２段構成されたＤ型フリップフロップ（Ｆ
Ｆ）４１，４２と、アンドゲート４３とを含んで構成さ
れている。クロック切換え回路３５もクロック切換え回
路３４と同様の構成となっている。
示すように、２段構成されたＤ型フリップフロップ（Ｆ
Ｆ）４１，４２と、アンドゲート４３とを含んで構成さ
れている。クロック切換え回路３５もクロック切換え回
路３４と同様の構成となっている。
【０００５】インバータ３１は図示せぬ上位回路から送
られてくる制御信号ａを入力し、その制御信号ａを反転
して制御信号ｅを出力する。アンドゲート３２は上位回
路から送られてくる制御信号ａとインバータ３８の出力
信号ｇ１とを入力し、それら制御信号ａ及び出力信号ｇ
１のアンドをとって出力信号ｆ０を出力する。アンドゲ
ート３３はインバータ３１から出力される制御信号ｅと
インバータ３７の出力信号ｇ０とを入力し、それら制御
信号ｅ及び出力信号ｇ０のアンドをとって出力信号ｆ１
を出力する。
られてくる制御信号ａを入力し、その制御信号ａを反転
して制御信号ｅを出力する。アンドゲート３２は上位回
路から送られてくる制御信号ａとインバータ３８の出力
信号ｇ１とを入力し、それら制御信号ａ及び出力信号ｇ
１のアンドをとって出力信号ｆ０を出力する。アンドゲ
ート３３はインバータ３１から出力される制御信号ｅと
インバータ３７の出力信号ｇ０とを入力し、それら制御
信号ｅ及び出力信号ｇ０のアンドをとって出力信号ｆ１
を出力する。
【０００６】クロック切換え回路３４はアンドゲート３
２の出力信号ｆ０と上位回路から送られてくるクロック
信号ｂ０とを入力し、クロック信号ｄ０及び出力信号ｃ
０を出力する。クロック切換え回路３５はアンドゲート
３３の出力信号ｆ１と上位回路から送られてくるクロッ
ク信号ｂ１とを入力し、クロック信号ｄ１及び出力信号
ｃ１を出力する。
２の出力信号ｆ０と上位回路から送られてくるクロック
信号ｂ０とを入力し、クロック信号ｄ０及び出力信号ｃ
０を出力する。クロック切換え回路３５はアンドゲート
３３の出力信号ｆ１と上位回路から送られてくるクロッ
ク信号ｂ１とを入力し、クロック信号ｄ１及び出力信号
ｃ１を出力する。
【０００７】オアゲート３６はクロック切換え回路３４
から出力されるクロック信号ｄ０とクロック切換え回路
３５から出力されるクロック信号ｄ１とを入力し、それ
らクロック信号ｄ０，ｄ１のオアをとって図示せぬ下位
回路にクロック信号ｓ１を出力する。
から出力されるクロック信号ｄ０とクロック切換え回路
３５から出力されるクロック信号ｄ１とを入力し、それ
らクロック信号ｄ０，ｄ１のオアをとって図示せぬ下位
回路にクロック信号ｓ１を出力する。
【０００８】インバータ３７はクロック切換え回路３４
の出力信号ｃ０を入力し、その出力信号ｃ０を反転して
出力信号ｇ０を出力する。インバータ３８はクロック切
換え回路３５の出力信号ｃ１を入力し、その出力信号ｃ
１を反転して出力信号ｇ１を出力する。
の出力信号ｃ０を入力し、その出力信号ｃ０を反転して
出力信号ｇ０を出力する。インバータ３８はクロック切
換え回路３５の出力信号ｃ１を入力し、その出力信号ｃ
１を反転して出力信号ｇ１を出力する。
【０００９】次に、従来のクロック切換え回路の動作に
ついて説明する。クロック切換え回路３４は初期状態と
してクロック信号ｄ０及び出力信号ｃ０に論理値“０”
を出力し、同様にクロック切換え回路３５は初期状態と
してクロック信号ｄ１及び出力信号ｃ１に論理値“０”
を出力しているものと仮定する。
ついて説明する。クロック切換え回路３４は初期状態と
してクロック信号ｄ０及び出力信号ｃ０に論理値“０”
を出力し、同様にクロック切換え回路３５は初期状態と
してクロック信号ｄ１及び出力信号ｃ１に論理値“０”
を出力しているものと仮定する。
【００１０】まず、制御信号ａの論理値が“１”である
場合、アンドゲート３２は出力信号ｆ０に論理値“１”
を出力する。クロック切換え回路３４は出力信号ｆ０の
論理値が“１”であるので、クロック信号ｂ０の立上り
エッジで論理値“１”をサンプリングし、更にクロック
信号ｂ０の立下りエッジで論理値“１”をサンプリング
する。
場合、アンドゲート３２は出力信号ｆ０に論理値“１”
を出力する。クロック切換え回路３４は出力信号ｆ０の
論理値が“１”であるので、クロック信号ｂ０の立上り
エッジで論理値“１”をサンプリングし、更にクロック
信号ｂ０の立下りエッジで論理値“１”をサンプリング
する。
【００１１】したがって、クロック信号ｂ０に同期化し
た出力信号ｃ０は論理値“１”を出力する。つまり、制
御信号ａ０の論理値が“１”の時はクロック切換え回路
３４内のアンドゲート４３からクロック信号ｂ０が出力
される。
た出力信号ｃ０は論理値“１”を出力する。つまり、制
御信号ａ０の論理値が“１”の時はクロック切換え回路
３４内のアンドゲート４３からクロック信号ｂ０が出力
される。
【００１２】この時、インバータ３１の出力信号ｅの論
理値が“０”であり、クロック切換え回路３４の出力信
号ｃ０はインバータ３７によって論理値“０”の出力信
号ｇ０となる。
理値が“０”であり、クロック切換え回路３４の出力信
号ｃ０はインバータ３７によって論理値“０”の出力信
号ｇ０となる。
【００１３】これらによって、アンドゲート３３は出力
信号ｆ１に論理値“０”を出力する。クロック切換え回
路３５は出力信号ｆ１の論理値が“０”であるので、ク
ロック信号ｂ１の立上りエッジで論理値“０”をサンプ
リングし、更にクロック信号ｂ１の立下りエッジで論理
値“０”をサンプリングする。
信号ｆ１に論理値“０”を出力する。クロック切換え回
路３５は出力信号ｆ１の論理値が“０”であるので、ク
ロック信号ｂ１の立上りエッジで論理値“０”をサンプ
リングし、更にクロック信号ｂ１の立下りエッジで論理
値“０”をサンプリングする。
【００１４】したがって、クロック信号ｂ１に同期化し
た出力信号ｃ１は論理値“０”を出力する。つまり、制
御信号ａの論理値が“１”の時は、クロック切換え回路
３５内のアンドゲート４３から論理値“０”を出力す
る。
た出力信号ｃ１は論理値“０”を出力する。つまり、制
御信号ａの論理値が“１”の時は、クロック切換え回路
３５内のアンドゲート４３から論理値“０”を出力す
る。
【００１５】オアゲート３６はクロック切換え回路３５
から出力されるクロック信号ｄ１の論理値が“０”であ
るので、クロック切換え回路３４から出力されるクロッ
ク信号ｄ０の論理値、すなわちクロック信号ｂ０の論理
値を出力する。
から出力されるクロック信号ｄ１の論理値が“０”であ
るので、クロック切換え回路３４から出力されるクロッ
ク信号ｄ０の論理値、すなわちクロック信号ｂ０の論理
値を出力する。
【００１６】つまり、制御信号ａの論理値が“１”であ
る場合は、クロック切換え回路３５が閉じ、クロック切
換え回路３４が開くことによって、クロック信号ｂ０の
論理値をクロック信号ｓ１として出力する。
る場合は、クロック切換え回路３５が閉じ、クロック切
換え回路３４が開くことによって、クロック信号ｂ０の
論理値をクロック信号ｓ１として出力する。
【００１７】次に、制御信号ａの論理値が“０”である
場合、アンドゲート３２は出力信号ｆ０に論理値“０”
を出力する。クロック切換え回路３４は出力信号ｆ０の
論理値が“０”であるので、クロック信号ｂ０の立上り
エッジで論理値“０”をサンプリングし、さらにクロッ
ク信号ｂ０の立下りエッジで論理値“０”をサンプリン
グする。
場合、アンドゲート３２は出力信号ｆ０に論理値“０”
を出力する。クロック切換え回路３４は出力信号ｆ０の
論理値が“０”であるので、クロック信号ｂ０の立上り
エッジで論理値“０”をサンプリングし、さらにクロッ
ク信号ｂ０の立下りエッジで論理値“０”をサンプリン
グする。
【００１８】したがって、クロック信号ｂ０に同期化し
た出力信号ｃ０として論理値“０”を出力する。つま
り、制御信号ａの論理値が“０”の時は、クロック切換
え回路３４内のアンドゲート４３から論理値“０”を出
力する。
た出力信号ｃ０として論理値“０”を出力する。つま
り、制御信号ａの論理値が“０”の時は、クロック切換
え回路３４内のアンドゲート４３から論理値“０”を出
力する。
【００１９】この時、インバータ３１の出力信号ｅの論
理値が“１”であり、クロック切換え回路３４の出力信
号ｃ０はインバータ３７によって論理値“１”の出力信
号ｇ０となる。
理値が“１”であり、クロック切換え回路３４の出力信
号ｃ０はインバータ３７によって論理値“１”の出力信
号ｇ０となる。
【００２０】これらによって、アンドゲート３３は出力
信号ｆ１に論理値“１”を出力する。クロック切換え回
路３５は出力信号ｆ１の論理値が“１”であるので、ク
ロック信号ｂ１の立上りエッジで論理値“１”をサンプ
リングし、更にクロック信号ｂ１の立下りエッジで論理
値“１”をサンプリングする。
信号ｆ１に論理値“１”を出力する。クロック切換え回
路３５は出力信号ｆ１の論理値が“１”であるので、ク
ロック信号ｂ１の立上りエッジで論理値“１”をサンプ
リングし、更にクロック信号ｂ１の立下りエッジで論理
値“１”をサンプリングする。
【００２１】したがって、クロック信号ｂ１に同期化し
た出力信号ｃ１は論理値“１”を出力する。つまり、制
御信号ａの論理値が“０”の時は、クロック切換え回路
３５内のアンドゲート４３からクロック信号ｂ１が出力
される。
た出力信号ｃ１は論理値“１”を出力する。つまり、制
御信号ａの論理値が“０”の時は、クロック切換え回路
３５内のアンドゲート４３からクロック信号ｂ１が出力
される。
【００２２】オアゲート３６はクロック切換え回路３４
から出力されるクロック信号ｄ０の論理値が“０”であ
るので、クロック切換え回路３５から出力されるクロッ
ク信号ｄ１の論理値、すなわちクロック信号ｂ１の論理
値を出力する。つまり、制御信号ａの論理値が“０”で
ある場合にはクロック切換え回路３４が閉じ、クロック
切換え回路３５が開くことによって、クロック信号ｂ１
の論理値をクロック信号ｓ１として出力する。
から出力されるクロック信号ｄ０の論理値が“０”であ
るので、クロック切換え回路３５から出力されるクロッ
ク信号ｄ１の論理値、すなわちクロック信号ｂ１の論理
値を出力する。つまり、制御信号ａの論理値が“０”で
ある場合にはクロック切換え回路３４が閉じ、クロック
切換え回路３５が開くことによって、クロック信号ｂ１
の論理値をクロック信号ｓ１として出力する。
【００２３】上記のように、制御信号ａの論理値がいか
なる時点で変化してもクロック切換え回路３４もしくは
クロック切換え回路３５によって、ノイズの発生しない
時点で制御信号ａの論理値を変化させるようにし、さら
にインバータ３７の出力信号ｇ０及びインバータ３８の
出力信号ｇ１によってクロック切換え回路３４，３５が
同時に開く状態を避けることで、ノイズを発生させない
ようにしている。
なる時点で変化してもクロック切換え回路３４もしくは
クロック切換え回路３５によって、ノイズの発生しない
時点で制御信号ａの論理値を変化させるようにし、さら
にインバータ３７の出力信号ｇ０及びインバータ３８の
出力信号ｇ１によってクロック切換え回路３４，３５が
同時に開く状態を避けることで、ノイズを発生させない
ようにしている。
【００２４】
【発明が解決しようとする課題】上述した従来のクロッ
ク切換え回路では、位相差のある同一レベルの周波数を
持った２種類のクロック信号を制御信号の論理レベルに
応じてノイズの発生なしに択一的にクロック送出を可能
としている。
ク切換え回路では、位相差のある同一レベルの周波数を
持った２種類のクロック信号を制御信号の論理レベルに
応じてノイズの発生なしに択一的にクロック送出を可能
としている。
【００２５】しかしながら、従来のクロック切換え回路
ではソフトウェアによる操作で論理レベルに応じたクロ
ックを送出することを目的とし、ある一定の回数でクロ
ックを送出するカウント制御機能等がなく、クロックを
所定の数で送出するのは難しい。
ではソフトウェアによる操作で論理レベルに応じたクロ
ックを送出することを目的とし、ある一定の回数でクロ
ックを送出するカウント制御機能等がなく、クロックを
所定の数で送出するのは難しい。
【００２６】そこで、本発明の目的は上記の問題点を解
消し、処理の種類によってクロック動作許可信号で必要
に応じたクロックに切換えることができ、レジスタの値
を変えることによって希望するだけのクロックを自動送
出することができるクロック切換え回路を提供すること
にある。
消し、処理の種類によってクロック動作許可信号で必要
に応じたクロックに切換えることができ、レジスタの値
を変えることによって希望するだけのクロックを自動送
出することができるクロック切換え回路を提供すること
にある。
【００２７】
【課題を解決するための手段】本発明によるクロック切
換え回路は、互いに異なる第１及び第２のクロック信号
を切換えて出力するクロック切換え回路であって、予め
設定された前記第１及び第２のクロック信号各々の送出
回数を保持する第１及び第２の保持手段と、前記第１及
び第２のクロック信号各々の送出を指示する第１及び第
２の指示信号に応じて前記第１及び第２のクロック信号
各々の送出を前記第１及び第２の保持手段に保持された
回数だけ繰返し行うよう制御する第１及び第２の送出制
御手段と、前記第１及び第２の送出制御手段の一方が動
作している時に他方の動作を抑止する第１及び第２の抑
止手段と、前記第１及び第２のクロック信号を入力しか
つ前記第１及び第２の送出制御手段のうちの動作中の送
出制御手段がその送出を制御するクロック信号を下位装
置に送出する選択手段とを備えている。
換え回路は、互いに異なる第１及び第２のクロック信号
を切換えて出力するクロック切換え回路であって、予め
設定された前記第１及び第２のクロック信号各々の送出
回数を保持する第１及び第２の保持手段と、前記第１及
び第２のクロック信号各々の送出を指示する第１及び第
２の指示信号に応じて前記第１及び第２のクロック信号
各々の送出を前記第１及び第２の保持手段に保持された
回数だけ繰返し行うよう制御する第１及び第２の送出制
御手段と、前記第１及び第２の送出制御手段の一方が動
作している時に他方の動作を抑止する第１及び第２の抑
止手段と、前記第１及び第２のクロック信号を入力しか
つ前記第１及び第２の送出制御手段のうちの動作中の送
出制御手段がその送出を制御するクロック信号を下位装
置に送出する選択手段とを備えている。
【００２８】本発明による他のクロック切換え回路は、
互いに異なる第１及び第２のクロック信号を切換えて出
力するクロック切換え回路であって、予め設定された前
記第１及び第２のクロック信号各々の送出回数を保持す
る第１及び第２の保持手段と、前記第１及び第２のクロ
ック信号各々の送出を前記第１及び第２の保持手段に保
持された回数だけ繰返し行うよう制御する第１及び第２
の送出制御手段と、前記第１及び第２のクロック信号各
々の送出を指示する第１及び第２の指示信号に応じて前
記第１及び第２の送出制御手段を起動する第１及び第２
の起動手段と、前記第１及び第２の送出制御手段の一方
が動作している時に他方の動作を抑止する第１及び第２
の抑止手段と、前記第１及び第２のクロック信号を入力
しかつ前記第１及び第２の送出制御手段のうちの動作中
の送出制御手段がその送出を制御するクロック信号を下
位装置に送出する選択手段とを備えている。
互いに異なる第１及び第２のクロック信号を切換えて出
力するクロック切換え回路であって、予め設定された前
記第１及び第２のクロック信号各々の送出回数を保持す
る第１及び第２の保持手段と、前記第１及び第２のクロ
ック信号各々の送出を前記第１及び第２の保持手段に保
持された回数だけ繰返し行うよう制御する第１及び第２
の送出制御手段と、前記第１及び第２のクロック信号各
々の送出を指示する第１及び第２の指示信号に応じて前
記第１及び第２の送出制御手段を起動する第１及び第２
の起動手段と、前記第１及び第２の送出制御手段の一方
が動作している時に他方の動作を抑止する第１及び第２
の抑止手段と、前記第１及び第２のクロック信号を入力
しかつ前記第１及び第２の送出制御手段のうちの動作中
の送出制御手段がその送出を制御するクロック信号を下
位装置に送出する選択手段とを備えている。
【００２９】すなわち、本発明のクロック切換え回路
は、初期状態後、図示せぬ上位装置からのクロック信号
ｂ０側の動作許可信号を有効にすることによって、クロ
ック信号ｂ０の送出を制御する回路を有効とし、クロッ
ク信号ｂ０の送出を開始する。
は、初期状態後、図示せぬ上位装置からのクロック信号
ｂ０側の動作許可信号を有効にすることによって、クロ
ック信号ｂ０の送出を制御する回路を有効とし、クロッ
ク信号ｂ０の送出を開始する。
【００３０】この時、上位装置からのクロック信号ｂ１
の送出を制御する回路は上位装置からのリセット信号で
マスクされ、クロック信号ｂ１は送出されない。このた
め、クロック信号ｂ０，ｂ１が同時に発生する等の誤動
作が防止される。
の送出を制御する回路は上位装置からのリセット信号で
マスクされ、クロック信号ｂ１は送出されない。このた
め、クロック信号ｂ０，ｂ１が同時に発生する等の誤動
作が防止される。
【００３１】ＣＰＵが複数の事象を同時に処理する場
合、クロックは高速である必要性があり、一つの事象の
処理を高速に終了させ、他の事象の処理を実行する。複
数の事象を同時に処理する場合には、ソフトウェアによ
る操作でクロック切換え回路が高速クロックに切換え
る。ＣＰＵが単一の事象を処理する場合には、低速クロ
ックに切換える。
合、クロックは高速である必要性があり、一つの事象の
処理を高速に終了させ、他の事象の処理を実行する。複
数の事象を同時に処理する場合には、ソフトウェアによ
る操作でクロック切換え回路が高速クロックに切換え
る。ＣＰＵが単一の事象を処理する場合には、低速クロ
ックに切換える。
【００３２】高速クロックは消費電力が大きいが、装置
上で高速な処理が必要な場合に使用し、低速クロックを
使用する時は高速な処理が必要でなく、しかも小電力を
目的とする。
上で高速な処理が必要な場合に使用し、低速クロックを
使用する時は高速な処理が必要でなく、しかも小電力を
目的とする。
【００３３】よって、処理の種類によってクロック動作
許可信号で必要に応じたクロックに切換え、レジスタの
値を変えることによって希望するだけのクロックを自動
送出することが可能となる。
許可信号で必要に応じたクロックに切換え、レジスタの
値を変えることによって希望するだけのクロックを自動
送出することが可能となる。
【００３４】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例の構
成を示すブロック図である。図において、本発明による
クロック切換え回路はクロックｂ０スタート制御回路１
と、クロックｂ０送出制御回路２と、クロックｂ１スタ
ート制御回路３と、クロックｂ１送出制御回路４と、ア
ンドゲート５，７，８，１１，１３，１４と、インバー
タ６，１２と、レジスタｂ０回路（４ｂｉｔカウンタ）
９と、カウンタｂ０回路１０と、レジスタｂ１回路（４
ｂｉｔカウンタ）１５と、カウンタｂ１回路１６と、セ
レクタ１７とから構成されている。
図面を参照して説明する。図１は本発明の一実施例の構
成を示すブロック図である。図において、本発明による
クロック切換え回路はクロックｂ０スタート制御回路１
と、クロックｂ０送出制御回路２と、クロックｂ１スタ
ート制御回路３と、クロックｂ１送出制御回路４と、ア
ンドゲート５，７，８，１１，１３，１４と、インバー
タ６，１２と、レジスタｂ０回路（４ｂｉｔカウンタ）
９と、カウンタｂ０回路１０と、レジスタｂ１回路（４
ｂｉｔカウンタ）１５と、カウンタｂ１回路１６と、セ
レクタ１７とから構成されている。
【００３５】本発明によるクロック切換え回路は、初期
状態後、図示せぬ上位装置からのクロック信号ｂ０側の
動作許可信号が有効になると、クロック信号ｂ０の送出
を制御するクロックｂ０送出制御回路２が有効となり、
クロック信号ｂ０の送出が開始される。
状態後、図示せぬ上位装置からのクロック信号ｂ０側の
動作許可信号が有効になると、クロック信号ｂ０の送出
を制御するクロックｂ０送出制御回路２が有効となり、
クロック信号ｂ０の送出が開始される。
【００３６】この時、上位装置からのクロック信号ｂ１
の送出を制御するクロックｂ１送出制御回路４は上位装
置からのリセット信号でマスクされ、クロック信号ｂ１
は送出されない。このため、クロック信号ｂ０，ｂ１が
同時に発生する等の誤動作を防止することが可能とな
る。
の送出を制御するクロックｂ１送出制御回路４は上位装
置からのリセット信号でマスクされ、クロック信号ｂ１
は送出されない。このため、クロック信号ｂ０，ｂ１が
同時に発生する等の誤動作を防止することが可能とな
る。
【００３７】図２は図１のクロックｂ０スタート制御回
路１の構成を示す図である。図において、クロックｂ０
スタート制御回路１はフリップフロップ２０で構成され
ている。尚、図示していないが、クロックｂ１スタート
制御回路３もクロックｂ０スタート制御回路１と同様の
構成となっている。
路１の構成を示す図である。図において、クロックｂ０
スタート制御回路１はフリップフロップ２０で構成され
ている。尚、図示していないが、クロックｂ１スタート
制御回路３もクロックｂ０スタート制御回路１と同様の
構成となっている。
【００３８】図３は図１のクロックｂ０送出制御回路２
の構成を示す図である。図において、クロックｂ０送出
制御回路２はアンドゲート２１，２２，２５，２６と、
ＪＫフリップフロップ２３と、フリップフロップ２４
と、ナンドゲート２７，２８とから構成されている。
尚、図示していないが、クロックｂ１送出制御回路４も
クロックｂ０送出制御回路２と同様の構成となってい
る。
の構成を示す図である。図において、クロックｂ０送出
制御回路２はアンドゲート２１，２２，２５，２６と、
ＪＫフリップフロップ２３と、フリップフロップ２４
と、ナンドゲート２７，２８とから構成されている。
尚、図示していないが、クロックｂ１送出制御回路４も
クロックｂ０送出制御回路２と同様の構成となってい
る。
【００３９】図４及び図５は本発明の一実施例によるク
ロック切換え回路の動作を示すタイミングチャートであ
る。これら図１〜図５を参照して本発明の一実施例によ
るクロック切換え回路の動作について説明する。
ロック切換え回路の動作を示すタイミングチャートであ
る。これら図１〜図５を参照して本発明の一実施例によ
るクロック切換え回路の動作について説明する。
【００４０】本発明によるクロック切換え回路は、初期
状態後、レジスタｂ０回路９にクロック送出回数をセッ
トする。例えば、クロック送出回数を４回と限定する場
合には、レジスタｂ０回路９に「Ｂ」を設定する。
状態後、レジスタｂ０回路９にクロック送出回数をセッ
トする。例えば、クロック送出回数を４回と限定する場
合には、レジスタｂ０回路９に「Ｂ」を設定する。
【００４１】クロックｂ０スタート制御回路１はフリッ
プフロップ２０のデータ側をＨクランプとし、クロック
ｂ０動作許可信号がハイレベルになった時点で、クロッ
クｂ０スタート制御出力をハイレベルとする。
プフロップ２０のデータ側をＨクランプとし、クロック
ｂ０動作許可信号がハイレベルになった時点で、クロッ
クｂ０スタート制御出力をハイレベルとする。
【００４２】クロックｂ０送出制御回路４において、カ
ウンタロードｂ０信号はアンドゲート２５によって、Ｊ
Ｋフリップフロップ２３の負論理出力とフリップフロッ
プ２４の負論理出力とから生成するカウンタロード信号
ｂ０がハイレベルの時、クロック信号ｂ０の立上りエッ
ジでレジスタｂ０回路９のデータ「Ｂ」をカウンタｂ０
回路１０ヘロードする。
ウンタロードｂ０信号はアンドゲート２５によって、Ｊ
Ｋフリップフロップ２３の負論理出力とフリップフロッ
プ２４の負論理出力とから生成するカウンタロード信号
ｂ０がハイレベルの時、クロック信号ｂ０の立上りエッ
ジでレジスタｂ０回路９のデータ「Ｂ」をカウンタｂ０
回路１０ヘロードする。
【００４３】クロックｂ０スタート制御出力がハイレベ
ルとなった時点で、アンドゲート２１はハイレベルとな
る。この時、アンドゲート２２はロウレベルである。よ
って、ＪＫフリップフロップ２３のＪ入力にハイレベ
ル、Ｋ入力にロウレベルが夫々入力され、２発目のクロ
ック信号ｂ０の立上りエッジでデータがサンプリングさ
れ、ＪＫフリップフロップ２３の正論理出力がハイレベ
ルとなる。
ルとなった時点で、アンドゲート２１はハイレベルとな
る。この時、アンドゲート２２はロウレベルである。よ
って、ＪＫフリップフロップ２３のＪ入力にハイレベ
ル、Ｋ入力にロウレベルが夫々入力され、２発目のクロ
ック信号ｂ０の立上りエッジでデータがサンプリングさ
れ、ＪＫフリップフロップ２３の正論理出力がハイレベ
ルとなる。
【００４４】ナンドゲート２８によってクロック信号ｂ
０の２発目の立上りタイミングの所で、カウンタｂ０回
路１０へのイネーブル信号であるｂ０ＥＮ信号がハイレ
ベルとなる。この時、カウンタロードｂ０信号はロウレ
ベルとなる。
０の２発目の立上りタイミングの所で、カウンタｂ０回
路１０へのイネーブル信号であるｂ０ＥＮ信号がハイレ
ベルとなる。この時、カウンタロードｂ０信号はロウレ
ベルとなる。
【００４５】カウンタｂ０回路１０に「Ｂ」という値が
セットされているので、カウンタロードｂ０信号がロウ
レベル、ｂ０ＥＮ信号がハイレベルの時、クロック信号
ｂ０の３発目の立上りエッジでカウントアップが開始さ
れる。
セットされているので、カウンタロードｂ０信号がロウ
レベル、ｂ０ＥＮ信号がハイレベルの時、クロック信号
ｂ０の３発目の立上りエッジでカウントアップが開始さ
れる。
【００４６】カウンタｂ０回路１０は３発目以降のクロ
ック信号ｂ０の立上りでカウントアップし、カウンタ値
が「Ｆ」となった時点で計数信号ＣＲＹ１を出力する。
アンドケート２６によってクロック信号ｂ０の３発目の
立上りタイミングの所で、ｂ０セレクト信号がハイレベ
ルとなる。
ック信号ｂ０の立上りでカウントアップし、カウンタ値
が「Ｆ」となった時点で計数信号ＣＲＹ１を出力する。
アンドケート２６によってクロック信号ｂ０の３発目の
立上りタイミングの所で、ｂ０セレクト信号がハイレベ
ルとなる。
【００４７】ＪＫフリップフロップ２３の正論理出力が
ハイレベルであったので、フリップフロップ２４はクロ
ック信号ｂ０の３発目の立上りエッジで正論理出力がハ
イレベルとなる。アンドゲート２１はフリップフロップ
２４の負論理出力によってロウレベルとなる。この時、
アンドゲート２２はロウレベルのままである。
ハイレベルであったので、フリップフロップ２４はクロ
ック信号ｂ０の３発目の立上りエッジで正論理出力がハ
イレベルとなる。アンドゲート２１はフリップフロップ
２４の負論理出力によってロウレベルとなる。この時、
アンドゲート２２はロウレベルのままである。
【００４８】ＪＫフリップフロップ２３のＪ入力にロウ
レベル、Ｋ入力にロウレベルが夫々入力され、クロック
信号ｂ０の４発目の立上りエッジではＪＫフリップフロ
ップ２３がホールド状態で、正論理出力がハイレベルを
保持したままになる。クロック信号ｂ０の４発目以降の
立上りエッジでもホールド状態は変わらず、ＪＫフリッ
プフロップ２３の正論理出力はハイレベルを保持したま
まとなる。
レベル、Ｋ入力にロウレベルが夫々入力され、クロック
信号ｂ０の４発目の立上りエッジではＪＫフリップフロ
ップ２３がホールド状態で、正論理出力がハイレベルを
保持したままになる。クロック信号ｂ０の４発目以降の
立上りエッジでもホールド状態は変わらず、ＪＫフリッ
プフロップ２３の正論理出力はハイレベルを保持したま
まとなる。
【００４９】カウンタｂ０回路１０はクロック信号ｂ０
を４発カウントすると、計数信号ＣＲＹ１（クロック信
号ｂ０の１Ｔ幅）をハイレベルで出力する。この時、ア
ンドゲート２２は計数信号ＣＲＹ１の幅だけハイレベル
となる。アンドゲート２１はロウレベルであったので、
ＪＫフリップフロップ２３のＪ入力にロウレベル、Ｋ入
力にハイレベルが夫々入力され、クロック信号ｂ０の立
上りエッジでデータがサンプリングされると、ＪＫフリ
ップフロップ２３の正論理出力がロウレベルとなる。
を４発カウントすると、計数信号ＣＲＹ１（クロック信
号ｂ０の１Ｔ幅）をハイレベルで出力する。この時、ア
ンドゲート２２は計数信号ＣＲＹ１の幅だけハイレベル
となる。アンドゲート２１はロウレベルであったので、
ＪＫフリップフロップ２３のＪ入力にロウレベル、Ｋ入
力にハイレベルが夫々入力され、クロック信号ｂ０の立
上りエッジでデータがサンプリングされると、ＪＫフリ
ップフロップ２３の正論理出力がロウレベルとなる。
【００５０】次のクロック信号ｂ０の立上りエッジで、
フリップフロップ２４の正論理出力がロウレベルとな
る。これによって、ｂ０セレクト信号はアンドゲート４
により、計数信号ＣＲＹ１の立下りのタイミングの所で
ロウレベルとなる。
フリップフロップ２４の正論理出力がロウレベルとな
る。これによって、ｂ０セレクト信号はアンドゲート４
により、計数信号ＣＲＹ１の立下りのタイミングの所で
ロウレベルとなる。
【００５１】一方、クロックｂ１送出制御回路４は、ｂ
０セレクト信号の反転値をリセット入力しているため、
クロックｂ０送出制御回路２が動作中の時、クロックｂ
１送出制御回路４の動作は停止する。クロックｂ０送出
制御回路２で生成されたｂ０セレクト信号がハイレベル
の時、セレクタ１７からはクロック信号ｂ０が出力され
る。
０セレクト信号の反転値をリセット入力しているため、
クロックｂ０送出制御回路２が動作中の時、クロックｂ
１送出制御回路４の動作は停止する。クロックｂ０送出
制御回路２で生成されたｂ０セレクト信号がハイレベル
の時、セレクタ１７からはクロック信号ｂ０が出力され
る。
【００５２】ｂ０ＥＮ信号はナンドゲート２８によっ
て、計数信号ＣＲＹ１の立下り後、次のクロック信号ｂ
０の立上りでロウレベルとなり、カウンタｂ０回路１０
のイネーブル端子にはロウレベルが入力される。カウン
タｂ０回路１０はｂ０ＥＮ信号がロウレベルなので、ク
ロック信号ｂ０が入力されてもカウントアップされな
い。
て、計数信号ＣＲＹ１の立下り後、次のクロック信号ｂ
０の立上りでロウレベルとなり、カウンタｂ０回路１０
のイネーブル端子にはロウレベルが入力される。カウン
タｂ０回路１０はｂ０ＥＮ信号がロウレベルなので、ク
ロック信号ｂ０が入力されてもカウントアップされな
い。
【００５３】リセットｂ０制御信号はナンドゲート２７
によって、計数信号ＣＲＹ１をクロック信号ｂ０で１Ｔ
遅らせたタイミングでロウレベルとなり、クロックｂ０
スタート制御回路１とカウンタｂ０回路１０はリセット
される。
によって、計数信号ＣＲＹ１をクロック信号ｂ０で１Ｔ
遅らせたタイミングでロウレベルとなり、クロックｂ０
スタート制御回路１とカウンタｂ０回路１０はリセット
される。
【００５４】クロック信号ｂ１の制御動作は上記のクロ
ック信号ｂ０の制御動作と同様に実行され、クロックｂ
１スタート制御回路３の入力クロックｂ１動作許可信号
がハイレベルとなった時点で、クロックｂ１送出制御回
路４の動作が開始される。その結果、ｂ１セレクト信号
がハイレベルの間のみ、セレクタ１７からクロック信号
ｂ１が出力される。
ック信号ｂ０の制御動作と同様に実行され、クロックｂ
１スタート制御回路３の入力クロックｂ１動作許可信号
がハイレベルとなった時点で、クロックｂ１送出制御回
路４の動作が開始される。その結果、ｂ１セレクト信号
がハイレベルの間のみ、セレクタ１７からクロック信号
ｂ１が出力される。
【００５５】このように、互いに異なるクロック信号ｂ
０，ｂ１各々の送出を指示するクロック信号ｂ０，ｂ１
側の動作許可信号に応じてクロックｂ０送出制御回路２
及びクロックｂ１送出制御回路４がクロック信号ｂ０，
ｂ１各々の送出を、カウンタｂ０回路１０及びカウンタ
ｂ１回路１６が夫々レジスタｂ０回路９及びレジスタｂ
１回路１５の設定値を計数するまで制御し、その際、ク
ロックｂ０送出制御回路２及びクロックｂ１送出制御回
路４の一方が動作している時に他方の動作を抑止すると
ともに、クロックｂ０送出制御回路２及びクロックｂ１
送出制御回路４の一方の動作で送出されるクロック信号
ｂ０，ｂ１をセレクタ１７を介して下位装置に送出する
ことによって、処理の種類によってクロック動作許可信
号で必要に応じたクロックに切換えることができ、レジ
スタｂ０回路９及びレジスタｂ１回路１５の値を変える
ことによって希望する回数だけクロックを自動的に送出
することができる。
０，ｂ１各々の送出を指示するクロック信号ｂ０，ｂ１
側の動作許可信号に応じてクロックｂ０送出制御回路２
及びクロックｂ１送出制御回路４がクロック信号ｂ０，
ｂ１各々の送出を、カウンタｂ０回路１０及びカウンタ
ｂ１回路１６が夫々レジスタｂ０回路９及びレジスタｂ
１回路１５の設定値を計数するまで制御し、その際、ク
ロックｂ０送出制御回路２及びクロックｂ１送出制御回
路４の一方が動作している時に他方の動作を抑止すると
ともに、クロックｂ０送出制御回路２及びクロックｂ１
送出制御回路４の一方の動作で送出されるクロック信号
ｂ０，ｂ１をセレクタ１７を介して下位装置に送出する
ことによって、処理の種類によってクロック動作許可信
号で必要に応じたクロックに切換えることができ、レジ
スタｂ０回路９及びレジスタｂ１回路１５の値を変える
ことによって希望する回数だけクロックを自動的に送出
することができる。
【００５６】
【発明の効果】以上説明したように本発明によれば、互
いに異なる第１及び第２のクロック信号を切換えて出力
するクロック切換え回路において、第１及び第２のクロ
ック信号各々の送出を指示する第１及び第２の指示信号
に応じて前記第１及び第２のクロック信号各々の送出を
予め設定された送出回数だけ繰返し行うよう制御し、第
１及び第２のクロック信号各々の送出制御の一方が行わ
れている時に他方の動作を抑止し、動作中の送出制御で
送出されるクロック信号を選択的に下位装置に送出する
ことによって、処理の種類によってクロック動作許可信
号で必要に応じたクロックに切換えることができ、レジ
スタの値を変えることによって希望するだけのクロック
を自動送出することができるという効果がある。
いに異なる第１及び第２のクロック信号を切換えて出力
するクロック切換え回路において、第１及び第２のクロ
ック信号各々の送出を指示する第１及び第２の指示信号
に応じて前記第１及び第２のクロック信号各々の送出を
予め設定された送出回数だけ繰返し行うよう制御し、第
１及び第２のクロック信号各々の送出制御の一方が行わ
れている時に他方の動作を抑止し、動作中の送出制御で
送出されるクロック信号を選択的に下位装置に送出する
ことによって、処理の種類によってクロック動作許可信
号で必要に応じたクロックに切換えることができ、レジ
スタの値を変えることによって希望するだけのクロック
を自動送出することができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のクロックｂ０スタート制御回路の構成を
示す図である。
示す図である。
【図３】図３は図１のクロックｂ０送出制御回路の構成
を示す図である。
を示す図である。
【図４】本発明の一実施例によるクロック切換え回路の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図５】本発明の一実施例によるクロック切換え回路の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図６】（ａ）は従来例のクロック切換え回路の構成を
示す図、（ｂ）は（ａ）のクロック切換え回路の詳細な
回路構成を示す図である。
示す図、（ｂ）は（ａ）のクロック切換え回路の詳細な
回路構成を示す図である。
１ クロックｂ０スタート制御回路 ２ クロックｂ０送出制御回路 ３ クロックｂ１スタート制御回路 ４ クロックｂ１送出制御回路 ５，７，８，１１，１３，１４，２１，２２，２５，２
６ アンドゲート ６，１２ インバータ ９ レジスタｂ０回路 １０ カウンタｂ０回路 １５ レジスタｂ１回路 １６ カウンタｂ１回路 １７ セレクタ ２０，２４ フリップフロップ ２３ ＪＫフリップフロップ ２７，２８ ナンドゲート
６ アンドゲート ６，１２ インバータ ９ レジスタｂ０回路 １０ カウンタｂ０回路 １５ レジスタｂ１回路 １６ カウンタｂ１回路 １７ セレクタ ２０，２４ フリップフロップ ２３ ＪＫフリップフロップ ２７，２８ ナンドゲート
Claims (4)
- 【請求項１】 互いに異なる第１及び第２のクロック信
号を切換えて出力するクロック切換え回路であって、予
め設定された前記第１及び第２のクロック信号各々の送
出回数を保持する第１及び第２の保持手段と、前記第１
及び第２のクロック信号各々の送出を指示する第１及び
第２の指示信号に応じて前記第１及び第２のクロック信
号各々の送出を前記第１及び第２の保持手段に保持され
た回数だけ繰返し行うよう制御する第１及び第２の送出
制御手段と、前記第１及び第２の送出制御手段の一方が
動作している時に他方の動作を抑止する第１及び第２の
抑止手段と、前記第１及び第２のクロック信号を入力し
かつ前記第１及び第２の送出制御手段のうちの動作中の
送出制御手段がその送出を制御するクロック信号を下位
装置に送出する選択手段とを有することを特徴とするク
ロック切換え回路。 - 【請求項２】 前記第１及び第２の送出制御手段による
前記第１及び第２のクロック信号各々の送出回数を計数
しかつ当該送出回数が前記第１及び第２の保持手段に保
持された回数となった時にその旨を前記第１及び第２の
送出制御手段に通知する第１及び第２の計数手段を含む
ことを特徴とする請求項１記載のクロック切換え回路。 - 【請求項３】 互いに異なる第１及び第２のクロック信
号を切換えて出力するクロック切換え回路であって、予
め設定された前記第１及び第２のクロック信号各々の送
出回数を保持する第１及び第２の保持手段と、前記第１
及び第２のクロック信号各々の送出を前記第１及び第２
の保持手段に保持された回数だけ繰返し行うよう制御す
る第１及び第２の送出制御手段と、前記第１及び第２の
クロック信号各々の送出を指示する第１及び第２の指示
信号に応じて前記第１及び第２の送出制御手段を起動す
る第１及び第２の起動手段と、前記第１及び第２の送出
制御手段の一方が動作している時に他方の動作を抑止す
る第１及び第２の抑止手段と、前記第１及び第２のクロ
ック信号を入力しかつ前記第１及び第２の送出制御手段
のうちの動作中の送出制御手段がその送出を制御するク
ロック信号を下位装置に送出する選択手段とを有するこ
とを特徴とするクロック切換え回路。 - 【請求項４】 前記第１及び第２の送出制御手段による
前記第１及び第２のクロック信号各々の送出回数を計数
しかつ当該送出回数が前記第１及び第２の保持手段に保
持された回数となった時にその旨を前記第１及び第２の
送出制御手段に通知する第１及び第２の計数手段を含む
ことを特徴とする請求項３記載のクロック切換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9248110A JPH1185306A (ja) | 1997-09-12 | 1997-09-12 | クロック切換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9248110A JPH1185306A (ja) | 1997-09-12 | 1997-09-12 | クロック切換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185306A true JPH1185306A (ja) | 1999-03-30 |
Family
ID=17173387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9248110A Withdrawn JPH1185306A (ja) | 1997-09-12 | 1997-09-12 | クロック切換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185306A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396708B1 (ko) * | 2001-12-12 | 2003-09-02 | 주식회사 하이닉스반도체 | 클럭 변환 회로 |
| JP2005173927A (ja) * | 2003-12-10 | 2005-06-30 | Fujitsu Ltd | 半導体装置 |
| CN105680830A (zh) * | 2016-01-07 | 2016-06-15 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种支持多路时钟的无毛刺切换电路 |
-
1997
- 1997-09-12 JP JP9248110A patent/JPH1185306A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396708B1 (ko) * | 2001-12-12 | 2003-09-02 | 주식회사 하이닉스반도체 | 클럭 변환 회로 |
| JP2005173927A (ja) * | 2003-12-10 | 2005-06-30 | Fujitsu Ltd | 半導体装置 |
| CN105680830A (zh) * | 2016-01-07 | 2016-06-15 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种支持多路时钟的无毛刺切换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489865A (en) | Circuit for filtering asynchronous metastability of cross-coupled logic gates | |
| WO1996030832A1 (en) | Clock control system and method | |
| US5760612A (en) | Inertial delay circuit for eliminating glitches on a signal line | |
| JP2001211057A (ja) | データストリームの入力フィルタ段階及び、データストリームをフィルタする方法 | |
| US5767701A (en) | Synchronous contention prevention logic for bi-directional signals | |
| JPH1185306A (ja) | クロック切換え回路 | |
| US6823413B2 (en) | Interrupt signal processing apparatus | |
| JP3590361B2 (ja) | 集積回路装置 | |
| US5935236A (en) | Microcomputer capable of outputting pulses | |
| US5828872A (en) | Implementation of high speed synchronous state machines with short setup and hold time signals | |
| KR100433933B1 (ko) | 클럭 노이즈를 감소시키는 회로 | |
| JP3189952B2 (ja) | トライステートロジックイネーブル制御回路 | |
| KR100437833B1 (ko) | 클럭신호 스위치 회로 | |
| JP2665070B2 (ja) | バス回路 | |
| EP3812874A1 (en) | Glitch-free clock multiplexer | |
| JP2545986B2 (ja) | 論理パス多重化方式 | |
| JPH04105412A (ja) | フリップフロップ | |
| JPH08321750A (ja) | クロック信号切換回路 | |
| JPH03252218A (ja) | トライステート・バッファ回路 | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| JP2597729B2 (ja) | マイクロコンピュータ | |
| JPH08279298A (ja) | 正逆シフトレジスタおよびその駆動方法 | |
| JPH05325564A (ja) | 半導体記憶装置のシステムクロックの入力バッファ | |
| JP2005236787A (ja) | デジタルノイズ除去装置 | |
| JPH0344107A (ja) | グリツチ除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |