KR100437833B1 - 클럭신호 스위치 회로 - Google Patents
클럭신호 스위치 회로 Download PDFInfo
- Publication number
- KR100437833B1 KR100437833B1 KR10-2001-0087150A KR20010087150A KR100437833B1 KR 100437833 B1 KR100437833 B1 KR 100437833B1 KR 20010087150 A KR20010087150 A KR 20010087150A KR 100437833 B1 KR100437833 B1 KR 100437833B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- clock signal
- clock
- signals
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
Claims (3)
- 4개의 클럭신호를 받아 일정시간 지연하여 출력하는 클럭신호 입력부와,2개의 클럭 선택신호를 받아 논리 연산하여 출력하는 클럭신호 선택부와,상기 클럭신호 입력부와 클럭신호 선택부의 출력신호를 받아 위상을 동기화하고, 변경전의 주파수를 가지는 출력신호를 로우 상태로 유지한채 변경된 주파수를 카운팅하여 출력하는 타이밍 제어부와,상기 타이밍 제어부의 출력신호와 클럭신호 입력부의 신호를 받아 논리 연산하여 출력하는 클럭신호 출력부와,상기 타이밍 제어부를 구성하는 레지스터를 초기화하는 신호를 출력하는 제어부를 포함하여 구성됨을 특징으로 하는 클럭신호 스위치 회로.
- 제 1 항에 있어서, 상기 클럭신호 선택부는제 1 입력신호를 받아 반전시키어 출력하는 제 1 인버터와,제 2 입력신호를 받아 반전시키어 출력하는 제 2 인버터와,상기 제 1 인버터의 출력신호와 제 2 인버터의 출력신호를 입력으로 받아 논리 연산하여 출력하는 제 1 AND 게이트와,상기 제 1 인버터의 출력신호와 제 1 입력신호를 받아 논리 연산하여 출력하는 제 2 AND 게이트와,상기 제 2 인버터의 출력신호와 제 2 입력신호를 입력으로 받아 논리 연산하여 출력하는 제 3 AND 게이트와,상기 제 1 입력신호와 제 2 입력신호를 입력으로 받아 논리 연산하여 출력하는 제 4 AND 게이트로 구성됨을 특징으로 하는 클럭신호 스위치 회로.
- 제 1 항에 있어서, 클럭 선택신호는 CPU에 의해서 레지스터에 저장된 출력단의 값들인 것을 특징으로 하는 클럭신호 스위치 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087150A KR100437833B1 (ko) | 2001-12-28 | 2001-12-28 | 클럭신호 스위치 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087150A KR100437833B1 (ko) | 2001-12-28 | 2001-12-28 | 클럭신호 스위치 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030056848A KR20030056848A (ko) | 2003-07-04 |
KR100437833B1 true KR100437833B1 (ko) | 2004-06-30 |
Family
ID=32215002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0087150A KR100437833B1 (ko) | 2001-12-28 | 2001-12-28 | 클럭신호 스위치 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100437833B1 (ko) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970013725A (ko) * | 1995-08-03 | 1997-03-29 | 양승택 | 시간지연을 이용한 글리치(glitch)제거회로 |
JPH0998161A (ja) * | 1995-09-29 | 1997-04-08 | Oki Electric Ind Co Ltd | クロック切替え回路 |
KR19980050372A (ko) * | 1996-12-20 | 1998-09-15 | 김광호 | 데이타 전송 동기용 클럭 발생장치 |
KR20000042405A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 동기 시스템의 주 시스템 클럭 전환 회로 |
US6107841A (en) * | 1998-09-08 | 2000-08-22 | International Business Machines Corporation | Synchronous clock switching circuit for multiple asynchronous clock source |
KR100266632B1 (ko) * | 1997-10-09 | 2000-09-15 | 김영환 | 래치회로 |
US6275546B1 (en) * | 1998-06-30 | 2001-08-14 | Hewlett-Packard Company | Glitchless clock switch circuit |
US6323715B1 (en) * | 1999-12-30 | 2001-11-27 | Koninklijke Philips Electronics N.V. (Kpeuv) | Method and apparatus for selecting a clock signal without producing a glitch |
-
2001
- 2001-12-28 KR KR10-2001-0087150A patent/KR100437833B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970013725A (ko) * | 1995-08-03 | 1997-03-29 | 양승택 | 시간지연을 이용한 글리치(glitch)제거회로 |
JPH0998161A (ja) * | 1995-09-29 | 1997-04-08 | Oki Electric Ind Co Ltd | クロック切替え回路 |
KR19980050372A (ko) * | 1996-12-20 | 1998-09-15 | 김광호 | 데이타 전송 동기용 클럭 발생장치 |
KR100266632B1 (ko) * | 1997-10-09 | 2000-09-15 | 김영환 | 래치회로 |
US6275546B1 (en) * | 1998-06-30 | 2001-08-14 | Hewlett-Packard Company | Glitchless clock switch circuit |
US6107841A (en) * | 1998-09-08 | 2000-08-22 | International Business Machines Corporation | Synchronous clock switching circuit for multiple asynchronous clock source |
KR20000042405A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 동기 시스템의 주 시스템 클럭 전환 회로 |
US6323715B1 (en) * | 1999-12-30 | 2001-11-27 | Koninklijke Philips Electronics N.V. (Kpeuv) | Method and apparatus for selecting a clock signal without producing a glitch |
Also Published As
Publication number | Publication date |
---|---|
KR20030056848A (ko) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4970405A (en) | Clock selection circuit for selecting one of a plurality of clock pulse signals | |
US5764710A (en) | Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector | |
US20040156250A1 (en) | Methods and circuitry for implementing first-in first-out structure | |
KR100232017B1 (ko) | 업/다운 전환 카운터 | |
US8166286B2 (en) | Data pipeline with large tuning range of clock signals | |
JP4335730B2 (ja) | デマルチプレクサ装置 | |
US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
KR20080101495A (ko) | 클럭 스위칭 회로 | |
US5047658A (en) | High frequency asynchronous data synchronizer | |
JPH0795013A (ja) | エッジトリガ型フリップフロップ | |
KR100437833B1 (ko) | 클럭신호 스위치 회로 | |
JPH03127526A (ja) | 同期化装置 | |
KR100278271B1 (ko) | 클럭주파수분주장치 | |
JP2643470B2 (ja) | 同期カウンタ | |
JPH06311025A (ja) | アップダウンカウンタ回路 | |
JP2923175B2 (ja) | クロック発生回路 | |
KR20010006850A (ko) | 스큐 포인터 발생 회로 및 방법 | |
JP2776157B2 (ja) | 発振回路 | |
KR0136619B1 (ko) | 노이즈 제거 회로 | |
JP2545986B2 (ja) | 論理パス多重化方式 | |
JP2004317311A (ja) | スキャンテスト回路装置および集積回路内部のフリップフロップ群初期化方法 | |
JPH1185306A (ja) | クロック切換え回路 | |
KR100245080B1 (ko) | 디 플립-플롭 회로 | |
KR0164396B1 (ko) | 반도체 메모리 장치의 클럭에지 검출회로 | |
JP3154449B2 (ja) | タイミング信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 11 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 16 |