JPS638823A - 連続デ−タ検出回路 - Google Patents
連続デ−タ検出回路Info
- Publication number
- JPS638823A JPS638823A JP61151217A JP15121786A JPS638823A JP S638823 A JPS638823 A JP S638823A JP 61151217 A JP61151217 A JP 61151217A JP 15121786 A JP15121786 A JP 15121786A JP S638823 A JPS638823 A JP S638823A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- data
- flip
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ１発明の技術分野
この発明は、複数の入力データに対応した複数の比較器
を用い、複数の比較器の出力に対応した入力データを連
続して比較器に加えたときだけ、出力が出るようにした
連続データ検出回路についてのものである。
を用い、複数の比較器の出力に対応した入力データを連
続して比較器に加えたときだけ、出力が出るようにした
連続データ検出回路についてのものである。
（ｂｌ従来技術と問題点
連続データを検出するような従来技術としては、例えば
特開昭５７−１０９０４７号公報などがある。しかし、
この従来技術にはメモリ、ラッチ回路、コンパレータ、
タイミング回路、カウンタ、セレクタ、フリップフロッ
プなどが必要であり、回路構成が複雑になるという問題
がある。
特開昭５７−１０９０４７号公報などがある。しかし、
この従来技術にはメモリ、ラッチ回路、コンパレータ、
タイミング回路、カウンタ、セレクタ、フリップフロッ
プなどが必要であり、回路構成が複雑になるという問題
がある。
（ｃ）発明の目的
この発明は、比較器、フリップフロップ、ゲートおよび
パルス発生器を採用することにより、前述の従来技術と
は全く構成が異なり、かつ構成の簡単な連続データ検出
回路の提供を目的とする。
パルス発生器を採用することにより、前述の従来技術と
は全く構成が異なり、かつ構成の簡単な連続データ検出
回路の提供を目的とする。
（ｄ）発明の実施例
まず、この発明による実施例の回路図を第１図に示す。
第１図の１は比較器、２はフリップフロップ、３はゲー
ト、４はフリップフロップ、５はパルス発生器、１１は
入力データ、１２は出力端子である。
ト、４はフリップフロップ、５はパルス発生器、１１は
入力データ、１２は出力端子である。
第１図の比較器１にはメモリを使用した場合を例示して
いるが、比較器１に通常のコンパレータを使用してもよ
い。
いるが、比較器１に通常のコンパレータを使用してもよ
い。
第１図の比較器１には、少なくとも第１のデータと第２
のデータを記憶させておき、入力データＩＩを比較器１
のアドレス入力として比較器１に加える。
のデータを記憶させておき、入力データＩＩを比較器１
のアドレス入力として比較器１に加える。
次に、比較器１の記憶状態説明図を第２図に示す。
第２図の比較器ｌのアドレスにはｒｏｂ、ｒｌＪ・・・
・・・「１５」があり、第２図の例ではアドレス「１３
」に対応する入力データロが比較器１に入ると比較器１
の出力端子１ａから第１のデータが出るようになってお
り、アドレス「１５」に対応する入力データ１１が比較
器１に入ると比較器１の出力端子ｌｂから第２のデータ
が出るようになっている。
・・・「１５」があり、第２図の例ではアドレス「１３
」に対応する入力データロが比較器１に入ると比較器１
の出力端子１ａから第１のデータが出るようになってお
り、アドレス「１５」に対応する入力データ１１が比較
器１に入ると比較器１の出力端子ｌｂから第２のデータ
が出るようになっている。
第１図の７リツプフロツプ２には、比較器１の出力端子
１ａからの出力がフリップフロップ２のＤ端子に加えら
れる。
１ａからの出力がフリップフロップ２のＤ端子に加えら
れる。
フリップフロップ２とフリップフロップ４のＴ端子には
、パルス発生器５の出力パルスが加えられる。
、パルス発生器５の出力パルスが加えられる。
パルス発生器５の出力パルスは入力データ１１に同期し
、比較器１の動作時間だけ入力データ１１から遅れたシ
フトパルスを発生する。
、比較器１の動作時間だけ入力データ１１から遅れたシ
フトパルスを発生する。
なお、パルス発生器５の代わりに、入力データ１１に書
き込む信号を分岐し、この分岐出力を遅延回路を通すこ
とにより、シフトパルスを構成するようにしてもよい。
き込む信号を分岐し、この分岐出力を遅延回路を通すこ
とにより、シフトパルスを構成するようにしてもよい。
ゲート３には比較ム１からの第２のデータとフリップフ
ロップ２の出力が加えられ、ゲート３の出力はフリップ
フロップ４のＤ端子に入る。
ロップ２の出力が加えられ、ゲート３の出力はフリップ
フロップ４のＤ端子に入る。
次に、第１図のタイムチャートを第３図に示す。
第３図（ア）は入力データの波形図であり、Ａが比較器
１のアドレス「１３」に対応するデータであり、Ｂが比
較器１のアドレス「１５」に対応するデータとする。
１のアドレス「１３」に対応するデータであり、Ｂが比
較器１のアドレス「１５」に対応するデータとする。
第３図（イ）は比較器１の出力端子１ａの出力波形図で
あり、第３図（つ）は比較器１の出力端子１ｂの出力波
形図である。
あり、第３図（つ）は比較器１の出力端子１ｂの出力波
形図である。
第３図（１）はフリップフロップ２とフリップフロップ
４のＴ端子に加えられるパルス発生器５の出力パルスの
波形図である。
４のＴ端子に加えられるパルス発生器５の出力パルスの
波形図である。
第３図（オ）はフリップフロップ２の出力波形図であり
、第３図（イ）の波形がフリップフロップ２に加えられ
るとともに、第３図（駒のパルスで第３図（イ）の波形
がフリップフロップ２の出力に伝達されたものである。
、第３図（イ）の波形がフリップフロップ２に加えられ
るとともに、第３図（駒のパルスで第３図（イ）の波形
がフリップフロップ２の出力に伝達されたものである。
第３図（力）はゲート３の出力波形図であり、第３図（
つ）と第３図（１）の波形でゲート３はオノになる。
つ）と第３図（１）の波形でゲート３はオノになる。
第３図（キ）はフリップフロップ４の出力波形図であり
、比較器１のアドレス「１３」に対応する入力データと
、比較器１のアドレス「！５」に対応するデータが連続
して加えられると、フリップフロップ４から出力が出る
ようになっており、これ以外の順序で入力データ１１が
比較器１に加えられても、フリップフロップ４からは出
力が出ないようになっている。すなわち、第１図の回路
で連続データを検出できることがわかる。
、比較器１のアドレス「１３」に対応する入力データと
、比較器１のアドレス「！５」に対応するデータが連続
して加えられると、フリップフロップ４から出力が出る
ようになっており、これ以外の順序で入力データ１１が
比較器１に加えられても、フリップフロップ４からは出
力が出ないようになっている。すなわち、第１図の回路
で連続データを検出できることがわかる。
次に、入力データロが３個連続する場合の検出回路の実
施例回路図を第４図に示す。
施例回路図を第４図に示す。
第４図の６は比較器、７はフリップフロップ、８はゲー
トであり、その他は第１図と同じである。
トであり、その他は第１図と同じである。
第４図の場合も、比較器としてメモリを使用した場合が
例示されている。
例示されている。
比較器６には、３個の出力端子６ａ〜６Ｃがあり、端子
８ｃの出力がゲート８に加えられる。
８ｃの出力がゲート８に加えられる。
第４図の出力端子６ａ・６ｂは第１図の出力端子１ａ・
１ｂと同じものである。
１ｂと同じものである。
第４図のように構成すれば、第１図の場合と同じように
、入力データ■が３個連続して比較器６に加えられた場
合に、出力が出るようにすることができる。
、入力データ■が３個連続して比較器６に加えられた場
合に、出力が出るようにすることができる。
以下、同じような構成を追加していけば、３個以上の入
力データについても、連続性を検出することができる。
力データについても、連続性を検出することができる。
次に、この発明による他の実施例の回路図を第５図に示
す。
す。
第５図の９はセレクタであり、その他は第１図と同じで
ある。
ある。
第５図のセレクタ９には、９ａと９ｂの２つの入力端子
があり、セレクタ９への制御入力１３により、セレクタ
９のどちらかの入力端子の入力を出力端子Ｉ２から取り
出す。
があり、セレクタ９への制御入力１３により、セレクタ
９のどちらかの入力端子の入力を出力端子Ｉ２から取り
出す。
第５図では、フリップフロップ２の出力を入力端子９ａ
に接続しており、フリップフロップ４の出力を入力端子
９ｂに接続している。
に接続しており、フリップフロップ４の出力を入力端子
９ｂに接続している。
セレクタ９を制御して、出力端子１２からフリップフロ
ップ２の出力を出すようにすれば、入力データロの中に
第１のデータに対応するものがあったことを検出するこ
とができる。
ップ２の出力を出すようにすれば、入力データロの中に
第１のデータに対応するものがあったことを検出するこ
とができる。
また、セレクタ９を制御して、出力端子１２からフリッ
プフロップ４の出力を出すようにすれば、第１のデータ
と第２のデータに対応する入力データ■が連続して比較
器１に加えられたことを知ることができる。
プフロップ４の出力を出すようにすれば、第１のデータ
と第２のデータに対応する入力データ■が連続して比較
器１に加えられたことを知ることができる。
このように、セレクタ９を制御することにより、特定デ
ータが比較器１に供給されたことと、特定データが連続
して比較器１に供給されたことをそれぞれ分けて検出す
ることができる。
ータが比較器１に供給されたことと、特定データが連続
して比較器１に供給されたことをそれぞれ分けて検出す
ることができる。
第５図は、第１図に対応する場合であるが、第５図を第
４図のような３個以上のフリップフロップに対応させて
構成することもできる。
４図のような３個以上のフリップフロップに対応させて
構成することもできる。
このようにすれば、入力データ１１の構成内容を確認す
ることができる。
ることができる。
（ｅ）発明の効果
この発明によれば、特定の入力データが連続して比較器
に加えられたときだけ、最後のフリップフロップから出
力が出るようになっているので、入力データの連続性を
確実に検出することができる。
に加えられたときだけ、最後のフリップフロップから出
力が出るようになっているので、入力データの連続性を
確実に検出することができる。
また、セレクタを制御することにより、特定データが比
較器に供給されたことと、連続した特定データが比較器
に供給されたことを分けて検出することができる。
較器に供給されたことと、連続した特定データが比較器
に供給されたことを分けて検出することができる。
第１図はこの発明による実施例の回路図、第２図は比較
器ｌの記憶状態説明図、 第３図は第１図のタイムチャート、 第４図はこの発明による他の実施例の回路図、第５図は
この発明による他の実施例の回路図。 １・・・・・・比較器、２・・・・・・フリップフロッ
プ、３・・・・・・ゲート、４・・・・・・フリップフ
ロップ、５・・・・・・パルス発生器、６・・・・・・
比較器、７・・・・・・フリップフロップ、８・・・・
・・ゲート、９・・・・・・セレクタ、１１・・・・・
・入力データ、！２・・・・・・出力端子。 代理人 弁理士 小 俣 欽 司 第１図 出力嗣子 出力嗣子 第 ２ 図 第 ３ 図 （キ） 第４図 第 ５ 図 入力端子 ａ
器ｌの記憶状態説明図、 第３図は第１図のタイムチャート、 第４図はこの発明による他の実施例の回路図、第５図は
この発明による他の実施例の回路図。 １・・・・・・比較器、２・・・・・・フリップフロッ
プ、３・・・・・・ゲート、４・・・・・・フリップフ
ロップ、５・・・・・・パルス発生器、６・・・・・・
比較器、７・・・・・・フリップフロップ、８・・・・
・・ゲート、９・・・・・・セレクタ、１１・・・・・
・入力データ、！２・・・・・・出力端子。 代理人 弁理士 小 俣 欽 司 第１図 出力嗣子 出力嗣子 第 ２ 図 第 ３ 図 （キ） 第４図 第 ５ 図 入力端子 ａ
Claims (1)
- 【特許請求の範囲】 １ 第１のデータと第２のデータを記憶する比較器と、 前記比較器からの第１のデータを入力とする第１のフリ
ップフロップと、 前記比較器からの第２のデータと第１のフリップフロッ
プ出力を入力とするゲートと、 前記ゲート出力を入力とする第２のフリップフロップと
、 入力データに同期し、前記比較器の動作時間だけ前記入
力データより遅れたシフトパルスを発生するパルス発生
器とを備え、 前記シフトパルスを第１のフリップフロップ入力と第２
のフリップフロップ入力に加え、第１のデータと第２の
データに対応した前記入力データを連続して前記比較器
に加えたときだけ、第１のフリップフロップ出力が第２
のフリップフロップにシフトすることを特徴とする連続
データ検出回路。 ２ 第１のデータと第２のデータを記憶する比較器と、 前記比較器からの第１のデータを入力とする第１のフリ
ップフロップと、 前記比較器からの第２のデータと第１のフリップフロッ
プ出力を入力とするゲートと、 前記ゲート出力を入力とする第２のフリップフロップと
、 入力データに同期し、前記比較器の動作時間だけ前記入
力データより遅れたシフトパルスを発生するパルス発生
器と、 第１のフリップフロップ出力と第２のフリップフロップ
出力を入力とし、制御入力により第１のフリップフロッ
プ出力または第２のフリップフロップ出力を取り出すセ
レクタとを備えることを特徴とする連続データ検出回路
。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151217A JPH0719205B2 (ja) | 1986-06-27 | 1986-06-27 | 連続デ−タ検出回路 |
| US07/065,543 US4829461A (en) | 1986-06-27 | 1987-06-23 | Apparatus for detecting sequential data string |
| IT21078/87A IT1205198B (it) | 1986-06-27 | 1987-06-26 | Apparecchiatura per rilevare stringhe di dati sequenziali |
| AU74789/87A AU592882B2 (en) | 1986-06-27 | 1987-06-26 | Apparatus for detecting sequential data string |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151217A JPH0719205B2 (ja) | 1986-06-27 | 1986-06-27 | 連続デ−タ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS638823A true JPS638823A (ja) | 1988-01-14 |
| JPH0719205B2 JPH0719205B2 (ja) | 1995-03-06 |
Family
ID=15513801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151217A Expired - Fee Related JPH0719205B2 (ja) | 1986-06-27 | 1986-06-27 | 連続デ−タ検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4829461A (ja) |
| JP (1) | JPH0719205B2 (ja) |
| AU (1) | AU592882B2 (ja) |
| IT (1) | IT1205198B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3923727A1 (de) * | 1989-07-18 | 1991-01-31 | Wandel & Goltermann | Verfahren zum auffinden eines vorgegebenen bitmusters in einer bitfolge |
| WO1991004527A1 (en) * | 1989-09-14 | 1991-04-04 | Megaword International Pty. Ltd. | A search method and circuit |
| US6792061B1 (en) * | 2000-08-21 | 2004-09-14 | Bitblitz Communications, Inc. | High-speed bit-pattern detector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563433A (en) * | 1978-11-08 | 1980-05-13 | Hitachi Ltd | Comparator |
| JPS56120224A (en) * | 1980-02-28 | 1981-09-21 | Matsushita Electric Works Ltd | Coincidence circuit for time sharing type counter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3065257D1 (en) * | 1979-05-25 | 1983-11-17 | Lucas Ind Plc | Missing pulse detector |
| DE3066935D1 (en) * | 1979-05-25 | 1984-04-19 | Lucas Ind Plc | Circuit for distinguishing specific pulse patterns in a pulse train |
| NL7905968A (nl) * | 1979-08-03 | 1981-02-05 | Philips Nv | Werkwijze voor het detecteren van een digitaal code- woord en codedetector voor het uitvoeren van de werkwijze. |
| US4725812A (en) * | 1984-06-04 | 1988-02-16 | Siemens Aktiengesellschaft | Circuit arrangement for identifying specific bit patterns, particularly bit patterns forming synchronization signals and check loop signals and appearing as serial binary signals |
| EP0166838B1 (fr) * | 1984-06-29 | 1988-09-28 | International Business Machines Corporation | Procédé et dispositif pour détecter une configuration de bits particulière dans un train de bits en série |
| US4728925A (en) * | 1985-07-03 | 1988-03-01 | Tektronix, Inc. | Data communications analyzer |
| CA1271231A (en) * | 1985-10-29 | 1990-07-03 | Her Majesty The Queen, In Right Of Canada, As Represented By The Ministe R Of National Defence | High speed digital direct access filter for tracking or excision of parametric signal data |
-
1986
- 1986-06-27 JP JP61151217A patent/JPH0719205B2/ja not_active Expired - Fee Related
-
1987
- 1987-06-23 US US07/065,543 patent/US4829461A/en not_active Expired - Fee Related
- 1987-06-26 IT IT21078/87A patent/IT1205198B/it active
- 1987-06-26 AU AU74789/87A patent/AU592882B2/en not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563433A (en) * | 1978-11-08 | 1980-05-13 | Hitachi Ltd | Comparator |
| JPS56120224A (en) * | 1980-02-28 | 1981-09-21 | Matsushita Electric Works Ltd | Coincidence circuit for time sharing type counter |
Also Published As
| Publication number | Publication date |
|---|---|
| AU592882B2 (en) | 1990-01-25 |
| IT1205198B (it) | 1989-03-15 |
| JPH0719205B2 (ja) | 1995-03-06 |
| US4829461A (en) | 1989-05-09 |
| IT8721078A0 (it) | 1987-06-26 |
| AU7478987A (en) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740891A (en) | Asynchronous state machine | |
| US4317053A (en) | High speed synchronization circuit | |
| JPS638823A (ja) | 連続デ−タ検出回路 | |
| JP2849007B2 (ja) | 半導体集積回路 | |
| JP2540459B2 (ja) | 連続デ−タ検出回路 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPH06188695A (ja) | 情報保持回路 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| KR970005808Y1 (ko) | 주파수 분주회로 | |
| JPS6141426B2 (ja) | ||
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
| JP2708061B2 (ja) | 同期回路装置 | |
| SU1141415A1 (ru) | Сигнатурный анализатор | |
| JPS63198875A (ja) | 特定デ−タ検出回路 | |
| JPH1168529A (ja) | クロック切替装置およびクロック切替方法 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH03282805A (ja) | クロック信号切換回路 | |
| JPS61230516A (ja) | パルス信号監視回路 | |
| JPS5879329A (ja) | クロツク同期回路 | |
| JPH0712140B2 (ja) | 信号切替回路 | |
| JPH0754348B2 (ja) | テスト回路 | |
| KR970066799A (ko) | 리세트 신호 필터링 회로 | |
| KR19990031076A (ko) | 단일 펄스 발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |